REPBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA DEFENSA

UNIVERSIDAD NACIONAL EXPERIMENTAL
DE LA FUERZA ARMADA NACIONAL
U.N.E.F.A.
EXTENSIN GUACARA ESTADO CARABOBO.

Investigacin
Docente:
ING. Arianna Bastidas
Ingeniera de Sistemas
5 Semestre
G001D

Alumno:
Sergio Pealoza
3 Corte
Circuitos Lgicos

Guacara; 31 de Mayo de 2016

ACTIVIDAD N 1. III CORTE

UNIDAD 6. LGICA SECUENCIAL
UNIDAD 7. REGISTROS CONTADORES Y UNIDAD DE MEMORIA.
UNIDAD 8. LOGICA DE TRANSFERENCIA DE REGISTROS
1) Flip-Flops: un circuito flip-flop puede mantener un estado binario indefinidamente
(siempre y cuando se est suministrando potencia al circuito) hasta que se cambie por una
seal. de entrada para cambiar estados. La principal diferencia entre varios tipos de flipfiops es el nmero de entradas que poseen y la manera en la cual las entradas afectan el
estado binario.
Un circuito flip-flop puede construirse con dos compuertas NAND o dos compuertas NOR. Cada
circuito forma un flip-flop bsico del cual se puede construir uno ms complicado. La conexin de
acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un
camino de realimentacin. Por esta razn, los circuitos se clasifican como circuitos secuenciales
asincrnicos. Cada flip-flop tiene dos salidas, Q y Q, y dos entradas S (set) y R (rese.t). Este tipo
de flip-flop se llama flip-flop RS acoplado directamente o bloqueador SR (SR latch). La letra R y S
son las iniciales de los nombres en ingls de las entradas (reset, set). Para analizar la operacin del
circuito de la Figura 6-2 se debe recordar que la salida de una compuerta NOR es 0 si cualquier
entrada es 1 y que la salida es 1 solamente cuando todas las entradas sean 0. Como punto de partida
asmase que la entrada de puesta a uno (set) es 1 y que la entrada de puesta a cero (reset) sea
0.Como la compuerta 2 tiene una entrada de 1, su salida Q' debe ser 0, lo cual coloca ambas
entradas

De la compuerta 1a 0 para tener la salida Q como 1. Cuando la entrada de puesta a uno (set) vuelva
a 0, las salidas permanecern iguales ya que la salida Q permanece como 1, dejando una entrada de
la compuerta 2- en t. Esto causa que la salida Q' permanezca en 0 lo cual coloca ambas entradas de
la compuerta nmero 1 en 0 y as la salida Q es 1. De la misma manera es posible demostrar que un
1 en la entrada de puesta a cero (reset) cambia la salida Q a 0 y Q' a 1. Cuando la entrada de puesta
a cero cambia a 0, las salidas no cambian.
Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero ambas salidas Q y Q' van a
0. Esta condicin viola el hecho de que las salidas Q y Q' son complementos entre s. En operacin
normal esta condicin debe evitarse asegurndose que no se aplica un 1 a ambas entradas
simultneamente. Un flip-flop tiene dos entradas tiles. Cuando Q = 1 y Q' = 0 estar en el estado
de puesta o uno (o estado 1). Cuando Q=0 y Q'=1 estar en el estado de puesta a cero (o estado 0) .
Las salidas Q y Q' son complementos entre s y se les trata como salidas normales y de
complemento respectivamente. El estado binario de un flip-flop se toma como el valor de su salida
normal. Bajo operacin normal, ambas entradas permanecen en 0 a no ser que el estado del flip-flop

haya cambiado. La aplicacin de un 1 momentneo a la entrada de puesta a uno causar que el flipflop vaya a ese estado. La entrada de puesta a uno debe volver a cero antes que se aplique un 1 a la
entrada de puesta a cero. Un 1 momentneo aplicado a la entrada de puesta a cero causar que el
flip-flop vaya al estado de borrado (o puesta a cero). Cuando ambas entradas son inicialmente cero
y se aplica un 1a la entrada de puesta a uno mientras que el flip-flop est en el estado de puesta a
uno o se aplica un 1 a la entrada de puesta a cero mientras que ut flip-flop est en l estado de
borrado, quedarn las salidas sin cambio. Cuando sl aplica un 1 a ambas entradas de puesta a uno y
de puesta a cero, ambas salidas irn a 0. Este estado es indefinido y se evita normalmente. Si ahora
ambas salidas van a 0, el estado del flip-flop es indeterminado y depende de aquella entrada que
permanezca por mayor tiempo en 1 antes de hacer la transicin a 0. El circuito flip-flop bsico
NAND de la Figura 6-3 opera con ambas entradas normalmente en 1 a no ser que el estado del flipflop tenga que cambiarse. La aplicacin de un 0 momentneo a la entrada de puesta a

Uno, causar que Q vaya a 1 y Q' vaya a 0, llevando el flip-flop al estado de puesta a uno. Despus
que la entrada de puesta a uno vuelva a 1, un 0 momentneo en la entrada de puesta a cero causar
la transicin al estado de borrado (clear). Cuando ambas entradas vayan a 0, ambas salidas irn a 1;
esta condicin se evita en la operacin normal de un flip-flop.
Flip-flop FS temporizado: El flip-flop RS temporizado mostrado en la Figura 6-4(a) consiste en un
flip-flop bsico NOR y dos compuertas AND. Las salidas de dos compuertas AND permanecen en
cero mientras el pulso del reloj (abreviado en ingls CP) sea 0, independientemente de los valores
de entrada de S y R. Cuando el pulso del reloj vaya a 1, la informacin de las entradas S y .B se
permite llegar al flip-flop bsico. El estado de puesta a uno se logra con S= 1, R=0 y CP= 1. Para
cambiar el estado de puesta a cero (o borrado) las entradas deben ser S=0, R= I y CP= 1. Con S = 1
y R= 1, la ocurrencia de los pulsos de reloj causar que ambas salidas vayan momentneamente a 0.
Cuando se quite el pulso, el estado del flip-flop ser indeterminado, es decir, podra resultar
cualquier estado

Dependiendo de si la entrada de puesta a uno o la de puesta a cero del flip-flop bsico, permanezca
el mayor tiempo, antes de la transicin a 0 al final del pulso.
Flip-flop D: El flip-flop D mostrado en la Figura 6-5 es una modificacin del flip-flop BS
sincronizado. Las compuertas NAND 1 y 2 forman el flip-flop bsico y las compuertas 3 y 4 las
modifican para conformar el flip-flop RS sincronizado. La entrada D va directamente a la entrada S
y su complemento se aplica a la entrada R a travs de la compuerta 5. Mientras que el pulso de reloj
de entrada sea un 0, las compuertas 3 y 4 tienen un 1 en sus salidas, independientemente del valor
de las otras entradas. Esto ser de acuerdo a los requisitos de que las dos entradas del flip-flop
bsico NAND permanezcan inicialmente en el nivel de 1.

Flip-flop JK: es un refinamiento del flip-flop -RS ya que el estado indeterminado del tipo RS se
define en el tipo JK. Las entradas J y K se comportan como las entradas S y R para poner a uno o
cero (set clear) al flip-flop (ntese que en el flip-flop JK la letra J se usa para la entrada de puesta
a uno y la letra K para la entrada de puesta a cero). Cuando ambas entradas se aplican a J y K
simultneamente el flip-flop cambia a su estado de complemento, esto es, si Q =1 cambia Q=0 y
viceversa. Un flip-flop JK( sincronizado se muestra en la Figura 6-6(a). La salida Q se aplica con K
y CP a una compuerta AND de tal manera que el flip-flop se ponga a cero (clear) durante un pulso
de reloj solamente si Q fue 1 previamente. De manera similar la salida Q' se aplica con J y CP a
una compuerta AND de tal manera que el flip-flop se ponga a uno con un pulso de reloj, solamente
si Q, fue 1 previamente.

2) Anlisis de los circuitos secuenciales temporizado: El comportamiento de los circuitos

secuenciares se determina de las entradas, las salidas y ros estados de los Flip-Flops. Ambas
entradas y el siguiente estado son una funcin de las entradas y el presente estado. El
anlisis de los circuitos secuenciales consiste en obtener una tabla o un diagrama de la
secuencia de tiempo de las entradas, salidas y estados internos. Es posible escribir
expresiones de Boole que describan el comportamiento de los circuitos secuenciales. Sin
embargo, estas expresiones deben incluir la secuencia de tiempos necesaria directa o
indirectamente. Un diagrama lgico se reconoce como el circuito del circuito secuencial si
este incluye Flip-Flops. Los Flip-Flops pueden ser de cualquier tipo y el diagrama lgico
puede o no incluir compuertas combinacionales. Un ejemplo de un circuito secuencial:
Un ejemplo de un circuito secuencial temporizado se muestra en la Figura 6-15. Tiene una
variable de entrada, una variable de salida y dos flip-flop temporizados RS llamados A y B. Las
conexiones realimentadas de las salidas de los Flip-Flops a las entradas de las compuertas no se
muestran en el dibujo para facilitar el trazado del mismo. En vez de ello, se reconocen las
conexiones por su letra marcada en cada entrada. Por ejemplo, la entrada marcada x' en la
compuerta 1 designa una entrada del complemento de x. La segunda marcada A designa una
conexin a la salida normal del flip-flop A.

Tabla de estado:

La deduccin de la tabla de estado comienza a partir de un estado inicial asumido. El estado

inicial de la mayora de los circuitos secuenciales prcticos se define como el estado con ceros en

todos los Flip-Flops. Algunos circuitos secuenciales tienen un estado inicial diferente yalgu nos no.
no tienen ninguno .En cada caso, el anlisis puede comenzar a partir de cualquier estado arbitrario.
En este ejemplo se comienza derivando la tabla de estado comenzando con el estado inicial 00.
Las salidas externas para un circuito secuencial pueden venir de compuertas lgicas o
elementos de memoria. La seccin de salida en el estado estable es necesario solamente si hay tres
salidas de las compuertas lgicas. Cualquier salida externa tomada directamente de un flip-flop se
lista en la columna de presente estado de la tabla de estado. Por tanto la seccin de salida de la tabla
de estado puede ser excluida si no hay salidas externas de las compuertas lgicas.
Diagrama de estado:

Ecuaciones de estado:

3) Tablas De Excitacin De Los Flip-Flops: una tabla caracterstica define la propiedad

lgica del flip-flop y caracteriza completamente su operacin. Los Flip-Flops de circuito
integrado se definen algunas veces por una tabla caracterstica tabulada de manera
diferente. Esta segunda forma de las tablas caractersticas para los Flip-Flops RS, JK, D y
T se muestran en la Tabla 6-7. Ellas representan la misma informacin que las tablas
caractersticas de las Figuras 6-4(c) hasta 6-7(c).

La tabla caracterstica es til para el anlisis y la definicin de la operacin del flip-flop.

Esta especifica el estado siguiente cuando las entradas y el estado presente se conocen. Durante el
proceso de diseo se conoce por lo general la transicin del presente estado al siguiente y se desea

encontrar las condiciones de entrada del flip-flop que causen la transicin requerida. Por esta razn,
se necesita una tabla que liste las entradas necesarias para un cambio de estado dado. Tal lista se
llama una tabla de excitacin. La Tabla 6-8 presenta las tablas de excitacin de los cuatro FlipFlops. Cada tabla consiste en dos columnas, Q (t) y Q(t+1) , y una columna para cada entrada para
mostrar cmo se logra la transicin requerida. Hay cuatro transiciones posibles del presente estado
al siguiente. Las condiciones de entrada requeridas para cada una de las -cuatro transiciones se
derivan de la informacin disponible en la tabla caracterstica. El smbolo X en las tablas representa
la condicin de no importa, es decir, no importa que la entrada sea 1 0.

PROCEDIMIENTO DE DISEO:
1. Se establece la descripcin en palabras del comportamiento del circuito. Esto puede acompaarse
por el diagrama de estado, un diagrama de tiempos, u otra informacin pertinente.
2. De la informacin dada del circuito se obtiene la tabla de estado.
3. El nmero de estados puede reducirse por los mtodos de reduccin de estados si el circuito
secuencial puede caracterizarse por las relaciones de entrada-salida independientes del nmero de
estados.
4. Se asignan valores binarios a cada estado si la tabla de estado obtenida en los pasos 2 3
contienen smbolos de letras.
5. se determina el nmero de Flip-Flops necesarios para asignar una letra a cada una.
6. Se escoge el tipo de Flip-Flops que se va a usar.
7. A partir de las tablas de estado, se deduce la excitacin del circuito y las tablas de salida.
8. Usando un mapa o cualquier otro mtodo de simplificacin, se deduce las funciones de salida del
circuito y las funciones de entrada del flip-flop.
9. Se dibuja el diagrama lgico.
4) Registros de Desplazamiento: Un registro capaz de desplazar su informacin binaria hacia la
izquierda o hacia la derecha se llama registro de desplazamiento. La configuracin lgica de un
registro de desplazamiento consiste en una cadena de Flip-Flops conectados en cascada, con la
salida de un flip-flop conectado a la entrada del siguiente. Todos los Flip-Flops reciben un pulso de
reloj comn el cual causa el desplazamiento de un estado al siguiente.

El registro de desplazamiento ms sencillo es aquel que usa solamente Flip-Flops como se muestra
en la Figura 7-7.La salida Q de un flip-flop dado, se conecta a la entrada D del flip-flop a la
derecha. Cada pulso de reloj desplaza el contenido del registro un bit en posicin a la derecha. La
entrada serial determina qu va en el flip-flop de la extrema izquierda durante el desplazamiento. La
salida serial se toma de la salida del flip-flop de la extrema derecha despus de la aplicacin de un
pulso. Aunque este registro desplace su contenido a la derecha, si se voltea la pgina se observa que
el registro desplaza su contenido a la izquierda. As un registro de desplazamiento unidireccional
puede funcionar como un registro de desplazamiento a la derecha o a la izquierda.

Trasferencia en serie: Se dice que un Sistema digital opera en modo serie cuando la informacin se
transfiere y se manipula un bit en cada tiempo. EI contenido de un registro se trasfiere a otro
desplazando los bits de un registro al siguiente. La informacin se trasfiere bit a bit, uno cada vez
desplazando los bits del registro fuente hacia el registro de destino.

5) Contadores asincrnicos y sincrnicos: Los contadores MSI vienen en dos categoras:

contadores de rizado y contadores sincrnicos. En un contador de rizado, la transicin de
salida del flip-flop sirve como fuente para disparar los otros Flip-Flops. En otras palabras
las salidas CP de todos los Flip-Flops (con excepcin de la primera) se disparan no por los
pulsos de entrada sino por la transicin que ocurre en los otros Flip-Flops. En un contador
sincrnico, los pulsos de entrada se aplican a todas las entradas CP de todos los Flip-Flops.
El cambio de estado de un flip-flop en particular es dependiente del estado presente de otros
Flip-Flops.
El trmino asncrono se refiere a los sucesos que no poseen una relacin temporal fija
entre ellos y que, generalmente, no ocurren al mismo tiempo. Un contador asncrono es aqul en el
que los Flip-Flops (FF) del contador no cambian de estado exactamente al mismo tiempo, dado que
no comparten el mismo impulso de reloj.

Un contador binario de rizado consiste en una conexin en serie de Flip-Flops complementarios

(tipo T JK), con la salida de cada flip-flop conectado a la entrada CP del siguiente flip-flop de
mayor orden. El flip-flop que almacena el bit menos significativo recibe los pulsos de cuenta de
entrada. El diagrama de un contador de rizado binario de 4 bits se muestra en la Figura 7-12. Todas
las entradas J y K son iguales a l. El pequeo crculo en la entrada CP indica que el flip-flop se
complementa durante la transicin del flanco negativo o cuando la salida a la cual est conectada va
de 1 a 0.

Para entender la operacin de un contador binario, se debe hacer referencia a la secuencia de cuenta
dada en la Tabla 7-4. Es obvio que el bit de ms bajo orden A, debe ser complementado con cada
pulso de cuenta. Cada vez que A1 va de 1 a 0, este complementa A2. Cada vez que A2 va de 1 a 0,
este complementa, A3 y as sucesivamente. Por ejemplo tmese la transicin desde la cuenta 0111
hasta 1000. Las flechas en la tabla enfatizan las transiciones en este caso. A 1 se complementa con el
pulso de cuenta. Como A1 va de 1 a 0, este dispara A2 y lo complementa. Como resultado, A2 va de
1 a 0, lo cual a su turno complementa A3 .A3 va de 1 a 0, lo cual complementa A4. La transicin de
salida de A4 si se conecta al siguiente estado, no dispara el siguiente flip-flop ya que sta va desde 0
hasta 1. Los Flip-Flops cambian cada uno a su tiempo en rpida cadencia y la seal se propaga por
el contador a manera de rizo. Los contadores de rizo se llaman algunas veces contadores
asincrnicos.
Contador BDC de rizado:

CONTADOR BINARIO ASNCRONO DE 4 BITS 74LS93: El 74LS93 es un ejemplo

de circuito integrado contador asncrono. Como
muestra el diagrama lgico de la Figura 8.8, este
dispositivo est formado por un flip-flop y un contador
asncrono de 3 bits. Esta disposicin le proporciona
una gran flexibilidad. Si se utiliza nicamente el flipflop, se puede utilizar como dispositivo divisor por 2;
y si se utiliza nicamente el contador de 3 bits, se
puede emplear como contador de mdulo 8. Este
dispositivo proporciona adems entradas de puesta a
cero (RESET) RO (1) y RO (2). Cuando estas dos
entradas estn a nivel ALTO, el contador se resetea al estado 0000 mediante.
Contadores Sincrnicos: Se distinguen de los contadores de rizado en que los pulsos de
reloj se aplican a las entradas o terminales CP de todos los Flip-Flops. El pulso comn dispara todos
los Flip-Flops simultneamente en vez de una a la vez en cadencia como en un contador de rizado.
La decisin de cundo se debe o no complementar un flip-flop se determina de los valores de las
entradas J y K en el momento del pulso. Si J=K=0, el flip-flop permanece sin cambio. Si J= K= 1 el
flip-flop se complementa. El trmino sncrono se refiere a los eventos que tienen una relacin
temporal fija entre s. Un contador sncrono es aquel en el que todos los Flip-Flops del contador
reciben en el mismo instante la seal de reloj.
Contador binario sncrono de 2 bits: El funcionamiento de este contador sncrono es el siguiente:
en primer lugar, se supone que el contador se encuentra inicialmente en el estado binario 0; es decir,
los dos Flip-Flops se encuentran en estado RESET. Cuando se aplica el flanco positivo del primer
impulso de reloj, FF0 bascula, por lo que Q0 se pone a nivel ALTO. Qu le ocurre a FF1 en el
flanco positivo de CLK1? Para averiguarlo, vamos a fijarnos en las condiciones de entrada de FF1.
Las entradas J1 y K1 estn ambas a nivel BAJO, ya que estn conectadas a Q0, y sta todava no se
ha puesto a nivel ALTO. Recuerde que existe un retardo de propagacin desde el flanco de disparo
del impulso de reloj hasta que, realmente, se realiza la transicin en la salida Q. Por tanto, J = 0 y K
= 0 cuando se aplica el flanco anterior del primer impulso de reloj. sta es una condicin de no
cambio y, por tanto, FF1 no cambia de estado.

En la Figura 8.12(a) se muestra una parte del diagrama de tiempos de esta fase del
funcionamiento del contador. Despus de CLK1, Q0 = 1 y Q1 = 0 (que corresponde al estado
binario 1). Cuando se produce el flanco anterior de CLK2, FF0 bascula y Q0 se pone a nivel BAJO.
Puesto que FF1 tiene un nivel ALTO (Q0 = 1) en sus entradas J1 y K1 durante el flanco de disparo
del impulso de reloj, el flip-flop bascula y Q1 pasa a nivel ALTO. Por `tanto, despus de CLK2, Q0
= 0 y Q1 = 1 (que corresponde al estado binario 2). En la Figura 8.12 (b) se muestra en detalle esta

parte del diagrama de tiempos para esta condicin. Cuando se produce el flanco anterior de CLK3,
FF0 bascula de nuevo al estado SET (Q0 = 1) y FF1 permanece en estado SET (Q1 = 1), ya que sus
entradas J1 y K1 estn ambas a nivel BAJO (Q0 = 0). Tras este flanco de disparo, Q0 = 1 y Q1 = 1
(que corresponde al estado binario 3). En la Figura 8.12(c) se muestra en detalle el diagrama de
tiempos para esta condicin. Finalmente, durante el flanco anterior de CLK4, Q0 y Q1 se ponen a
nivel BAJO, dado que ambos Flip-Flops estn en modo de basculacin debido al valor presente en
sus entradas J y K. En la Figura 8.12 (d) se muestra en detalle el diagrama de tiempos para esta
condicin. El contador acaba de iniciar un nuevo ciclo a partir de su estado original, 0 binario.

Contador sncrono binario de 3 bits: En la Figura 8.14 se muestra un contador sncrono

binario de 3 bits y en la Figura 8.15 su diagrama de tiempos. Para entender el funcionamiento de
este tipo de contador debe examinarse detenidamente su secuencia de estados, la cual se muestra en
la Tabla 8.3.

En primer lugar, vamos a fijarnos en Q0. Observe que, Q0

cambia en cada impulso de reloj a medida que el contador
avanza desde su estado original hasta su estado final, para
luego iniciar un nuevo ciclo a partir del estado original.
Para conseguir este funcionamiento, FF0 tiene que
mantenerse en modo de basculacin, aplicando
constantemente niveles altos en sus entradas J0 y K0.
Tngase en cuenta que Q1 pasa al estado contrario cada
vez que Q0 est a 1. Este cambio se produce en CLK2,
CLK4, CLK6 y CLK8. El impulso CLK8 hace que el
contador inicie un nuevo ciclo. Para conseguir este modo
de operacin, se conecta Q0 a las entradas J1 y K1 de FF1.
Cuando Q0 est a 1 y se produce un impulso de reloj, FF1
se encuentra en modo de basculacin y, por tanto, cambia
de estado. El resto de las veces, cuando Q0 es 0, FF1 est
en modo no cambio, quedando en su estado actual.
Contador sncrono binario de 4 bits: La Figura 8.16(a)
presenta un contador binario sncrono de 4 bits y la Figura
8.16 (b) muestra su diagrama de tiempos. Este contador
particular se implementa con Flip-Flops disparados por
flanco negativo. El razonamiento para controlar las entradas J y K de los tres primeros Flip-Flops es
el mismo que el del contador de 3 bits, previamente estudiado.
CONTADOR BINARIO SNCRONO DE 4 BITS 74HC163: El 74HC163 es un ejemplo de un
circuito integrado contador binario sncrono de 4 bits. El smbolo lgico se muestra en la Figura
8.19, con la numeracin de pines entre parntesis. Este contador tiene varias caractersticas
adicionales con respecto a las caractersticas bsicas del contador binario sncrono general
previamente tratado.

CONTADOR DE DCADAS ASCENDENTE/DESCENDENTE 74HC190: La Figura 8.25

muestra el diagrama lgico del 74HC190, buen ejemplo de un circuito integrado contador
ascendente/descendente. La direccin de la cuenta se determina por el nivel de la entrada up/down
Cuando esta entrada est a nivel ALTO, el contador se decremento (desciende); cuando est a nivel
BAJO, el contador se incrementa (asciende). Adems, este dispositivo se puede inicializar en
cualquier dgito BCD que se desee, el cual se carga a travs de las entradas de datos cuando la
entrada est a nivel BAJO.

6) La Unidad De Memoria: Los registros de un computador digital pueden ser clasificados

der tipo operacional o de almacenamiento. un circuito operacional es capaz de acumular
informacin binaria en sus Flip-Flops y adems tiene compuertas combinacionales capaces
de realizar tareas de procesamiento datos. un registro de almacenamiento se usa solamente
para el almacenamiento temporal de la informacin binaria. Una unidad de memoria es una
coleccin de registros de almacenamiento conjuntamente con los circuitos asociados
necesarios para trasferir informacin hacia adentro y afuera de los registros. Los registros
de almacenamiento en una unidad de memoria se llaman registros d memoria.
Una unidad de memoria almacena informacin binaria en grupos llamados palabras, cada palabra se
almacena en un registro de memoria. Una palabra en la memoria es una entidad de n bits que se
mueven hacia adentro y afuera del almacenamiento
como una unidad. Una palabra de memoria puede
representar un operando, una instruccin, o un grupo
de caracteres alfanumricos o cualquier informacin
codificada binariamente. La comunicacin entre una
unidad de memoria y lo que la rodea se logra por
medio de dos seales de control y dos registros
externos. Las seales de control especifican la
direccin de la trasferencia requerida, esto es, cuando
una palabra debe ser acumulada en un registro de
memoria o cuando una palabra almacenada
previamente debe ser trasferida hacia afuera del
registro de memoria. Las seales de control y los
registros se muestran en el diagrama de bloque de la
Figura 7-24.
Las dos seales de control aplicadas a la unidad de
memoria se llaman de lectura y escritura. Una seal de escritura especifica una funcin de
trasferencia entrante; una seal de lectura especifica una funcin de transferencia saliente. Cada una
es referenciada por la unidad de memoria. Despus de aceptar una de las seales, los circuitos de
control interno dentro de la unidad de memoria suministran la funcin deseada
La secuencia de operaciones necesarias para comunicarse con la unidad de memoria para propsitos
de trasferir una palabra hacia afuera dirigida al MBR es:
1. Trasferir los bits de direccin de la palabra seleccionada al MAR. 2. Activar la entrada de control
de lectura.
La Figura 7-25 muestra el contenido inicial de tres registros: el registro de direcciones de memoria,
(MAR: memory address register) el registro separador de memoria (MBR: memory buffer register)
y el registro de memoria direccionado por MAR. Como el nmero binario equivalente en l"{AR es

el decimal 42, el registro de memoria direccionado por el MAR es uno con un nmero de direccin
42.
La secuencia de operaciones necesarias para almacenar una nueva palabra a la memoria es: 1.
Trasferir los bits de direccin de la palabra seleccionada
al MAR. 2. Trasferir los bits de datos de la palabra al
MBR. 3. Activar la entrada de control de escritura.

7) MEMORIAS DE ACCESO ALEATORIO (RAM): Las RAM son memorias de lecturaescritura en las que los datos se pueden escribir o leer en cualquier direccin seleccionada
en cualquier secuencia. Cuando se escriben los datos en una determinada direccin de la
RAM, los datos almacenados previamente son reemplazados por la nueva unidad de datos.
Cuando una unidad de datos se lee de una determinada direccin de la RAM, los datos de
esa direccin permanecen almacenados y no son borrados por la operacin de lectura. Esta
operacin no destructiva de lectura se puede entender como una copia del contenido de una
direccin, dejando dicho contenido intacto. La RAM se utiliza habitualmente para
almacenamiento de datos a corto plazo, ya que no puede conservar los datos almacenados
cuando se desconecta la alimentacin.
La familia de memorias RAM: Las dos categoras de memorias RAM son la RAM esttica
(SRAM) y la RAM dinmica (DRAM). Las RAM estticas utilizan generalmente latches como
elementos de almacenamiento y, por tanto, pueden almacenar datos de forma indefinida siempre
que se aplique una alimentacin continua. Las RAM dinmicas utilizan condensadores como
elemento de almacenamiento y no pueden mantener los datos mucho tiempo sin recargar los
condensadores mediante el proceso de refresco. Tanto las SRAM como las DRAM perdern los
datos cuando se elimine la alimentacin continua, por lo que se clasifican como memorias voltiles.
Los datos pueden leerse mucho ms rpidamente en una SRAM que en una DRAM. Sin embargo,
las DRAM pueden almacenar muchos ms datos que las SRAM para un tamao fsico y coste
dados, ya que la celda de las DRAM es mucho ms sencilla y se pueden incluir muchas ms celdas
en un rea determinada que en una memoria SRAM.

8)

Microoperaciones Aritmticas, Lgicas Y Desplazamiento: Las Microoperaciones

aritmticas bsicas son: sumar, restar, complementar y desplazar.

La microoperacin aritmtica se define por la proposicin:

La cual especifica una operacin de sumo. Esta establece que el contenido del registro A se va a
sumar al contenido del registro B, y la suma se trasfiere al registro F. Para configurar la proposicin,
se requieren tres registros, A, B y F y la funcin digital que realiza la operacin de suma, tal como
un sumador en paralelo. La sustraccin aritmtica implica la disponibilidad de un sustractor
paralelo binario compuesto de circuitos sustractores completos conectados en cascada. La
sustraccin se configura a menudo por medio de la complementacin y suma como se especifica
por la siguiente proposicin:

Microoperaciones lgicas: Las microoperaciones lgicas especifican operaciones binarias para una
cadena de bits almacenados en los registros. Estas operaciones consideran cada bit en los registros
separadamente y lo tratan como una variable binaria. Como ilustracin, la microoperacin del OR
exclusivo se simboliza por medio de la proposicin:
Esta especifica una operacin
lgica que considera cada par de bits en los registros como variables binarias. Si el contenido del
registro A es 1010 y el del registro B 1100, la informacin trasferida al registro F es 0110:
Hay 16 operaciones lgicas diferentes posibles que pueden
realizarse con dos variables binarias. Todas
las 16
operaciones pueden expresarse en trminos de AND. OR y
complemento. Se adoptarn smbolos especiales para estas
tres microoperaciones para distinguirlas de los smbolos correspondientes usados para expresar
funciones de Boole. El smbolo v se usar para demostrar una microoperacin OR y el smbolo ^

para denotar una microoperacin AND. La microoperacin complemento es la misma que el

complemento de 1 y usa una barra encima de la letra (o letras) que denotan el registro. Usando estos
smbolos, es posible diferenciar entre una microoperacin lgica y una funcin de control (o de
Boole). Los smbolos para las cuatro microoperaciones lgicas se sumarian en la Tabla 8-3. Los
ltimos dos smbolos son para las microoperaciones de desplazamiento expuestas a continuacin.
Microoperaciones de desplazamiento: Las
microoperaciones
de
desplazamiento
trasfieren la informacin binaria entre
registros en los computadores en serie. Se
usan tambin en computadores en paralelo
para operaciones aritmticas, lgicas y de
control. Los registros pueden transferirse a la
izquierda o a l; derecha. No hay smbolos
convencionales para las operaciones de desplazamiento. En este libro, se adoptan los smbolos
convencionales para las operaciones de desplazamiento. En este libro, se adoptan los smbolos shl
y shr para las operaciones de desplazamiento a la izquierda y a la derecha respectivamente por
ejemplo:
9) Diseo de un computador sencillo: El diagrama de bloque de un computador sencillo se
muestra en la Figura 8-14. El sistema consiste de una unidad de memoria, siete registros y
dos decodificaciones. La unidad de memoria tiene 256 palabras de 8 bits cada una, lo cual
constituye poca capacidad para un computador real pero suficiente para demostrar las
operaciones bsicas encontradas en la mayora de los computadores. Las instrucciones y los
datos se almacenan en la unidad de memoria, pero todo el proceso de informacin se hace
en los registros.
El registro de direccin de memoria MAR, almacena la direccin de la memoria. El registro
separador de memoria MBR almacena el contenido de la palabra de memoria leda o escrita en la
memoria. Los registros A y R con registros del procesador para propsito general. El contador del
programa PC, el registro de instruccin IR y el contador de tiempo T, son parte de la unidad de
control. El IR recibe el cdigo de operacin de instrucciones. El decodificador asociado con este
registro suministra una salida para cada cdigo de operacin encontrado