Documente Academic
Documente Profesional
Documente Cultură
NACIONAL
ESCUELA SUPERIOR DE INGENIERIA
MECANICA Y ELECTRICA.
UNIDAD PROFESIONAL TICOMAN.
Nombre del trabajo: Gua de examen del tercer
departamental.
Nombre del Alumno: Hernndez Mondragn
Gustavo ngel.
Boleta: 2011370185.
Grupo: 5AV3.
R: El Flip-flop T cambia de estado en cada vez que la entrada de reloj se dispara. El pulso es
un ciclo completo de 0 a 1, si el reloj pasa de 0 a 1 el valor que almacena el flip flop
permanece igual. Pero si el valor del bit T es 1 el valor de salidsa cambia a 0.
Tambien se considera como un dispositivo de almacenamiento temporal de 2 estados (alto y
bajo). El biestable T cambia de estado cada vez que la entrada de sincronismo o de reloj se
dispara mientras la entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable
retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK,
unin que se corresponde a la entrada T.
Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras
la ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de
activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena.
El contador sincrnico elimina los retrasos acumulativos de los flip flops que se vieron
en los contadores tipo rizado. Todos los flip flops en el contador sincrnico estn bajo
el control del mismo pulso de reloj. La velocidad de repeticin est limitada slo por el
retraso de uno de los flip flops, ms el retraso introducido por los bloques de control.
El diseo de contadores sincrnicos para cualquier base numrica diferente de alguna
potencia de 2 se dificulta ms que los contadores tipo rizado, pero el diseo se
simplifica mediante el uso de la tcnica de mapas de Karnaugh.
o SDRAM
o FPM DRAM
o RDRAM
o SRAM
Por tipo ROM:
o ROM
o PROM
o EPROM
o EEPROM
Por tipo Flash:
o FLASH NAND
Por tipo Swap:
o SWAP
13. CULES SON SUS CARACERSTICAS, CMO FUNCIONAN Y CUALES SON SUS
APLICACIONES?
RAM: Random Access Memory", memoria de acceso aleatorio. Es una memoria
primaria de la computadora, en la que puede leerse y escribirse informacin en
cualquier momento, pero que pierde la informacin al no tener alimentacin elctrica.
EDORAM: Extended Data Out Random Access Memory", memoria de acceso
aleatorio con salida de datos extendida. Tecnologa opcional en las memorias RAM
utilizadas en servidores, que permite acortar el camino de la transferencia de datos
entre la memoria y el microprocesador.
BEDORAM: "Burst EDO Random Access Memory", memoria de acceso aleatorio con
salida de datos extendida y acceso Burst. Tecnologa opcional; se trata de una
memoria EDO RAM que mejora su velocidad gracia al acceso sin latencias a
direcciones contiguas de memoria.
DRAM: "Dinamic Random Access Memory", memoria dinmica de acceso aleatorio.
Es el tipo de memoria mas comn y econmica, construida con capacitores por lo que
necesitan constantemente refrescar el dato que tengan almacenado, haciendo el
proceso hasta cierto punto lento.
SDRAM: "Synchronous Dinamic Random Access Memory", memoria dinmica de
acceso aleatorio. Tecnologa DRAM que utiliza un reloj para sincronizar con el
microprocesador la entrada y salida de datos en la memoria de un chip. Se ha
utilizado en las memorias comerciales como SIMM, DIMM, y actualmente la familia de
memorias DDR (DDR, DDR2, DDR3, GDDR, etc.), entran en esta clasificacin.
FPM DRAM: "Fast Page Mode Dinamic Random Access Memory", memoria dinmica
de paginacin de acceso aleatorio. Tecnologa opcional en las memorias RAM
utilizadas en servidores, que aumenta el rendimiento a las direcciones mediante
pginas.
RDRAM: "Rambus DRAM", memoria dinmica de acceso aleatorio para tecnologa
Rambus. Memoria DRAM de alta velocidad desarrollada para procesadores con
Programacin por ZIF: Esto implica remover el chip del PLD y se requiere colocarlo
en un dispositivo especial llamado programador, actualmente los programadores se
conectan a una computadora personal donde contiene bibliotecas de informacin de
diversos tipos de PLD.
Programacion en sistema: Este mtodo no necesita extraer ningn chip del circuito
para su programacin, se realiza por medio de un cable conocido como JTAG donde
tiene cuatro terminales que son conectadas al PLDy asi es cargada la informacin por
medio del software que establece el formato apropiado del PLD.
E
D
M
A
O
/R
1
L
IV
J
ESTADO PRESENTE
ESTADO
SIGUIENTE
Q2
Q1
Q0
Q2
Q1
Q0
J1
K1
J0
K0
K
2
X
Q2,Q1
Q0
J0
0
1
00
1
X
01
1
X
11
1
X
10
1
x
01
X
X
11
X
X
10
0
1
01
0
1
11
X
X
10
X
X
J0=1
Q2,Q1
Q0
J1
0
1
00
0
1
J1=Q0
Q2,Q1
Q0
J2
0
1
00
0
0
J2=Q0
Q2,Q1
Q0
K0
0
1
00
X
1
01
X
1
11
X
1
10
X
1
01
0
1
11
0
1
10
X
X
01
X
X
11
0
1
10
0
0
K0=1
Q2,Q1
Q0
K1
0
1
00
X
X
K1=Q0
Q2,Q1
Q0
K2
0
1
00
X
X
K2=Q0