Documente Academic
Documente Profesional
Documente Cultură
6 Circuite combinaionale
Circuitele combinaionale sunt realizate numai din pori logice, ieirile sunt determinate de valorile
prezente ale intrrilor i operaiile pot fi specificate printr-un set de funcii Booleene. Fiecare intrare i
ieire este un semnal binar, reprezentat logic prin 1 sau 0. Pentru n variabile de intrare sunt 2n combinaii,
pentru fiecare dintre acestea fiind posibil numai o ieire. Corespondena dintre combinaia de la intrare
i valoarea ieirii se poate specifica prin tabelul de adevr al circuitului. Pentru fiecare variabil de ieire
poate fi descris o funcie care are ca argumente variabilele de intrare.
3.6.1 Decodificatoare/demultiplexoare
Decodificatorul este un circuit logic combinaional, care permite identificarea unui cod de intrare
prin activarea unei singure linii la ieire, corespunztor acestui cod. Circuitul poate fi utilizat pentru
operaii de selecie sau conversia dintr-un sistem de numeraie, n cod zecimal. Numrul maxim de linii
distincte de ieire n, corespunde numrului de combinaii posibile ale celor m variabile de intrare (n=2m).
n figura 3.18a este prezentat schema unui decodificator complet cu trei intrri (m=3) i 8 ieiri (n=8).
Decodificatorul se compune dintr-un numr de pori NAND egal cu numrul de ieiri, fiecare poart avnd
un numr de intrri egal cu cel al variabilelor de intrare (x1, x2, x3). Porile sunt conectate astfel nct la
ieirea lor s se obin complementul tuturor celor 8 termeni distinci corespunztori celor trei variabile de
intrare. Trei din inversoarele de la intrare, (U1, U3, U5), complementeaz variabilele de intrare, iar
celelalte trei, (U2, U4, U6), asigur ca semnalele x1, x2, x3 s fie ncrcate cu o singur unitate de sarcin.
Decodificatorul zecimal este deseori folosit ca demultiplexor pe opt ci.
b)
a)
Figura 3.18 Schema unui decodificator (a), demultiplexor (b), complet pe 3 bii
Demultiplexorul este circuitul care permite transmiterea datelor de pe o cale de intrare ( E 0 sau
E1 ) pe una din mai multe ci de ieire, figura 3.18b. Selectarea cii de ieire se face prin combinaia de
intrare x1, x2, x3. Demultiplexorul poate fi utilizat ca decodificator, prin punerea intrrilor E 0 i E1 la mas.
Principalele tipuri de decodificatoare/demultiplexoare sunt:
Exemple de circuite integrate decodificator/demultiplexor
d1
d2
dm
E
y1
Codificator
xm
yn
Multiplexor
b)
a)
Numrul cuvintelor generate la ieirea codificatorului este egal cu numrul intrrilor (liniilor de
cuvnt). Cele m cuvinte de ieire (codificate pe n bii) sunt n general, dar nu necesar, distincte. Notnd
cu x variabilele de intrare i cu y funciile de ieire, se pot scrie urmtoarele expresii logice:
m
yk
a i xi
(3.13)
i 1
n care k= 1, 2,, n, iar ai este un factor ce poate lua valorile 0 sau 1. Relaia indic posibilitatea realizrii
fizice a codificatorului folosind pori SAU. De exemplu, pentru cazul decodificatorului zecimal/exces
corespondena dintre intrrile i ieirile circuitului se reprezint sub forma tabelul ului de adevr 3.5. Pe
baza acestuia se determin funciile logice de ieire, (3.14), care n general dac este cazul se
minimizeaz nainte de implementare.
Tabelul 3.5 Tabelul de adevr al codificatorului zecimal/exces 3
x1
x2
x3
x4
x5
y4
0
0
0
0
0
y3
0
1
1
1
1
y2
1
0
0
1
1
y1
1
0
1
0
1
x6
x7
x8
x9
x10
y1 x1 x 3 x 5 x 7 x 9
y 2 x1 x 4 x 5 x8 x 9
y 3 x 2 x 3 x 4 x 5 x10
y4
1
1
1
1
1
y3
0
0
0
0
1
y2
0
0
1
1
0
y1
0
1
0
1
0
(3.14)
y 4 x 6 x 7 x8 x 9 x10
Multiplexorul (MultipleXor) este circuitul care selecteaz una din cele m ci de intrare la o cale
de ieire unic. Selectarea cii de intrare se face prin intermediul unui cuvnt binar de selecie cu n bii. n
figura 3.21b este prezentat schema bloc a unui multiplexor. ntre numerele m i n exist relaia m=2n.
Pentru n=3, ieirea y are urmtoarea expresie:
y E ( x1 x 2 x3 d1 x1 x 2 x3 d 2 x1 x 2 x3 d 3 x1 x 2 x3 d 4
x1 x 2 x3 d 5 x1 x 2 x3 d 6 x1 x 2 x3 d 7 x1 x 2 x3 d 8 )
(3.15)
Principalele tipuri de multiplexoare sunt: circuitul 74150 (16 intrri), 74151 (8 intrri), 74153 (4
intrri) i 74157 multiplexor cuadruplu, cu cte 2 intrri de date. Diagramele i simbolurile logice ale
circuitelor sunt prezentate n continuare.
a) 74LS151 Multiplexor cu 8 intrri
(3.16)
Decodificator
x1-x3
D0-D15
D16-D31
Multiplexor
1
y1
D112-D128
Multiplexor
2
E1
y2
Multiplexor
8
E2
yn
x4-x7
En
__________ _
y y1 y 2 y n
x4
0
0
0
0
0
0
0
0
1
1
x3
0
0
0
0
1
1
1
1
0
0
Intrri
x2
0
0
1
1
0
0
1
1
0
0
x1
0
1
0
1
0
1
0
1
0
1
y4
0
0
0
0
0
1
1
1
1
1
y3
0
1
1
1
1
0
0
0
0
1
Ieiri
y2
1
0
0
1
1
0
0
1
1
0
y1
1
0
1
0
1
0
1
0
1
0
Din tabelul 3.6 se determin funciile logice de ieire, (3.17), care se minimizeaz cu ajutorul
diagramelor Veitch-Karnaugh, figura 3.27.
y1 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4
y2 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4
(3.17)
y3 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4
y4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4
x2
x1
x2
x1
1
x4 x3
x4 x3
y1 x1 x 2 x3 x1 x 4
x1
x2
x1
x2
x4 x3
x4 x3
y3 x1 x3 x4 x2 x3 x4 x1 x2 x3
y 4 x 2 x3 x 4 x1 x3 x 4 x 2 x3 x 4
x1 x2 x3 x4
y1 x1x2 x3 . x1x4
(3.18)
n figura 3.28, se prezint schema circuitului i diagrama de semnale obinut prin simularea funcionrii
acestuia.
a)
b)
n figura 3.30 este prezentat rezultatul afirii i modul de notare a segmentelor afiorului cu 7 segmente.
y
0
1
0
1
S=x+y
0
1
1
0
Carry
0
0
0
1
Carry=xy
(3.19)
n figura 3.31 este prezentat implementarea celor dou funcii logice i diagrama de semnale.
Y1
0
0
1
1
0
0
1
1
C0
0
1
0
1
0
1
0
1
S=X1+Y1
0
1
1
0
1
0
0
1
C1
0
0
0
1
0
1
1
1
C0
Y1
X1
X1
Figura 3.20 Diagramele Veitch-Karnaugh ale sumatorului complet
10
S X 1Y1 ' C 0 ' X 1 ' Y1 ' C 0 X 1Y1C 0 X 1 ' Y1C 0 ' ( X 1 ' Y1 ' X 1Y1 )C 0 ( X 1Y1 ' X 1 ' Y1 )C 0 '
( X 1 ' Y1 ' X 1Y1 )C 0 ( X 1 ' Y1 ' X 1Y1 )C 0 ' C 0 ( X 1 Y1 )
(3.20)
Implementarea circuitului n dou variante i diagramele de semnale sunt prezentate n figura 3.21
Fig. 3.22 Schema unui sumator pe 4 bii obinut prin conectarea n cascad a patru sumatoare complete
Cum n circuitele combi naionale, semnalul trebuie s se propage prin pori pn la obinerea sumei
corecte, acest timp de propagare este egal cu suma timpilor de propagare a porilor traversate de
semnal. Timpul cel mai lung de propagare l are semnalul de transport. Fiecare bit al ieirii depinde de
valoarea semnalului de transport de pe intrare, aa nct valoarea sumei se va obine corect la ieire
dup ce Ci s-a propagate prin toate porile. Timpul de propagare este un factor de limitare a vitezei cu
care dou numere sunt adunate i din acest motiv s-au imaginat diferite tehnici de reducere a timpului de
propagare.
11