A 74 B 9 BB

Rpublique Algrienne Dmocratique et Populaire
Ministre de lEnseignement Suprieur et de La Recherche Scientifique

UNIVERSITE SAAD DAHLEB DE BLIDA
FACULTE DES SCIENCES DE LINGENIEUR
DEPARTEMENT DELECTRONIQUE
Mmoire de fin dtudes

Pour lobtenton du diplme
Dingnieur dtat en lectronique
THEME
Contribution la Conception dun

Amplificateur Faible Bruit pour les
Applications WLAN 802.11
LIEU DE STAGE : Centre de Dveloppement des Technologies Avances
[Division de Microlectronique et Nanotechnologie]
Propos par :
Prsent par :
M. SLIMANE Abdelhalim
BOUCHIREB Mohamed Lamine

LOUNIS Nassim
Co-Promoteur :
M. AIT SAADI Hocine
Promotion : 2008
Option : Communication
Remerciements
Toute notre gratitude, grce et remerciement au bon Dieu qui nous a

donn la force, le courage et la volont d'laborer ce travail
Nous tenons d'abord remercier notre promoteur Mr SLIMANE
abdelhalim pour nous avoir encadr, aid et encourag pour mener
bien ce travail sans oublier le co-promoteur Mr AIT SAADI.
Nous remercions aussi Mr Le Directeur du centre ainsi que le chef de
division (Microlectronique et Nanolectronique) pour leurs
bienveillance
Nous remercions galement les membres de jury pour l'honneur qu'ils

nous font de juger notre travail, nous remercions l'ensemble des
enseignants de l'universit de Blida.
Ddicaces
Je ddie ce modeste travail :
A mes trs chers parents qui m'ont tant donn et tant sacrifi, que
Dieu les protges.
A ma chre sur.
A mes chers frres.
A mes amis.
A toute ma famille
A toutes les personnes qui ont toujours t prsentes pour me

donner courage et volont.
BOUCHIREB Mohamed Lamine
Ddicaces
Avant de terminer la prsente uvre, je tiens ddier celle-ci :
A mes chers parents qui mont souvent aid dans mes tudes pour
concrtiser ce modeste travail.
A mes chers soeurs et mon cher frre pour leurs aides et leurs
soutiens.
A mes amis, pour leurs aide et soutien, ainsi qua ceux qui ont
particip de prs ou de loin la ralisation de ce mmoire.
En outre, je ddie ce mmoire toute ma famille, ainsi qu mes
amis.
LOUNIS Nassim
Sommaire
SOMMAIRE.................................................................................................................................................................6
INTRODUCTION........................................................................................................................................................8
1 CHAPITRE GNRALITS SUR LES BLOCS RADIOFRQUENCES......................................................10
1.1 INTRODUCTION :.................................................................................................................................................11
1.2 LES SYSTMES RADIOFRQUENCES :...................................................................................................................11
1.2.1 Architectures des Rcepteurs :...................................................................................................................12
1.2.2 Performances des Rcepteurs :..................................................................................................................14
1.3 BLOCS RF ET LEURS CARACTRISTIQUES ASSOCIES :......................................................................................16
1.3.1 Gain et adaptation dimpdance :.............................................................................................................16
Facteur de bruit :...............................................................................................................................................19
1.3.2 Linarit :...................................................................................................................................................21
1.4 LIMPORTANCE DE LAMPLIFICATEUR FAIBLE BRUIT DANS UN RCEPTEUR :...................................................23
1.5 CONCLUSION :.....................................................................................................................................................23
2 CHAPITRE TECHNOLOGIE CMOS EN RF.....................................................................................................24
2.1 INTRODUCTION :.................................................................................................................................................25
2.2 EVOLUTION DE LA TECHNOLOGIE CMOS :........................................................................................................25
2.3 MOSFET............................................................................................................................................................26
2.3.1 Description Physique du MOSFET :.........................................................................................................26
2.3.2 Mode de fonctionnement du MOSFET :....................................................................................................27
2.3.3 Rponse en frquence du MOSFET :.........................................................................................................28
2.3.4 Sources de bruit du MOSFET :..................................................................................................................35
2.4 CAPACITS INTGRES :......................................................................................................................................39
2.5 INDUCTANCES INTGRES :.................................................................................................................................39
2.5.1 Calcul du facteur de qualit de linductance :...........................................................................................42
2.6 CONCLUSION :.....................................................................................................................................................44
3 CHAPITRE ARCHITECTURES ET MTHODOLOGIES DE CONCEPTION DES LNAS........................45
3.1 INTRODUCTION :.................................................................................................................................................46
3.2 TOPOLOGIES DE LAMPLIFICATEUR FAIBLE BRUIT :.........................................................................................46
3.2.1 Amplification terminaison rsistive :......................................................................................................47
3.2.2 Amplificateur contre-raction rsistive :................................................................................................47
3.2.3 Amplificateur terminaison en 1/gm :......................................................................................................48
3.2.4 Amplificateur source de dgnrescence inductive :..............................................................................50
3.3 MTHODOLOGIE DE CONCEPTION DUN LNA :..................................................................................................52
3.3.1 Adaptation en entre :................................................................................................................................52
3.3.2 Dimensionnement du transistor :...............................................................................................................55
3.3.3 Adaptation en sortie...................................................................................................................................56

3.4 CONCLUSION.......................................................................................................................................................60
4 CHAPITRE CONCEPTION ET RSULTATS DE SIMULATION...................................................................61
4.1 INTRODUCTION...................................................................................................................................................62
4.2 STANDARD WLAN :...........................................................................................................................................62
4.3 CAHIER DE CHARGES : .......................................................................................................................................63
4.4 TECHNOLOGIE CMOS UTILISE :.......................................................................................................................65
4.5 PARTIE CONCEPTION ET SIMULATION :...............................................................................................................65
4.5.1 Mthode analytique :.................................................................................................................................65
4.5.2 Mthode classique sous contrainte de la consommation de puissance :...................................................70
4.5.3 Amplificateur faible bruit Bi-Bande 2.4 GHz et 5.2 GHz :.....................................................................81
4.5.4 Rcapitulation des rsultats :.....................................................................................................................87
4.6 CONCLUSION :.....................................................................................................................................................87
CONCLUSION..........................................................................................................................................................89
BIBLIOGRAPHIE.....................................................................................................................................................90
ANNEXE 1..................................................................................................................................................................93
.......................................................................................................................................................................................94
ANNEXE 2..................................................................................................................................................................95
Introduction
Durant les dernires annes, beaucoup d'attention a t porte la conception des circuits
intgrs haute performance dans les domaines radiofrquences et micro-ondes. Elle sest
nettement amliore avec lvolution de la technologie CMOS qui a ouvert le champ
dapplications afin dintgrer dans une seule puce des fonctions de plus en plus complexes
analogiques, numriques et mixtes. Par ailleurs, le faible cot, la faible consommation de
puissance et la haute performance restent les paramtres cls de la fabrication des circuits
intgrs dans tout projet de grande envergure destins la production grand volume.
En raison de la demande croissante sur les metteurs-rcepteurs sans fil, de nombreux
travaux continuent se faire tant au niveau systme quau niveau circuit. En dpit de lavance
spectaculaire de la conception digitale en technologie CMOS et les nombreuses tentatives de
numrisation de toute la chane de rception radiofrquence, le frontal analogique radiofrquence
reste inluctable. Ainsi, un grand intrt est donn aux circuits analogiques et radiofrquences de
ce frontal tels que lamplificateur faible bruit, loscillateur, le mlangeur, les filtres, etc. Par
consquent, le travail de ce mmoire va tre consacr au premier lment cl de la chane de
rception, en loccurrence, lamplificateur faible bruit (Low Noise Amplifier). Il sagit donc de
concevoir un LNA qui sera utile pour les applications des rseaux locaux sans fils (Wireless
Local Area Network) qui se rpandent de plus en plus afin damliorer le dbit de transfert de
donnes.
Figure A : les rseaux locaux sans fils (WLAN 802.11).

Le premier chapitre fera lobjet dune introduction sur la thmatique de conception des
circuits intgrs radiofrquences o on donnera quelques gnralits sur les architectures des
rcepteurs ainsi que les caractristiques essentielles utilises pour lestimation de la performance
globale du rcepteur qui sont donnes en terme de sensibilit et de slectivit. En outre, un
aperu gnral sera donn sur les blocs constituants le rcepteur, savoir, le filtre,
lamplificateur faible bruit, le mlangeur et loscillateur local. En dernier lieu, on parlera des
performances lies ces blocs (Gain, NF (Noise Factor), ICP1 (Interception Compression
Point)) et linfluence qui pourrait avoir lieu sur lensemble de la chane de rception. Pour le
deuxime chapitre, on se focalisera sur la technologie CMOS et son utilisation pour la
conception des circuits intgrs o on dcrira dune faon succincte les composants qui peuvent
tre raliss en CMOS tels que le MOSFET, les inductances intgrs et les capacits intgrs. Le
chapitre suivant sera donc destin aux topologies des amplificateurs faible bruit ainsi que leur
mthodologie de conception. Pour le dernier chapitre, on se focalisera sur la conception et les
rsultats de simulation. Deux approches seront utilises pour la conception des LNA unibande et
faible bruit fonctionnant deux frquences diffrentes, en loccurrence, 2.4 GHz et 5.2 GHz.
Enfin on achvera ce travail par la conception dun LNA bibande fonctionnant ces deux
frquences simultanment.
Chapitre 1
Gnralits sur les blocs radiofrquences
1 Chapitre
10
Chapitre 1
1.1 Introduction :
Dans ce premier chapitre, on a essay de dcrire quelques architectures des rcepteurs
radiofrquences, les plus utilises, o on sest tal sur leur mode de fonctionnement, leurs
particularits ainsi que leurs performances. En suite, on a donn un aperu sur les diffrents
blocs composants la chane de ces rcepteurs, savoir, lamplificateur faible bruit, le mlangeur,
loscillateur...etc. Par ailleurs, un intrt particulier est galement donn aux diffrents
paramtres qui peuvent dterminer la performance de chaque bloc tel que le facteur de bruit, le
gain et le point de compression.
1.2 Les systmes radiofrquences :

Les systmes de radiocommunication sont des systmes qui transmettent linformation par
l'intermdiaire des ondes hertziennes. Le schma de principe d'un tel systme est illustr la
Figure 1-1, il est compos d'une partie mission et d'une partie rception. Le rle de la partie
mission est d'adapter le signal d'information la bande passante du canal de transmission, elle
module et transpose le signal une frquence adapte la transmission hertzienne. Le signal
modul peut alors tre mis par l'antenne. Le rle de la partie rception est l'opration inverse,
elle dmodule le signal reu et le transpose en basse frquence pour permettre le traitement de
l'information reue. Afin de transmettre plusieurs informations en parallle, les systmes
radiofrquences peuvent utiliser plusieurs canaux dans la plage de transmission.
Figure 1-1 : Systme de radiocommunication.
11
Chapitre 1
1.2.1 Architectures des Rcepteurs :

La partie RF dun rcepteur a pour rle de transposer la frquence traiter vers une frquence
intermdiaire [1][2], gnralement infrieure celle reue, cette frquence doit tre choisie en
fonction des capacits offertes par le dmodulateur ainsi que par celles du bloc ralisant le
traitement numrique. Elles sont troitement lies aux performances demandes. Nous pouvons
distinguer trois grandes familles de rcepteurs, suivant le passage des frquences RF vers les
basses frquences, soit directement (rcepteur homodyne / rcepteur faible frquence
intermdiaire) ou plusieurs tapes (rcepteur htrodyne).
1.2.1.1 Architecture Htrodyne :

Cest larchitecture la plus classique. Le principe du rcepteur superhtrodyne (figure 1-2)
consiste la transposition de la bande du signal RF reue autour dune frquence intermdiaire
(FI) fixe. Si cette transposition se fait en une seule tape, le rcepteur est htrodyne, si elle
ncessite plusieurs tapes alors le rcepteur est appel superhtrodyne.
Figure 1-2 : Architecture dun rcepteur superhtrodyne.

Ce type de rcepteur est le plus utilis dans les mobiles de deuxime gnration, grce ses
bonnes performances en termes de slectivit et de sensibilit, mais elle est consommatrice et
incompatible aux applications multistandards.
1.2.1.2 Architecture Homodyne :

Dans ce type de rcepteur, aprs le filtrage radiofrquence et lamplification faible bruit, le
signal utile est directement transpos autour de la frquence nulle laide dun oscillateur local
(OL) fonctionnant une frquence gale celle du canal slectionn (figure 1-3).
12
Chapitre 1
Figure 1-3 : architecture dun rcepteur homo dyne.

Cette architecture a fait lobjet dune recherche intensive grce ses avantages par rapport la
structure htrodyne surtout sur laspect intgration et consommation de puissance et donc le
cot, mais elle est sensible au bruit en 1/f et aux problmes doffset (DC)[3-6]. De ce fait, cest
larchitecture la mieux adapte pour lUMTS et le WLAN.
1.2.1.3 Rcepteur faible frquence intermdiaire:

Cest une solution intermdiaire entre les deux prcdentes. Son principe consiste transposer le
signal RF une frquence intermdiaire trs faible (de lordre de deux ou trois fois la largeur de
la bande utile). Par ailleurs, sa partie analogique est similaire celle du rcepteur homodyne, la
figure 1-4 prsente ainsi un exemple de cette architecture.
Figure 1-4 : rcepteur rejection dimage structure de Hartley (a) et Weaver (b)[7-8].
En rcapitulant, larchitecture htrodyne, malgr sa matrise de conception, prsente des
inconvnients incontournables de par sa complexit et de son incompatibilit avec les systmes
multimodes / multibandes. Par contre, les architectures Zero-IF remplissent parfaitement le rle
de configurabilit, de flexibilit sur chacun des blocs constitutifs de larchitecture. Larchitecture
faible FI offre de relles potentialits grce son haut niveau dintgration mais elle est plus
efficace pour les standards bande troite que pour les standards large bande.
13
Chapitre 1
1.2.2 Performances des Rcepteurs :

1.2.2.1 Sensibilit :
La sensibilit est la puissance minimale lentre dun rcepteur qui donne un rapport signal sur
bruit SNR correspondant un taux derreur bit TEB donn (BER : Bit error rate) assez suffisant
pour dtecter le signal dans de bonnes conditions. Cette grandeur est principalement dtermine
par le facteur de bruit global du rcepteur ainsi que sa bande passante (Figure 1-5).
Sensibilit ( dBm) = NF (dBm) + SNRout (dB ) + N_plancher ( dBm )
(1.1)
O SNRo u t est le rapport signal sur bruit requis la sortie du rcepteur pour avoir un TEB
adquat. Le TEB dpend du type de modulation et du dtecteur utilis. N_Plancher est le plancher
de bruit du rcepteur dtermin par la puissance du bruit son entre Nin et sa bande passante B.
La relation liant ces deux dernires grandeurs au plancher de bruit est donne par:
N_plancher ( dBm ) = Nin + 10 log (B)
(1.2)
Dans le cas o lentre du rcepteur est adapte limpdance de lantenne (50 ), la puissance
du bruit vaut 174 dBm. Ce plancher peut tre rduit uniquement en rduisant la bande passante
au dtriment du dbit de transmission. Selon la relation (1.1), plus le facteur de bruit du rcepteur
est lev moins est la sensibilit. Do lintrt de rduire le NF du rcepteur pour diminuer la
puissance de lmetteur et augmenter la distance entre lmetteur et le rcepteur. A partir des
quations (1.1) et (1.2), le facteur de bruit dun rcepteur est donn par :
NF(dB) = Sensibilit ( dBm ) SNRout ( dB ) 10 log ( B ) + 174
(1.3)
Figure 1-5 : Influence du facteur de bruit dun rcepteur sur le SNR la sortie.
14
Chapitre 1
1.2.2.2 Slectivit :
La slectivit est la capacit du rcepteur dtecter le canal dsir malgr la prsence des canaux
adjacents et de signaux de blocage (bloqueurs de bande ou/et hors-bande). Les puissances et la
distribution de ces bloqueurs sont dfinies par le standard. Ainsi, on donne ici un exemple du
profil de blocage de standard WLAN IEEE 802.11a comme montr sur la figure 1-6.
Figure 1-6 : Profil de blocage du standard WLAN 802.11a.

Le standard IEEE 802.11a spcifie uniquement le niveau du canal utile et les niveaux des canaux
adjacents [9]. Les bloqueurs hors bande sont suffisamment attnus par le filtrage RF. La
slectivit est limite par les non-linarits du rcepteur ainsi que le mlange rciproque du bruit
de phase de loscillateur local avec les signaux interfrents (bloqueurs). En effet, un bloqueur
peut provoquer la dgradation du rapport signal sur interfrence du signal utile par quatre
mcanismes :
1- il peut rduire le gain du signal utile par compression.
2- il peut convertir les sources de bruit BF des amplificateurs dans la bande du signal utile par
Mlange.
3- il peut passer par la non-linarit de second ordre.
4- il peut tre converti dans la bande du signal utile la sortie du mlangeur par le bruit de
phase de loscillateur local.
15
Chapitre 1
1.3 Blocs RF et leurs caractristiques associes :

Implicitement, les architectures prsentes prcdemment mettent en vidence lutilisation
rcurrente de certains blocs tels : amplificateurs faible bruit, mlangeurs, loscillateur local,
etc. Toutefois, il reste caractriser ces circuits suivant leurs fonctions propres et leurs places
dans la chane de traitement. Pour cela, des caractristiques gnrales (prsentes ultrieurement)
lies au gain, la consommation de puissance, la linarit, le facteur de bruit, ...etc. leur sont
associes. Brivement, on peut rappeler que :
Un filtre SAW (de l'anglais Surface Acoustic Wave, onde acoustique de surface ) est un
systme lectromcanique utilis gnralement dans les rcepteurs utilisant les ondes
radio, il se trouve juste aprs lantenne pour slectionner le canal dsir. Il convertit les
signaux lectriques en onde mcanique par un cristal pizolectrique, ensuite il
reconvertit en signal lectrique.
Le mlangeur ralise un dcalage en frquence du signal entrant (f RF) en ladditionnant

(up) ou en le retranchant (down) au signal de loscillateur local (f LO). On rcupre en
sortie linformation soit la frquence (fLO-fRF) soit la frquence (fLO+fRF), soit aux
deux. Ce circuit est largement prsent tous les niveaux de la chane de traitement
radiofrquence.
Loscillateur local est un dispositif lmentaire dans la chane de rception, il est destin
produire des courants alternatifs priodiques une frquence dtermine, il permet de
convertir la haute frquence reue de lmetteur exprime en GHz, en une frquence
intermdiaire exploitable par le rcepteur
Lamplificateur faible bruit (LNA : Low Noise Amplifier) comme son nom lindique
donne du gain au signal entrant en lui ajoutant un minimum de bruit. Il est en gnral
plac en tte de chane de rception derrire le filtre dantenne.
1.3.1 Gain et adaptation dimpdance :

La notion de gain est lie la transmission de puissance et donc ladaptation dimpdance.
Intuitivement, si lon veut amplifier un signal, il convient dabord de le rcuprer correctement.
16
Chapitre 1
En prenant lexemple de la figure 1-7, nous allons dfinir limpdance optimale Z L permettant de
recueillir le maximum de puissance fournie par la source Vs, en fonction de son impdance ZS.
Figure 1-7 : Adaptation dimpdance.

.
La puissance consomme par la charge scrit:
P L = U L I*
(1.4)
O I* est le complexe conjugu du courant I.

En drivant cette expression (Annexe 1), nous obtenons alors les conditions dites dadaptation
dimpdance assurant un maximum de transfert de puissance de la source vers la charge :
ZS = ZL*
(1.5)
En appliquant ce rsultat un systme deux ports (figure 1-8), on obtient les conditions
dadaptations optimales permettant un maximum de transfert de puissance entre deux tages :
Figure 1-8 : Adaptation dimpdance dun bloc dans une chane.

ZS = Zin*
(1.6)
ZL = Z* OUT
(1.7)
17
Chapitre 1
Gnralement, les impdances des sources extrieures telles celles des filtres et antennes
prsentent une impdance faible et diffrente de limpdance dentre des blocs de type LNA.
Ainsi, il va donc falloir raliser des adaptations dimpdance de surcrot, ne seront valables
dune part qu une certaine frquence et dautre part de la nature des impdances dentre lie
la topologie des blocs RF. Cette tape de conception est dautant plus importante quelle va
conditionner loptimisation du gain de ltage mis en cause. Prenons le systme deux ports de
la figure 1-9 avec P
IMAX
comme puissance maximale que dlivre la source, et P
OMAX
comme
puissance maximale en sortie, le gain en Puissance se dfinit comme suit :

P0 MAX
PIMAX
Gp =
(1.8)
Si les entres et sorties sont parfaitement adaptes, alors le maximum de puissance est dlivr
Et scrit : Ri : rsistance dentre du bloc / RS : rsistance de la source / R 0 : rsistance de sortie /
RL : rsistance de la charge.
Gp =
P0
PI
Gp =
avec Ri = RS et R0 = RL
(1.9)
V0rms RS
VIrms RL
(1.10)
Avec rms = root mean square = valeur efficace

Ainsi si RS = RL, le gain de conversion en puissance peut scrire au moyen du gain en tension
GV du systme :
GV =
V0
VI
GdB = 20 log GV
GP =
(1.11)
VV
0
I
(GP ) dB = 10 log
VV
0
= 20log GV
(1.12)
(GP ) dB = 20 log
VV
0
(1.13)
Il faut noter que ce jeu dcriture est obtenu grce une parfaite adaptation dimpdance qui
nest jamais rellement atteinte. Dautre part, il faut noter en pratique que lon trouvera aussi les
puissances exprimes en dBm, cette mesure se dfinit comme le rapport entre la puissance
fournie par le signal ramene 50 et 1mW :
18
Chapitre 1
2
Vrms
Puissance de signal (dBm) = 10log 50
1mW
(1.14)
Voici les donnes lmentaires dans le domaine du gain et de ladaptation dimpdance qui
furent observes lors de la conception des circuits dvelopps dans le cadre de ce projet.
Facteur de bruit :
Le facteur de bruit dun rcepteur ou dun bloc RF, qui caractrise la dgradation du rapport
signal sur bruit du signal dentre, est dfini par :
S IN
N
IN
F
SO U T
N
OUT
(1.15)
O Sin, Sout , Nin et Nout sont respectivement les puissances des signaux et des bruits lentre et
la sortie du rcepteur ou du bloc en question. Le facteur de bruit NF en dB est dfini par 10 log F.
En outre, la formule de Friis est utilise afin de dterminer le facteur de bruit de la chane de
rception en cascade, et ce, partir des facteurs de bruit des diffrents blocs constituant cette
chane comme le montre figure 1.9. Aussi, le gain global nest que le produit des gains des
diffrents blocs.
Figure 1-9 : Formule de friis.
F = F1 +
F2 1 + F3 1 + ..+ FN 1
G1G2
G1
G1...... GN
(1.16)
19
Chapitre 1
Gtot = G1 G 2 G 3 (gain totale)
(1.17)
Fn et Gn sont respectivement le facteur de bruit et le gain disponible du n-ime bloc. La formule

prcdente illustre bien lintrt davoir un premier bloc gain lev afin de rduire linfluence
des tages suivants de la chane de rception sur le facteur de bruit total.
Elle montre aussi lintrt que ce premier bloc ait un facteur de bruit faible. Ce premier bloc est
appel communment amplificateur faible bruit. En gnral, la relation de Friis utilise le gain
disponible dans le calcul du facteur de bruit.
Donc, pour quelle soit applique directement, les blocs doivent tre adapts en puissance entre
eux une impdance de rfrence (gnralement 50 ). Dans les rcepteurs intgrs, les blocs
ne sont pas forcment adapts limpdance de rfrence. Par exemple, dans un rcepteur
conversion directe intgr, la sortie de lamplificateur faible bruit attaque directement lentre du
mlangeur qui attaque son tour les tages de bande de base. Les interfaces de ces derniers ne
sont pas adaptes non plus. Dans ce cas, il est donc prfrable de rcrire la formule de Friis
avec les gains en tensions.
F = F1 +
F2 1
12 Av21
+ .+
Fn 1
....... AV21.......AVn2 1
2
1
2
n 1
(1.18)
Avec i donn par :
i
Zi,in
Z out ,i 1 Zin,i
(1.19)
Av i est le gain en tension sans charge du i-me bloc. Zi n , i e t Zo u t , i - 1 sont respectivement
limpdance dentre et de sortie des i-me et (i1)-me tages .
Le facteur de bruit dun lment passif est identique ses pertes dinsertion. Par consquent, il
est trs important de minimiser les pertes du filtre de prslection ou du duplexeur ou dun
ventuel commutateur qui prcde le LNA.
20
Chapitre 1
1.3.2 Linarit :
1.3.2.1 Point de compression -1 dB :
La linarit est dune importance capitale dans les rcepteurs et les metteurs. En gnral, les
circuits ou blocs actifs des rcepteurs et metteurs sont non-linaires. Leur fonction de transfert
peut tre reprsente par un systme faiblement non-linaire :
y(t) = 1x(t) + 2x2(t) + 3x3(t)
(1.20)
Lorsquun systme dcrit par la fonction (1.20) est excit son entre par un signal sinusodal
damplitude A et de frquence f, A cos (2 f t), sa rponse sera :
y(t) =
2 A2
3 3 A2
2 A2
3 A3
1
cos 4ft
cos 6ft
Acos 2ft
2
4
2
4
(1.21)
On constate que la composante fondamentale du signal de sortie dpend non seulement du terme
de premier ordre 1 mais aussi du terme de troisime ordre 3. Les termes 1 et 3 tant de signe
oppos, le signal de sortie diminue lorsque lamplitude A du signal dentre augmente. Le gain
petit signal est gal 1. Le gain de compression 1 dB, qui correspond la diminution du gain
de 1 dB par rapport au gain petit signal, est gnralement le plus utilis (Figure 1-10). Le point
de compression en entre (sortie) est dfini comme le niveau du signal dentre (de sortie)
correspondant au gain de compression -1 dB de la composante linaire. Dans les rcepteurs, le
point de compression en entre ICP1 (Input referred 1 dB Compression Point) est utilis alors
que dans les metteurs cest le point de compression en sortie OCP1 (Input referred 1 dB
Compression Point) qui est utilis. Par ailleurs, le point de compression est dtermin pour un
rcepteur par la puissance maximale tolre son entre.
21
Chapitre 1
Figure 1-10 : Point de compression 1 dB ou ICP1.

Dans les circuits RF, on dfinit alors le point de compression 1 dB tel que pour une certaine
puissance dentre donne, le gain en puissance du circuit est infrieur de 1 dB ce quil devrait
tre. La figure 1-11 illustre cette dfinition. La droite dite linaire est linterpolation de la
puissance de sortie en fonction de la puissance dentre du circuit fonctionnant pour des
puissances dentre moyennes, Cest--dire : 20 log 1
La courbe relle reprsente la puissance de sortie en fonction de la puissance dentre :
20log|1+
4
3A3|
3
(1.22)
Lorsque la rponse relle diffre de la rponse linaire de 1 dB, alors on dfinit le ICP1 :
20 log 1 1dB = 20 log |1 + 3 A-1dB|
A-1dB=
0.145
1
2
(1.23)
LICP1 nous donne une information sur la facult du circuit transmettre linairement de la
puissance sur sa plage de frquence de fonctionnement.
22
Chapitre 1
1.4 Limportance de lamplificateur faible bruit dans un rcepteur :

Dans une chane de rception, lamplificateur faible bruit (LNA) est considr comme un bloc
trs influent. En effet, les caractristiques du LNA lui permettent de prendre une grande partie de
responsabilit en dterminant la sensibilit dun rcepteur entier. Un gain lev et un facteur de
bruit le plus faible possible sont souhaitables pour cet tage afin de rduire linfluence des tages
suivants de la chane de rception sur le facteur de bruit global du rcepteur.
1.5 Conclusion :
Les architectures de rception radiofrquence ont t prsentes dans un premier temps afin de
dfinir le domaine au sein duquel sinscrit le travail effectu. Ensuite, une description dtaille a
t donne afin de mettre en vidence les principales caractristiques et performances du circuit
radiofrquence concevoir qui est lamplificateur faible bruit (LNA).
23
Chapitre 2
Technologie CMOS en RF
2 Chapitre
24
Chapitre 2
2.1 Introduction :
Dans ce chapitre, on parlera de lvolution de la technologie CMOS et la possibilit de son
utilisation en radiofrquence. Pour cela, une description physique et fonctionnelle sera voque
propos du transistor MOSFET qui est considr comme lun des lments actifs de cette
technologie. On donnera par la suite sa rponse en frquence selon son mode dutilisation dans la
composition des cellules de base damplification les plus frquentes telles que les montages du
MOSFET en source commune, en grille commune et en drain commun. On voquera aussi les
sources de bruit et les capacits intrinsques qui peuvent affecter le fonctionnement du MOSFET
en haute frquence. On donnera enfin un aperu sur les capacits et les inductances intgres qui
reprsentent les lments passifs de la technologie CMOS.
2.2 Evolution de la technologie CMOS :

Les technologies des circuits intgrs en comptition pour rpondre la demande du march des
communications sans fil sont le bipolaire et le CMOS et le mixte bipolaire-MOS (BiCMOS). Les
transistors bipolaires en particulier, sont trs performants et prsentent certainement les
frquences de coupure les plus leves, mais ces bandes de frquence ne sont pas vises par le
march des communications mobiles dans un futur proche. De plus la technologie bipolaire vise
des applications de haute vitesse et totalement analogiques mais elle reste non adapte pour
limplantation des parties digitales en bande de base des terminaux portables de communication.
La technologie CMOS est ds lors la meilleure candidate pour lintgration dun metteur
rcepteur sur une mme puce de silicium. Elle prsente des performances micro-ondes sans cesse
caractrises par la rduction de la longueur du canal. Une frquence de coupure record de 150
GHz a t atteinte exprimentalement avec une longueur de canal de 70 nm [11]. Les
performances micro-ondes des circuits CMOS sont sensiblement amliores, mais les avantages
ultimes des circuits CMOS sont principalement : la haute densit dintgration, la rduction
drastique de la consommation en puissance, moins de capacits parasites et donc meilleures
performances micro-ondes, meilleur contrle du canal, plus grand courant de saturation.
La technologie CMOS a t considre comme une technologie exotique pendant de nombreuses
annes, utilise pour des applications trs spcifiques, jusqu lexplosion de la demande en
dispositifs faible tension et faible consommation pour le march des appareils lectroniques
portables et des communications sans fils. Effectivement, la maturit des technologies CMOS et
les rcents progrs des transistors MOS dans le domaine des hyperfrquences, expliquent le
succs de la technologie CMOS comparativement aux autres technologies.
25
Chapitre 2
2.3 MOSFET
2.3.1 Description Physique du MOSFET :
Le MOSFET, abrviation du mot anglais Metal Oxide Semi-conducteur Field Effect Transistor,
est considr comme lun des transistors effet de champ les plus utiliss lheure actuelle en
microlectronique. Comme tous les transistors, il a pour fonction la modulation du courant drain
l'aide d'un signal appliqu son lectrode d'entre en loccurrence la grille, il est souvent utilis
dans des applications numriques ou analogiques ou bien mme mixtes. Le transistor MOS
possde 4 lectrodes : la Source (Source) S: point de dpart des porteurs, le Drain (Drain) D :
point de collecte des porteurs. La Grille (Gate) G et le Substrat (Body) B sont les lectrodes de la
capacit MOS qui contrle le nombre des porteurs prsents dans le canal. La grille est isole du
canal par une couche de dioxyde de silicium (SiO2) comme le montre la figure 2-1.
Figure 2-1 : structure dun transistor MOSFET.
L'intensit du courant circulant entre la source et le drain est commande par la tension entre la
grille et le substrat. Trs souvent, les lectrodes de la source et du substrat sont lectriquement
relies, on retrouve donc un composant 3 lectrodes dans lequel le courant entre le Drain et la
Source IDS est command par une tension VGS entre la Grille et la Source (notant que le potentiel
de le source est gal au potentiel du substrat).
26
Chapitre 2
Les deux types fondamentaux de MOSFET sont : les MOSFETs appauvrissement (Dpltion)
D-MOSFET, et les MOSFETs enrichissement (Enhancement) E-MOSFET. Dans chaque type
de MOSFET, on peut distinguer le MOSFET canal N (le courant provient du dplacement
d'lectrons) et le MOSFET canal P (le courant provient du dplacement de trous).
2.3.2 Mode de fonctionnement du MOSFET :

Dans cette partie, nous allons expliquer le principe de fonctionnement du transistor MOSFET
enrichissement (le plus frquent). Contrairement au transistor bipolaire, le transistor MOSFET
fait appel un seul type de porteur de charge (c'est donc un composant unipolaire). Le principe
de base repose sur l'effet de champ appliqu une superposition d'une couche de mtal (appele
"grille"), d'une couche d'oxyde et d'une couche de semi-conducteur (appele "substrat").
Typiquement en microlectronique, la couche de mtal est gnralement remplace par le
silicium polycristalin. Lorsque la diffrence de potentiel entre la grille et le substrat est nulle, il
ne se passe rien. Au fur et mesure de l'augmentation de cette diffrence de potentiel les charges
libres dans le semi-conducteur sont repousses de la jonction semi-conducteur/oxyde, crant tout
d'abord une zone dite de "dpltion", puis lorsque la diffrence de potentiel est suffisamment
grande (VGS VTH), en plus la tension VDS est infrieure la diffrence entre V GS et VT H (VDS
VGS - VTH) on atteint le rgime linaire, il apparat une zone "d'inversion". Cette zone d'inversion
est donc une zone o le type des porteurs de charges est oppos celui du reste du substrat,
crant ainsi un "canal" de conduction. Ou bien la capacit grille/substrat est en inversion, ce qui
signifie que des lectrons du substrat sont attirs au voisinage de l'oxyde. Ceux-ci constituent un
afflux de porteurs minoritaires qui vont tre disponible pour conduire le courant entre la source
et le drain ; le transistor est normalement conducteur, lorsque la tension V D S est suffisamment
leve cest dire que : (VD S VDS,saturation = VG S - VT H ) , la couche dinversion ne stend pas
jusquau drain crant ainsi une zone de pincement (Rgime de pincement atteint pour VDS , saturation
), ce moment la, on dit que le transistor fonctionne en rgime de saturation, notant aussi que
toute augmentation de VD S fait augmenter lgrement le courant IDS, (la raison pour laquelle le
courant IDS augmente avec laugmentation de la tension V D S , cest la largeur de la zone de
dpltion qui augmente proportionnellement avec la tension VDS ) .
27
Chapitre 2
2.3.3 Rponse en frquence du MOSFET :

En haute frquence, le transistor va changer son comportement, cest dire que le transistor de
type MOSFET des capacits intrinsques qui affectent ses performances en hautes frquences
[12][11]. Le drain et la source sont des rgions qui forment des jonctions polariss en inverse
avec le substrat, les capacits standard de jonction de chacune de ces rgions au substrat sont :
Cjsb et Cjdb
Figure 2-2 : Les capacits de transistor MOSFET en haute frquence

Il y a galement de diverses capacits parallles en plus des capacits de jonction montres dans
la figure 2-2, le condensateur appel Cov reprsente les capacits grille-source et grille-drain qui
sont des capacits de chevauchement. Une autre capacit parallle la capacit grille canal: la
capacit Cgc.
Il y a galement une capacit entre le canal et le substrat Ccb. Les capacits mentionnes cidessus peuvent tre model en tant que trois capacits [13] : Cgs, Cgd et Cds. Les capacits Cgd,
Cgs: reprsente la charge spatiale dans la rgion dpuisement.
Dans le cas gnrale, Cgd est beaucoup plus petit que Cgs, la capacit Cds reprsente la capacit
entre la source et la rgion drain du transistor.
2.3.3.1 Rponse dun montage source commune :

Un montage source commune est un type d'amplificateur utilisant un transistor effet de champ.
Le terme de source commune vient du fait que l'lectrode source du transistor est relie au
28
Chapitre 2
zro (la masse). Dans ce montage, le signal dentre est appliqu au niveau de la grille et rcolt
de son drain, utilis ainsi comme amplificateur de tension (Figure 2-3).
Soit le montage source commune en haute frquence :
Figure 2-3 : Montage source commune en haute frquence.

Daprs le montage 2-3, nous vulgarisons toutes les capacits intrinsques du circuit, telles que
CGS et CDB sont des capacits relies la masse tandis que C GD apparat entre l'entre et la sortie.
En saturation, la rsistance interne RDS est suppose diffrente de zro.
En remplaant le transistor par son schma quivalent pour les petits signaux, le circuit devient
comme celui de la figure 2-4.
Figure 2-4 : Schma quivalent du montage source commue.
29
Chapitre 2
Nous estimons donc la fonction de transfert exacte de ce montage l'aide du circuit quivalent
tel que GV reprsente le gain en tension.
GV=
CGD S gm RD
VOUT (s)
2
VIN
RS RDS RS (1 g m RD)CGD RS CGS RD(CGD CDB )s 1
(1.1)
Avec :
= CGSCGD + CGSCDB+CGDCDB / S = j
On note aussi que le dnominateur prsente ici deux ples.

Impdance dentre :
Dans les applications radiofrquences, limpdance dentre du montage source commune est
toujours prise en considration, soit la figure suivante (Figure 2-5).
Figure 2-5 : Calcul de limpdance dentre du montage source commune.

Ainsi, limpdance dentre de ce circuit devient :
ZI N =
(2.2)
Impdance de sortie :
30
1
CGS 1 gm RD CGD S
Chapitre 2
Pour dterminer limpdance de sortie de ce montage, on utilise la figure 2-6 do on obtient

lquation suivante :
Z OUT
1
1
jw CGD 1 gm RD) CDB
=
// RD
(2.5)
Daprs lexpression de limpdance de sortie, nous confirmons une fois de plus, ce que nous
avons dj dit de lexistence dune relation entre la sortie et lentre travers la capacit Cgd.
Figure 2-6 : Calcul de limpdance de sortie du montage source commune.
2.3.3.2 Rponse dun montage grille commune :

Le montage du MOSFET en grille commune est lun des trois types de base damplificateur
utilisant un transistor effet de champ. Il est typiquement utilis comme buffer de courant ou
amplificateur de tension. Dans ce circuit, le signal d'entre est appliqu la source et sa sortie est
au niveau du drain laissant la grille comme le point commun. La figure 2-7 montre le montage
grille commune en haute frquence :
31
Chapitre 2
Figure 2-7 : Montage grille commune en haute frquence.
Soit le schma quivalent du circuit en haute frquence qui est reprsent dans la figure 2-8:
Figure 2-8 : Schma quivalent du montage grille commune.

En utilisant le schma quivalent dans la figure 2-8, nous obtenons lexpression de la fonction de
transfert (le gain en tension) :
GV
VOUT
VIN
rds C gd C gs RS S
1 g m rds
2
(2.6)
Impdance dentre :
Soit lexpression de limpdance dentre du montage grille commune (2.7) :
32
rds C gd C gs RS (1 g m rds )C gd RS S 1
Chapitre 2
ZIN = g C S ( g ) r
m
gd
m
ds
Si la frquence augmente, ZIN
sapproche de
(2.7)
1
et le deuxime terme sera donc nglig.
gm
Autrement dit, ZIN sera indpendante de CGD en hautes frquences. Par ailleurs, on note que
lentre ne dpend pas de la sortie dans ce type de montage.
Soit lexpression de limpdance de sortie montage grille commune :
ZOUT =
1
jwCGD
(2.8)
Limpdance de sortie du montage grille commune prouve lindpendance de la sortie avec

lentre puisque elle dpend de la capacit CGD seulement.
2.3.3.3 Rponse dun montage drain commun :

Soit le montage drain commun, qui est souvent utilis comme buffer ou shifter, on utilise le
circuit reprsent dans la figure 2-9 :
Figure 2-9 : Montage drain commun en haute frquence.
Nous allons tudier la rponse en frquence de ce montage telle que C L reprsente la capacit
totale vue la sortie de lamplificateur en incluant la capacit C S
(source-substrat),
contrairement au montage prcdant (source commune) la liaison entre lentre et la sortie

seffectue travers la capacit CGS, au lieu de la capacit CGD.
Le schma quivalent de ce montage est illustr dans la figure 2-10 :
33
Chapitre 2
Figure 2-10 : Schma quivalent du montage drain commun

On nglige leffet du substrat pour simplifier les calculs, et daprs lquation du nud dentre
et nud de sortie, nous obtenons le gain en tension de ce montage :
Gv = VOUT (s) =
VIN
g m CGS S
RS (CGS CL CGS CGD CGD CL)S 2 (gm RS CGD CL CGD )S g m
(2.9)
Impdance dentre :
Avant de dterminer limpdance dentre de ce type damplificateur, on nglige la capacit C GD
pour simplifier les calcules, et suivant le montage de la figure 2-11 :
Figure 2-11 : Calcul de limpdance dentre du montage drain commun.

Nous obtenons limpdance dentre de ce montage Zin :
Zin = ZIN =
1
C GS S
(1
gm
1
)
C GS S C L S
34
(2.10)
Chapitre 2
On nglige la capacit CSB (leffet du substrat) plus la capacit CGD, on aura par la suite le schma
suivant :
Figure 2-12 : Calcul de limpdance de sortie du montage drain commun.

Suivant la figure 2-12 limpdance de sortie scrit comme suit :
ZOUT =
RS CGS S 1
gm CGS S
(2.11)
2.3.3.4 Caractristiques globales :

Montage
Montage
Montage
en source commune
en grille commune
en drain commun
-grande impdance dentre :
- faible impdance d entre.
- la grille suit la source en
-grande impdance de sortie :
- trs grande impdance de
- gain en tension leve.

- mauvaise isolation entre
lentre et la sortie.
sortie.
- grande impdance
- trs bonne isolation entre

lentre et la sortie.
- faible consommation.
tension Vgs.
dentre.
-
faible impdance de
sortie.
Tableau 2-1 : Les caractristiques globales des montages de base de MOSFET.
2.3.4 Sources de bruit du MOSFET :

Avant de commencer une analyse de faon concevoir un amplificateur faible bruit. Il est trs
important didentifier et dtudier ses sources de bruit. Ainsi, cette partie donnera un aperu sur
35
Chapitre 2
les plus importantes sources de bruit dans les transistors MOSFET tels que le bruit du courant
drain, le bruit induit par la grille et le bruit en scintillation (flicker).
2.3.4.1 Bruit du courant drain :

Puisque la matire du canal dun transistor MOS est rsistif, elle expose un bruit thermique et
cette source de bruit peut tre reprsente par un gnrateur du bruit de courant connect partir
de drain vers la source comme le montre la figure 2-13 :
Figure 2-13 : Les sources de bruit dans un transistor MOSFET.

L'expression de ce type de bruit est donne par [15-14] :
2
ind 4kT g d0f
(2.12)
Telle que gd0 reprsente la conductance entre le drain et la source et le paramtre prend une
valeur de 2/3 en saturation dans le cas dun MOSFET canal long. Par contre dans le cas dun
MOSFET canal court, la valeur de varie entre 2 ou 3 mais elle peut tre beaucoup plus
grande, cela est du au chauffage des porteurs induit par les forts champs lectriques appliqus
[14].
2.3.4.2 Bruit induit par la grille :

L'autre consquence de l'agitation thermique des charges du canal cest le bruit induit par la
grille. Ce bruit est caus par la rsistance non quasi-statique et les fluctuations de potentiel dans
le canal sont capacitivement couples avec la grille, conduisant un courant de grille bruyant.
Ce bruit est ngligeable en basses frquences parce que leffet de couplage est faible. Cependant,
il peut tre problmatique en hautes frquences. Ainsi Il a t modlis comme gnrateur de
courant reliant la grille la source (voir figure 2-13) et peut-tre exprim comme suit [15] :
36
Chapitre 2
ing 4kT g g f
(2.13)
Tel que le paramtre gg est donn par :
gg =
2Cgs
5gd0
(2.14)
Le paramtre est le coefficient de bruit de la grille, ce coefficient est gal 4/3 pour un canal
long [15], qui est deux fois plus grand que . Cependant, sa valeur n'est pas encore connue avec
prcision pour un dispositif canal court. L'approximation raisonnable est que le paramtre
devrait continuer tre environ deux fois plus grand que le paramtre. Puisque est autour de 2
ou 3 pour un dispositif canal court, devrait tre autour de 4 ou 6 [16].
Comme on la cit prcdemment, que le bruit de la grille est li au
bruit de drain. Cette
dpendance est exprime par un coefficient de corrlation c comme indiqu dans lquation cidessous :
c =
ig id*
2
ig id
(2.15)
La valeur de c [17] est 0.395j pour un dispositif canal long, le couplage entre le bruit de drain
et le bruit de la grille se fait travers la capacit de la grille, le coefficient de corrlation est
purement capacitif.
2.3.4.3 Bruit en scintillation :

L'autre importante source de bruit dans les transistors MOS, cest le bruit en scintillation (flicker
noise), les origines de ce bruit sont varies, mais principalement attribue des piges associs
avec la contamination et dfauts du cristal (dfauts cristallins). Le transistor conduit un courant
prs de la surface de silicium o la surface agit comme un pige qui capte et libre les porteurs
de courant, ces piges de capture ou libration des porteurs fonctionnent a des modes alatoires
et les temps de pigeage sont distribus dans une voie qui conduit un spectre de bruit en 1/f.
37
Chapitre 2
Le bruit en scintillation peut tre modlis comme un gnrateur de courant connect avec le
drain et la source (figure 2-13) et peut tre exprim par lexpression suivante [16] :
2
inf
K gm f
f WLCox 2
(2.16)
K est une constante qui change dun processus un autre, la capacit C ox cest la capacit
d'oxyde par unit de surface. On note que le bruit en scintillation est inversement proportionnel
la surface de la grille (WL) parce que la plupart des capacits de la grille sont attaches aux
fluctuations des charges du canal. Il est convenable de mentionner que le bruit en scintillation est
toujours associ aux flux de courant. Sil ya maintenant un courant direct qui circule dans le
dispositif, ce type de bruit devrait tre minimal [18].
2.3.4.4 Autres sources de bruit :

La distribution de la rsistance de la grille dun transistor MOSFET contribue galement au bruit
dans un amplificateur faible bruit. Cette source de bruit est gnralement modlise comme
une srie de rsistance la grille et la densit spectrale de bruit est donne par :
2
vg
4KTR g
f
(2.17)
RsqW
R g = 3n 2 L
(2.18)
Rg : la rsistance de la grille, Rsq : (la rsistance carre du polysilicium), n : nombre de
doigt (finger). Le facteur 3 vient de la nature de distribution de la rsistance grille supposant que
chaque doigt est entr en contact avec une seule extrmit. Si les deux extrmits sont entres en
contact, alors le facteur est rduit 12. Cette source de bruit peut tre rduite en augmentant le
nombre des doigts utiliss pour raliser un transistor.
38
Chapitre 2
2.4 Capacits intgres :

Les capacits intgres peuvent tre ralises en utilisant de deux armatures conductrices et un
isolant entre ses deux armatures. Ainsi, plusieurs possibilits peuvent avoir lieu si on se base sur
une technologie CMOS. On peut donc trouver des capacits MIM (Mtal Isolant Mtal) et des
capacits PIM (Polysilicium Isolant Mtal) o lisolant nest que loxyde de silicium. Pour la
capacit MOS, elle est constitue par une rgion fortement dope et un contact mtallique,
spars par un oxyde dilectrique relativement pais. Sur une plaquette oxyde thermiquement,
une fentre est grave, travers laquelle une couche fortement dope est implante. Une
nouvelle couche superficielle est forme par oxydation thermique aprs ouverture d'un point de
contact de la couche infrieure dope, la mtallisation est ralise. La capacit par unit de
surface vaut C=
r
o r est la permittivit relative de l'oxyde de silicium et d l'paisseur de la
d
couche d'oxyde. Linsertion de couches isolantes de permittivit suprieure accroit la capacit

qui, dailleurs, ne dpend pas de la tension applique.
Figure 2-14 : Capacit intgre MOS.
2.5 Inductances intgres :

Linductance intgre reprsente lun des lments passifs qui peut tre ralis sur un substrat en
silicium tel que illustr sur la figure 2-15. Le modle lectrique simplifi de cette inductance est
donn sur la figure 2-16 [19, 20 ,21] o L est linductance de la spire, Rs reprsente les pertes
sries, dans le ruban mtallique, qui regroupent les pertes ohmiques intrinsques et celles dues
leffet de peau et leffet de proximit. Les pertes par courants de Foucault dans le substrat
peuvent tre inclues galement dans Rs. Cs est la capacit entre la sortie et lentre reprsentant
les capacits entre segments adjacents de la spirale et le recouvrement entre le ruban mtallique
et le contact central ( underpass ). La premire capacit est ngligeable car les segments
39
Chapitre 2
adjacents sont presque au mme potentiel. Cox reprsente la capacit entre la spire et le substrat.
Rsub et Csub modlisent le substrat.
Figure 2-15 : Modle d'une inductance spirale intgre au-dessus de substrat.
Figure 2-16 : Modle lectrique d'une inductance spirale intgre.

Linductance (L) du modle peut tre estime approximativement par la relation suivante :
0 N 2dmc1 c2
L =
ln c31 c4 12
2
1
(2.19)
O N est le nombre de spires, dm=0,5(dout + din) est le diamtre moyen de linductance, et 1=
(do u t din) / (do u t + din). dout e t din sont le diamtre extrieur et intrieur de la spirale
40
Chapitre 2
respectivement. (o) est la permabilit magntique du vide. (ci ) sont des coefficients qui
dpendent du type dinductance et dont les valeurs sont donnes dans le Tableau 2-2. Lquation
(2-19) montre bien que la valeur de la self est proportionnelle au carr du nombre de tours.
Linductance (L) peut tre maximise par laugmentation du diamtre moyen. La rsistance srie
est donne par :
RS =
l
wt eff
(2.20)
O , w, et l sont respectivement la rsistivit, la longueur, et la largeur du ruban mtallique. teff
est son paisseur effective, qui tient compte de leffet de peau dans le ruban et lie lpaisseur
physique, t, par lexpression :
e
te f f =
(
1 - e )
0 f
(2.21)
O est lpaisseur de peau et f est la frquence de travail. Lpaisseur effective diminue avec la
frquence (quation de teff), cest pourquoi la rsistance srie augmente avec la frquence.
Daprs l quation de RS, on note que les pertes rsistives peuvent tre minimises par
lutilisation dun ruban pais base dun matriau bon conducteur tel que le cuivre. Nanmoins,
lutilisation dune paisseur suprieure la profondeur de peau, la frquence vise, est sans
intrt puisque le signal est limit cette profondeur. Les pertes peuvent tre aussi minimises
par lutilisation dun ruban large et le plus court possible pour une inductance donne. Par
rapport la longueur minimale, une self circulaire est meilleure que la self octogonale qui est
son tour meilleure que la self carre. Llargissement du ruban ne doit pas se faire sans prendre
en considration les capacits parasites vers le substrat car ces dernires augmentent avec la
largeur. Un compromis doit tre donc trouv sur la largeur du ruban.
41
Chapitre 2
Tableau 2-2 : Valeurs de paramtres ci pour les diffrents types de spirales.

Les capacits srie et doxyde sont donnes par :
CS = N
ox 2
toxM 1 M2
(2.22)
Co
oxlw
2tox
(2.23)
O tox e t toxM1-M2 sont respectivement les paisseurs de loxyde entre le ruban mtallique et le
substrat, et entre le ruban et le contact central underpass . ox est la permittivit dilectrique de
loxyde. Afin de rduire la capacit Co x on peut rduire la surface (lw) du ruban comme le
suggre la relation de C ox . On peut la rduire galement par laugmentation de lpaisseur tox, ce
qui revient pratiquement utiliser le dernier niveau de mtal offert par technologie pour raliser
la spirale. La capacit et la rsistance qui modlisent respectivement leffet capacitif et rsistif du
substrat silicium sont donnes par :
C S i = lwCsub
(2.24)
RSi =
2
lwGsub
(2.25)
Csub e t Gsub sont la capacit et la conductance par unit de surface de substrat silicium. Un
blindage de masse en anneau ou un substrat forte rsistivit (peu dop) peuvent tre utiliss
afin de minimiser les pertes dans le substrat.
2.5.1 Calcul du facteur de qualit de linductance :

Les caractristiques des inductances spirales qui sont notamment les valeurs des inductances
ainsi que leurs coefficients de qualit peuvent tre extraites par lintermdiaire des paramtres Y.
42
Chapitre 2
Ils sont aussi obtenus par la conversion des paramtres S simuls. Pour les inductances de charge
LD et de dgnrescence LS ayant le port deux reli la masse, lextraction de linductance et de
la rsistance srie, partir de la matrice admittance Y, est faite en utilisant les relations suivantes:
1
2f Im( Y11 )
(2.26)
R=
1
Re( Y11 )
(2.27)
Dans le cas des inductances de grille LG o aucun port nest reli la masse, la valeur de
linductance et de la rsistance srie sont dtermines partir des relations suivantes [23] :
L
1
2f Im( Y12 )
(2.28)
R
1
Re( Y12 )
( 2.29)
Diffrents facteurs de qualit sont gnralement utiliss pour valuer les performances dune
inductance suivant son utilisation dans le circuit. Dans le cas o le port deux de linductance est
reli la masse le facteur de qualit souvent utilis est:
Q =
Im( 1 )
Y 11
Re( 1 )
Y 11
(2.30)
Dans le cas o linductance est utilise en diffrentiel la dfinition utilise est [24] :
Q =
Im( Z d )
Re( Z d )
(2.31)
Avec Zd = Z11+Z22Z12Z2 1 est limpdance diffrentielle entre le port 1 et le port 2 de
linductance.
43
Chapitre 2
2.6 Conclusion :
Dans ce chapitre, nous avons voqu lvolution rapide de la technologie CMOS, ses avantages
et son impact sur lindustrie microlectronique. Ensuite, un descriptif dtaill a t donn sur les
dispositifs actifs en loccurrence les transistors MOSFETs, leurs possibilits dinteraction au
niveau des circuits simples et/ou complexes. Outre le MOSFET, les lments passifs qui peuvent
tre fabriqus en technologie CMOS tels que les inductances et les capacits ncessitent
galement une attention particulire vu quelles reprsentent un facteur dterminant dans la
conception des circuits radiofrquences ainsi que les diffrents facteurs qui leurs sont associs.
44
Chapitre 3
Architectures et mthodologies de conception des LNAs
3 Chapitre
Architectures et mthodologies de conception
des LNAs
45
Chapitre 3
3.1 Introduction :
Dans une chane de rception, le filtre RF qui prcde lamplificateur faible bruit prsente une
certaine impdance sa sortie imposant ainsi une adaptation adquate lentre du LNA pour lui
permettre un transfert maximal de puissance avec un minimum de bruit. En dpit de ce critre,
les topologies choisies pour la conception des circuits jouent un rle primordial dans la
dtermination des performances voulues. A cet effet, lamplificateur faible bruit est lun des
circuits qui dpendent essentiellement du choix de larchitecture ainsi que du nombres de ses
tages. Il est souvent constitu dun transistor ou mmes plusieurs, mais il reste diffrentes
possibilits pour leurs implmentations. Pour cela, nous allons tout dabord voquer les
topologies existantes et choisir par la suite larchitecture qui convient le mieux notre cahier de
charge. Les critres de ce choix sont gnralement dtermins par certaines performances telles
que la consommation de puissance, le gain et le facteur de bruit.
3.2 Topologies de lamplificateur faible bruit :

Comme nous lavons vu dans le premier chapitre, l'amplificateur faible bruit est un lment cl
dans une chane de rception, puisqu'il doit amplifier le signal utile sans quil soit altr par le
bruit pour pouvoir le traiter correctement par le reste de la chane. Daprs la littrature, les
amplificateurs faible bruit sont classs et dfinies en quatre familles, et ce, par le biais de
l'impdance d'entre du bloc en question. La figure 3-1 illustre ces quatre diffrentes
configurations o chacune delles a sa proprit et son mode dutilisation.
Figure 3-1 : Diffrentes configurations dentre de lamplificateur faible bruit.
46
Chapitre 3
3.2.1 Amplification terminaison rsistive :
Figure 3-2 : Amplification terminaison rsistive.

Lamplification terminaison rsistive ralise son adaptation dimpdance dentre
(Gnralement 50) par lintermdiaire dune rsistance. Il est alors ncessaire de travailler
des frquences telles que la capacit dentre Cgs de transistor MOS a une influence ngligeable
et qui est considre comme une premire grosse limitation. Dautre part, en rcuprant un
maximum de puissance par lintermdiaire de ladaptation dimpdance dentre rsistive, le
bruit thermique issu de cette rsistance va lourdement contribuer la dgradation du facteur de
bruit de cet amplificateur. Ainsi le facteur de bruit sera dautant plus mauvais que limpdance
vue par le transistor qui ne correspond pas non plus limpdance de bruit optimal. Il apparat
que cette structure est loin dtre la meilleure candidate lamplification faible bruit.
3.2.2 Amplificateur contre-raction rsistive :

Voici en figure 3-3, la modlisation dentre dun amplificateur faible bruit contre-raction
rsistive. Cgs et Cds sont les capacits intrinsques associes au transistor NMOS et R 1 et R2 sont
les rsistances externes de la contre-raction.
Figure 3-3 : Amplificateur CR rsistive.
47
Chapitre 3
La contre-raction rsistive de tension est une architecture plus souple (dun point de vue
impdance) que la prcdente. Limpdance dentre est ajuste grce au gain de lamplificateur,
favorisant ainsi une meilleure rcupration du signal. Cependant, du point de vue du facteur de
bruit, cette topologie prsente de fortes carences :
amplificateur large bande qui intgre le bruit sur une grande bande de frquences.
les rsistances ajoutent leur propre bruit.
la contre-raction ramne en entre le bruit de sortie.
De par ces trois aspects, ce type de circuit est bruyant et caractris par une consommation
importante [25].
Figure 3-4 : LNA contre raction rsistive (puissance dissipe 50 mW) [25].
3.2.3 Amplificateur terminaison en 1/gm :
Figure 3-5 Amplificateur terminaison en 1/gm
Lamplificateur terminaison en 1/gm est la topologie la mieux adapte lintgration puisquelle

ralise effectivement son adaptation dimpdance dentre 50 par lintermdiaire de la
transconductance gm :
48
Chapitre 3
1/gm = 50 gm = 20 mS au premier ordre

Cet aspect de larchitecture peut savrer tre un inconvnient puisque par le biais de cette
impdance dentre est fixe, dune part, la consommation, ce qui peut tre restrictif, dautre part,
on enlve un important degr de libert doptimisation de la linarit. Enfin, un calcul thorique,
prsent en [27], montre que le plancher de bruit de cette topologie est suprieur 3 dB (NF) ce
qui est trop lev pour certaines applications.
Ce circuit est toutefois largement capable de fournir dexcellentes caractristiques comme le
confirment [27], [28], [29]. La figure 3-5 prsente un LNA de ce type [27] accompagn de ses
rsultats de mesure (tableau 3-1).
Figure 3-6 : LNA terminaison en 1/gm.
Tableau 3-1: caractristiques du LNA terminaison en 1/gm [27].

De ce fait largument de lintgration nest pas rellement mis en valeur ici, cause de
lapplication bande troite du circuit. Il nen reste pas moins que les spcifications relatives cet
amplificateur terminaison en 1/gm prsentes dans le tableau 3-1 tmoignant de laptitude
amplificateur faible bruit de ce circuit.
49
Chapitre 3
3.2.4 Amplificateur source de dgnrescence inductive :
Figure 3-7 : LNA source de dgnrescence inductive [26].
Aujourdhui, un grand nombre de publications ddies au frontal de rception utilisent cette

topologie de rfrence. Sa thorie nen est pas pour autant simple : linductance Lg vient annuler
la capacit Cgs la frquence du signal radiofrquence. Ls, vue comme une impdance relle
grce leffet transistor, est calcule pour tre adapte 50. Le coefficient de surtension Q du
circuit (Lg, Cgs, Ls) de la figure 3-7 permet daugmenter la transconductance du transistor, donc
davoir un meilleur gain en tension; mais ce coefficient de surtension est avant tout optimis
pour diminuer le facteur de bruit.
Cette architecture a longtemps souffert de lincapacit des technologies fournir des inductances
de bonne qualit. Jusqu la fin des annes 90, les inductances employes taient discrtes et trs
volumineuses au regard des frquences de travail (plus la frquence est leve plus la valeur de
linductance est faible). On peut mesurer toute la qualit de ce genre de circuit travers des
publications telles que celles auxquelles font rfrence les circuits prsents en figure 3-8
accompagns de leurs rsultats (tableau 3-2) :
50
Chapitre 3
Figure 3-8 : LNA cascode dgnrescence inductive [30] [31].

Le circuit illustr sur la figure 3-8 est lun des exemples de lamplificateur faible bruit qui
implmente deux transistors, il est connu par lamplificateur cascode dgnrescence inductive.
Son premier transistor est mont en source commune, et est responsable sur lamplification du
signal, la rduction du bruit et ladaptation avec la source dentre, tandis que le deuxime
transistor est mont en grille commune facilitant lisolation entre lentre et la sortie et
augmentant la stabilit. Lisolation leve est souhaitable pour rduire le couplage du signal
oscillateur local vers lantenne qui peut dgrader les performances dans le cas dun rcepteur.
De plus, grce cette isolation leve qui assure lunilatralit de lamplificateur, linteraction
sortie-entre est faible, et par consquent, les rseaux dadaptation dentre et de sortie peuvent
tre optimiss sparment.
Tableau 3-2: caractristiques du LNA dgnrescence inductive [31].
51
Chapitre 3
Cette topologie est de loin la plus prometteuse puisque, outre son excellente aptitude fournir
des LNA de grande qualit, elle sadapte parfaitement aux futures contraintes de conception
basse tension-faible consommation. Il y a cependant un gros point ngatif: les inductances
employes sont trs volumineuses, donc dun cot lev; on touche ici, actuellement, aux limites
de ladquation de ce concept avec le march des rseaux sans fil dont la russite tient
essentiellement son faible cot de revient.
3.3 Mthodologie de conception dun LNA :

Il existe plusieurs mthodologies de conception dun LNA, mais dans cette partie nous allons
voir la mthode analytique qui nous permet davoir une largeur optimale de transistor, afin
davoir le compromis entre le facteur de bruit et le gain en puissance, ensuite nous passons la
sortie et voir la mthode dadaptation la plus utilis dans la conception dun LNA.
3.3.1 Adaptation en entre :

La dgnrescence est une technique base sur leffet transistor permettant de raliser la fois
une adaptation dimpdance dentre 50 ainsi quune adaptation dentre au bruit. Nous
allons ici rappeler les tapes importantes du calcul dvelopp dans lannexe 2.
Tout dabord on sintresse ladaptation de limpdance dentre classique 50 permettant de
rcolter un maximum de puissance donc doptimiser le gain. Voici ce que lon voit en entre du
transistor MOS lors dune configuration en dgnrescence inductive (figure 3-9):
Figure 3-9 : Adaptation dentre par dgnrescence inductive.
52
Chapitre 3
Zin = j(Lg+Ls) + jC + T LS
gs
Zin = j ((Lg+Ls) Avec : T =
1 ) + T LS.
Cgs
( 3.1)
gm
Cgs
A la frquence de fonctionnement 0 , Zin doit tre gale 50 donc :

Si (Lg+Ls) -
1 = 0 et Lg>> Ls
Cgs
Lg = 2 C
gs
(3.2)
Et T LS = 50
LS
50
Cgs
gm
(3.3)
L'inductance de grille Lg annule la capacit d'entre Cgs la frquence de fonctionnement 0.
Grce l'effet transistor Ls prsente une impdance relle en entre qui permet d'adapter le
transistor 50.
Pour ce qui est de ladaptation dentre au bruit, voici lexpression du facteur de bruit dans un
quadriple du type de celui prsent en figure 3-10 :
i s2 in YS en
i S2
Figure 3-10 : Modle de bruit traditionnel dun systme deux ports.
53
(3.4)
Chapitre 3
En dveloppant lexpression (3-4) avec susceptance et admittance de bruit comme il est fait dans
lannexe 2, le calcul nous mne exprimer le facteur de bruit de la manire suivante :
F Fmin
Rn
GS Gopt 2 BS Bopt 2
Gs
(3.5)
Avec : Rn rsistance quivalente du gnrateur de tension de bruit en entre

Gs et Bs les transconductances et susceptance de source
Gopt et Bopt les transconductances et susceptance optimales
Les paramtres de bruit du transistor MOS sont prsents dans le tableau 3-3 :
Tableau 3-3 : Paramtres de bruit du transistor MOS.

Il reste donc satisfaire les conditions dadaptation :
Gs
Gu
GC2 Gopt
Rn
Gopt C gs
(3.6)
2
1 c
5
(3.7)
B s B c Bopt
B opt Bc C gs 1 c
54
(3.8)
(3.10)
Chapitre 3
Pour ce qui est de la conductance Gs, elle doit satisfaire limpdance relle de 50 (soit 1/50),
elle conduit alors imposer une certaine consommation du courant dans le transistor par le
choix des dimensions W et L. Par contre, la susceptance Bs induit une forme analytique pour
linductance de grille Lg de la mme forme que ladaptation dimpdance.
3.3.2 Dimensionnement du transistor :

Ayant prsent indpendamment l'optimisation du facteur de bruit ainsi que celle du gain en
puissance, il reste mettre en vidence le lien entre ces deux. L'optimisation moderne "finalise"
l'approche classique en donnant une valeur tous les paramtres impliqus commencer par la
taille du transistor principal. En rappelant tout d'abord, les rsultats induits par l'optimisation du
gain en puissance (3.2), (3.3) et ceux trouvs par la recherche du facteur de bruit minimal (3.7) et
(3.10). Et on admettant que Gopt = 1 , on peut calculer la largeur du transistor :
50
1 Cgs 1 c 2
50
5
(3.11)
En pratique, le rseau (Lg, LS, Cgs) cre une surtension la rsonance qui transforme limpdance
dentre comme suit :
1 Cgs 1 c 2
QS RS
5
(3.12)
Pour un transistor fonctionnant en saturation et impliquant une capacit C gs
2
WLC OX on
3
obtient une largeur optimale Wopt exprime par :

Wopt
1
2
QS R S LC OX
3
2
1 c
5
(3.13)
En partant de lquation (3.13), on peut donc calculer les dimensions du transistor dentre et
remonter jusquau calcul de Lg et Ls . On note toutefois que cette optimisation impose une
consommation de puissance, ce qui peut poser certains problmes. Qs quant lui est optimal
55
Chapitre 3
entre 2 et 3 [32]. D'o l'utilit d'une largeur optimale Wopt qui permet le meilleur compromis
entre les diffrentes adaptations pour aboutir un facteur de bruit minimal et un gain maximal
simultanment.
Enfin la susceptance Bopt de (3.10) va nous conduire une inductance L g particulire adapte au
facteur de bruit minimal qu'il va falloir confronter celle obtenue en (3.2). La susceptance de
l'inductance Lg s'crit :
BLg = -
1
Lg
(3.14)
Comme celle-ci est de la mme forme que la susceptance requise par le facteur de bruit minimal,
on peut, en galant (3.10) et (3.14) donner Lg les expressions suivantes :
Lg NF min

2 C gs 1 c
5
(3.15)
Ce quon peut dduire que la forme de lquation (3.2) extraite pour un maximum du gain en
1
1
puissance et Lg G max C 2 a la mme forme que celle de lquation (3.15) si c
5
gs
3.3.3 Adaptation en sortie

La sortie de lamplificateur doit tre adapte en puissance pour assurer un transfert maximum de
puissance la charge qui est de 50 dans notre cas (impdance dentre du ltage suivant).
Pratiquement, dans les rcepteurs intgrs, la sortie de lamplificateur sinterface directement
lentre du mlangeur. Le schma quivalent de montage cascode, vue de la sortie, est donn sur
la Figure 3-11. Rds e t Cgd
+ CdB
reprsentent la rsistance et la capacit de sortie du cascode
respectivement. La self LD est reprsente par son modle lectrique 1-port car son port 2 est
reli la masse AC. Les lments Rp e t Cp de ce modle 1-port peuvent tre exprime en
fonction des paramtres du modle 2-port , CSi, Cox, Cs, et Rsi, prsents dans le chapitre
prcdant.
56
Chapitre 3
R C C Si
Si OX
RP =
2
R
WCOX RSi
1
1W 2(COX CSi )CSi RSi2

1W 2(COX CSi )CSi2 RSi
CP = CS + Cox
(3.12)
(3.13)
Figure 3-11 : Schma quivalent de la sortie dun circuit cascode avec charge inductive.
Les pertes en sortie peuvent tre reprsentes par une rsistance parallle quivalente RE Q dont
lexpression est :
REQ =
1
1 1 1
RPL RP RDS
(3.14)
RPL est la rsistance parallle quivalente du bras srie (Ls, Rs) de linductance. En utilisant la
conversion srie parallle, qui est valable sur une bande troite, la rsistance RPL, peut tre
value, lorsque le facteur de qualit QS du bras srie est suprieur 10, par la relation :
RPL = RS
W0 LD
RS
= RSQS2
(3.15)
Dans ces conditions (Q > 10), la valeur de linductance reste quant elle constante lors de la
conversion srie parallle. En gnral, (RDS ) est trs suprieure la rsistance parallle effective
(RPL//Rp), elle peut donc tre nglige dans le calcul de REQ. Cette dernire doit tre la plus leve
57
Chapitre 3
possible afin dobtenir le maximum de gain en tension ou en puissance pour un courant de

polarisation donn qui est, en gnral, gal Iopt ou proche, lexercice de ladaptation en
puissance se rsume a convertir la rsistance de charge RL de (50 ) la rsistance quivalente
REQ. Comme cette dernire est suprieure (50 ), et la charge est un rsonateur LC parallle, le
rseau le plus adquat pour raliser ladaptation dimpdance est le diviseur capacitif (Figure 312). Le rapport de transformation du diviseur capacitif (C1, C2) est donne par :
n=
REQ =
1 C2
RL
C1
(3.16)
Par ailleurs, la capacit C1 du rseau dadaptation permet aussi dempcher le passage du
courant de polarisation du cascode vers la charge RL. Elle filtre galement le passage les
composantes DC ou proches gnres par les non-linarits dordre deux de lamplificateur
rendant ainsi ces composantes non nuisibles au rcepteur. Les capacits C2 e t C1 du diviseur
capacitif sont values par les relations suivantes :
C2 =
Q2
W0 RL
(3.17)
C 1=
C2 Q22 1
Q1Q2 Q22
(3.18)
Q1 est le facteur de qualit du circuit parallle R L form par REQ et LD, et Q2 est celui de circuit
RC constitu par la charge RL et la capacit C2 de diviseur (Figure 3.8). Ils peuvent tre calculs
par les relations suivantes :
Q1 =
(3.19)
58
REQ
W0 LD
Chapitre 3
Q2 = W0 RL C2 =
RL (Q 2 1)1
REQ 1
(3.20)
Daprs le circuit rsonant de charge donne sur la (Figure 3-12), la frquence de rsonance, qui
doit tre centre sur la bande passante voulue, peut tre estime par :
f0 =
1
1
=
2 LDCT 2 LD C0 CP C1C2 / C1 C2
(3.21)
Le bande passante de lamplificateur peut tre estime par le facteur de qualit de la charge
rsonante RL incluse, QL = REQ / 2 LS. La division par deux dans le facteur de qualit est due
la mise en parallle la REQ avec la rsistance de mme valeur qui est engendre par la
transformation de RL par le diviseur (C1, C2).
59
Chapitre 3
Figure 3-12 : Adaptation en sortie du circuit cascode.
3.4 Conclusion
La conception des amplificateurs faible bruit doit rpondre aux spcifications du cahier de
charges (gain suprieur 15 dB et NF infrieur 3 dB). Pour cela, on a donc opt pour la
topologie cascode dgnrescence inductive parmi les diffrentes configurations cites
auparavant. En effet, lamplificateur cascode possde un gain lev et une bonne isolation ainsi
quun faible facteur de bruit qui est presque identique celui dun seul transistor mont en
source commune. Sur le plan analytique, on a galement donn un aperu thorique sur
loptimisation du bruit et le dimensionnement du transistor ainsi que ladaptation lentre et
la sortie.
60
Chapitre 4
Conception et rsultats de simulation
4 Chapitre
61
Chapitre 4
4.1 Introduction
Dans ce chapitre, nous allons voquer les diffrentes tapes de conception et de simulation dun
amplificateur faible bruit pour les applications WLAN 802.11 qui exigent un cahier de charges
bien prcis (facteur de bruit, consommation de puissance, le gain et la bande de frquence). En
premier lieu, on a conu des LNAs bande troite pour les frquences 2.4 et 5.2 GHz
respectivement, avec une topologie cascode source de dgnrescence inductive suivant deux
mthodologies diffrentes (mthode analytique et mthode classique sous la contrainte de la
consommation de puissance). Par la suite, nous avons galement conu un LNA fonctionnant
deux frquences simultanment. Pour la partie simulation, le logiciel ADS (Advanced Design
System from Agilent), qui est ddi la conception des circuits et des systmes radiofrquence,
est utilis pour effectuer les diffrentes simulations ncessaires savoir les simulations DC, AC,
S-Parametre et Harmonique Balance. Par ailleurs, le travail de conception et de simulation a t
bas sur la technologie CMOS 0.18m de la compagnie TSMC par le biais dun kit de
conception implment sur ADS.
4.2 Standard WLAN :

La norme IEEE 802.11 est un standard international dcrivant les caractristiques d'un rseau
local sans fil (WLAN), diffrents groupes de travail (Working groups) font voluer la norme
802.11. Plusieurs sont encore en train de dvelopper les standards. Dans le futur il est probable
que les produits intgreront la plupart de ces extensions.
La norme IEEE 802.11 est en ralit la norme initiale offrant des dbits de 1 ou 2 Mbps. Des
rvisions ont t apportes la norme originale afin d'optimiser le dbit ou bien prciser des
lments afin d'assurer une meilleure scurit ou une meilleure interoprabilit. Voici un tableau
prsentant les diffrentes rvisions de la norme 802.11 et leur signification :
802.11a
La norme 802.11a (baptis WiFi 5) permet d'obtenir un haut dbit (54 Mbps
62
Chapitre 4
thoriques, 30 Mbps rels). La norme 802.11a spcifie 8 canaux radio dans la

bande de frquence des 5 GHz.
La norme 802.11b est la norme la plus rpandue actuellement. Elle propose un
802.11b
dbit thorique de 11 Mbps (6 Mbps rls) avec une porte pouvant aller jusqu'
300 mtres dans un environnement dgag. La plage de frquence utilise est la
bande des 2.4 GHz, avec 3 canaux radio disponibles.
La norme 802.11c n'a pas d'intrt pour le grand public. Il s'agit uniquement d'une
802.11c
modification de la norme 802.1d afin de pouvoir tablir un pont avec les trames
802.11 (niveau liaison de donnes).
La norme 802.11d est un supplment la norme 802.11 dont le but est de
802.11d
permettre une utilisation internationale des rseaux locaux 802.11. Elle consiste
permettre aux diffrents quipements d'changer des informations sur les plages de
frquence et les puissances autorises dans le pays d'origine du matriel.
La norme 802.11e vise donner des possibilits en matire de qualit de service au
niveau de la couche liaison de donnes. Ainsi cette norme a pour but de dfinir les
802.11e
besoins des diffrents paquets en terme de bande passante et de dlai de

transmission de telle manire permettre notamment une meilleure transmission
de la voix et de la vido.
La norme 802.11f est une recommandation l'intention des vendeurs de point
d'accs pour une meilleure interoprabilit des produits. Elle propose le protocole
802.11f
Inter-Access point roaming protocol permettant un utilisateur itinrant de

changer de point d'accs de faon transparente lors d'un dplacement, quelles que
soient les marques des points d'accs prsentes dans l'infrastructure rseau.
La norme 802.11g offre un haut dbit (54 Mbps thoriques, 30 Mbps rels) sur la
802.11g
bande de frquence des 2.4 GHz. La norme 802.11g a une compatibilit ascendante
avec la norme 802.11b, ce qui signifie que des matriels conformes la norme
802.11g peuvent fonctionner en 802.11b
Tableau 4-1: les diffrentes rvisions de la norme 802.11.
4.3 Cahier de charges :

Plusieurs personnes qui travaillent dans le domaine de la radiofrquence se sont investies pour
inventer des nouvelles techniques pour la conception du LNA, surtout dans la gamme des
frquences entre 900 MHz - 2GHz, et plus rcemment ils se dirigent vers la gamme de 5 GHz.
63
Chapitre 4
En raison de l'volution de la technologie CMOS, on peut utiliser cette technologie pour

implmenter des circuits RF et micro-ondes, c'est pour cette raison que toutes les tudes se sont
focalises sur le LNA en CMOS.
Dans le tableau 4-2, on a rcapitul les rsultats de plusieurs tudes faites sur le LNA durant la
priode datant de 1997 2005, pour divers technologies (CMOS et bipolaire) et plusieurs
frquences, afin davoir une ide sur ltat de lart dans le domaine de la conception du circuit en
question et leurs performances correspondantes.
Auteur
Ainspan et al.[33]
Carreto et al. [34]
Ray et al. [35]
Tsang et al. [36]
Yang et al. [37]
Zhao et al. [38]
Yang et al. [39]
Fouad et al. [40]
Long et al. [41]
D.J.Cassan [42]
H.-H. Hsieh,[43]
o (GHz)
6.25
1
1.9
5.8
1.9
2
2.4
1
2.4
5.7
2.4
NF(dB)
3.5
2.9
2.3
4
1.4
2.3
2.4
2.7
0.76
2
2.9
Gain (dB)
18.3
10.3
10.9
11.5
20
18.06
20
21.6
12.9
21.6
10.1
Technologie
200-mm SiGeHBT
1.2 m BiCMOS
Si BJT
Si BJT
0.35 m
0.6 m
0.25 m
0.5 m
0.18 m
0.18m
0.18m
anne
1997
1998
1999
2001
1999
2001
2001
2001
2002
2003
2005
Tableau 4-2 : Rsum des tudes rcentes sur les LNAs.

En dpit de la longue histoire de dveloppement du LNA, les travaux qui seffectuent tournent
toujours autour dun compromis englobant le facteur de bruit, le gain, la linarit, la tension
dalimentation et la consommation de puissance. Ce compromis a gnralement pour but de :
minimiser le facteur de bruit.
fournir assez de gain
amliorer la linarit du circuit.
fournir une impdance de 50 lentre et la sortie de lamplificateur.
rduire la consommation de puissance
Ceci dit que notre cahier de charges est dfini autour des objectifs rsums dans le tableau 4-3
suivant :
Procd Technologique
Frquence
Tension dalimentation
facteur de bruit
0.18m
5.2 / 2.4 GHz
1.8 V
3dB
64
Chapitre 4
Gain
15 dB
Consommation de puissance < 9 mW (5mA/1.8V)
Tableau 4-3 : Cahier de charges.
4.4 Technologie CMOS utilise :

La technologie CMOS 0.18m est un procd trs avanc qui est utilis pour lintgration des
circuits et systmes lchelle microlectronique tout en ayant des rendements trs levs. Cette
technologie est considre comme une technologie planaire et compose de plusieurs couches de
matriaux pour permettre un niveau d'interconnexion trs lev. Le standard CMOS 0.18m
s'appuie sur une chane de production de haute qualit, permettant d'atteindre de hauts niveaux
de fiabilit. Cette technologie est l'origine d'un grand nombre dapplications digitales,
analogiques, mixtes et radiofrquences.
4.5 Partie conception et simulation :

Dans cette partie, nous allons concevoir un amplificateur faible bruit selon deux mthodes
diffrentes qui sont : la mthode analytique et la mthode classique sous contrainte de la
consommation de puissance.
4.5.1 Mthode analytique :

Cette mthode se base sur les expressions et relations dj vues dans la partie thorique chapitre
3 (architectures et mthodologies de conception des LNAs) :
En effet, le dimensionnement du transistor de la mthode analytique consiste calculer la largeur
optimale et les lments intrinsques du transistor et les caractristiques lectriques qui
permettent un meilleur compromis entre les diffrents facteurs, pour aboutir un facteur de bruit
minimal et un gain maximal simultanment.
La largeur optimale du transistor Wopt
La tension de polarisation VGS : Ids
3
2LC OX R S QS
Kn W
VGS VTH
2 L
consommation en puissance Ids est fixe
La transconductance
Gm Kn
W VGS VTH
L
65
(Siemens)
2 la tension VG S , la
Chapitre 4
3
W L COX (Farad)
2
La capacit CGS CGS =
Les lments dadaptation seront calculs selon ces valeurs trouves (les lments du
transistor)
Puisque nous avons deux frquences, nous allons rcapituler les rsultats trouvs dans le
tableau 4-4:
Frquence (GHz)
Wopt (m)
VGS (V)
Gm (mS)
CGS (pF)
LG (nH)
LS (nH)
2.4
332
0.63
53
7.66
3.44
0.13
5.2
134
0.67
36
3.53
1.35
0.19
Tableau 4-4 : Les valeurs des paramtres technologiques du transistor.

Etant donn que notre choix a t dj fait sur le montage cascode dgnrescence inductive.
Nous allons procder des simulations pour chaque LNA. Notant que ces derniers vont
fonctionner sparment aux 2.4 et 5.2 GHz.
Soit le montage de lamplificateur faible bruit reprsent dans la figure 4-1 :
66
Chapitre 4
Figure 4-1 : LNA source de dgnrescence inductive (mthode analytique).

Suite au choix de cette architecture, les valeurs des composants calcules pour les deux LNAs
seront mentionnes dans le tableau 4-5 :
Frquence (GHz)
Ls (nH)
Lg (nH)
Ld (nH)
Ids/VDD (mA/V)
W1 (m)
C1 (pF)
C2 (pF)
2.4
0.13
3.44
0.89
8.07 /1.8
332
3.83
4.02
5.2
0.19
1.35
1.13
6.88 /1.8
134
0.36
0.92
Tableau 4-5 : Les valeurs des composants pour les deux circuits 2.4/5.2GHz
67
Chapitre 4
Figure4-2 : Adaptation de S11@2.4GHz.
Figure 4-3 : Adaptation de S11@5.2GHz.
Figure 4-4 : Adaptation de S22@2.4GHz
Figure 4-5 : Adaptation de S22 @5.2GHz.
Figure 4-6 : Isolation S12@2.4GHz.
68
Chapitre 4
Figure 4-8 : Gain S21 2.4GHz.
Figure 4-10 : Facteur de bruit NF@.4GHz.
Figure 4-9 : Gain S21 5.2GHz.
Figure 4-11 : Facteur de bruit NF@ 5.2GHz.
Figure 4-12 : ICP-1dB @.4GHz.
Figure 4-13 : ICP-1dB@5.2GHz.
69
Chapitre 4
Ayant appliqu une tension dalimentation de 1.8V, la polarisation des circuits LNAs
correspondants aux deux frquences a utilis les courants 8.07 et 6.88 mA pour les frquences
2.4 et 5.2GHz respectivement. Le gain en puissance et lisolation simuls la frquence
2.4GHz sont respectivement 18.489 dB et -38,76 dB, et pour la frquence 5.2GHz sont 15.96 dB
et -32.76 dB. Les pertes de rflexion lentre et la sortie sont respectivement -18.62 et
-21.45dB pour la frquence 2.4GHz. Et pour la frquence 5.2GHz sont -22.27 dB et -17.54 dB.
Le facteur de bruit est gal, respectivement, 1.81dB et 1.91 dB pour les frquences 2.4 et
5.2GHz.
Les rsultats trouvs pour les deux frquences sont rsums dans le tableau (4-6):
Frquence (GHz)
2.4
5.2
S11 (dB)
-18.62
-22.27
S22 (dB)
-21.45
-17.54
S12 (dB)
-38,76
-32.76
S21 (dB)
18.49
15.96
NF (dB)
1.81
1.91
OCP1/ICP1 (dBm)
-34.92/- 3.5
-39.58/-19.5
Pdc (mW)
14.52
12.38
Tableau 4-6 : Les performances obtenues par la mthode analytique.
Daprs les rsultats obtenus, nous remarquons que la mthode analytique offre un facteur de
bruit intressant et un gain en puissance trs important pour les deux frquences 2.4 et 5.2GHz.
Ainsi, on peut dire que la mthode analytique a bien tenu ses promesses en terme du bruit et du
gain. En revanche cette mthodologie ne peut aller au-del du cahier de charges tabli du point
de vue consommation de puissance, cest pour cette raison que nous avons pens une autre
mthode qui nous permet davoir un compromis entre consommation de puissance, facteur de
bruit et gain en puissance.
4.5.2 Mthode classique sous contrainte de la consommation de puissance :

En sinspirant de la conception RF discrte sur PCB (Printed Circuit Board), o la conception se
fait la base du choix des transistors et leurs abaques de donnes, autrement dit, nous allons
70
Chapitre 4
procder de la mme manire afin de dterminer le point de fonctionnement du transistor

rpandant la contrainte de la consommation de puissance laide des diffrents simulations par
lutilisation du logiciel ADS (DC et S-Paramaters). A travers la simulation DC (Figure 4-14), le
point de fonctionnement va permettre de trouver le dimensionnement du transistor adquat (la
largeur W) qui nous donne un courant de consommation Ids gal o infrieur 5mA (Figure 415) et une transconductance (Gm) importante qui se situe entre : 40ms 70ms tout en variant la
tension Vgs et la largeur W (Figure 4-16) .
Par la suite, nous passons la simulation S-Parametes (Figure 4-17) qui consiste faire une
simulation de paramtres de rpartition (S) de transistor pour slectionner un facteur de bruit NF
raisonnable et un gain assez suffisant (Figure 4-18, 4-19, 4-20).
V_DC
SRC1
Vdc=VDS
DC
DC
DC1
Var
Eqn
Var
Eqn
Var
Eqn
VAR
VAR3
wfing=4
nfing=64
I_Probe
IDS
VAR
global VAR2
VGS = 0 V
VAR
VAR1
VDS = 1V
V_DC
SRC3
Vdc=VGS V
TSMC_CM018RF_NMOS_RF
M1
Type=1.8V triple-well
lr=0.18 um
wr=wfing um
nr=nfing
Figure 4-14 : Simulation DC du transistor en variant sa largeur (W).

Nous prsentons ici les rsultats de la simulation DC, dont les graphes sont obtenus par le
simulateur ADS.
71
Chapitre 4
Figure 4-15 : Le courant Ids en fonction de la tension Vgs.

.
Figure 4-16 : La transconductance Gm en fonction de la tension Vgs.

Dans cette partie nous avons slectionn une largeur W qui est gale 256m. Daprs les
figures (4-14, 4-15), nous remarquons que la consommation en courant est gale 5mA, et la
72
Chapitre 4
transconductance Gm est gale 62 ms soit suprieure 40 ms, donc cest une valeur trs
intressante et elle nous permet davoir une bonne amplification et un gain en tension lev.
La figure ci-dessous reprsente le circuit de simulation des paramtres S du transistor en utilisant
le logiciel ADS.
Var
Eqn
Var
Eqn
V_DC
SRC1
Vdc=VDS
VAR
VAR1
VDS = 1 V
Var
Eqn
DC_Feed
DC_Feed1
VAR
global VAR2
VGS = 0.6 V
I_Probe
IDS
VAR
VAR3
wfing=4
nfing=64
DC_Block
DC_Block2
DC_Block
DC_Block1
Term
Term1
Num=1
Z=50 Ohm
DC_Feed
DC_Feed2
M1
lr=0.18 um
V_DC
wr=wfing um
SRC3
Vdc=VGS nr=nfing
V
Term
Term2
Num=2
Z=50 Ohm
Figure 4-17 : Simulation des paramtres S du transistor sans dgnrescence.

Les figures suivantes montrent le gain en puissance et le facteur de bruit du transistor sans
dgnrescence.
Figure 4-18 : Le facteur de bruit et le gain en puissance pour 2.4 /5.2 GHz.
73
Chapitre 4
74
Chapitre 4
Figure 4-19 : Le facteur de bruit et le gain en puissance pour la frquence 2.4 GHz.
Figure 4-20 : Le facteur de bruit et le gain en puissance pour la frquence 5.2 GHz.
Nous avons slectionn ce transistor afin quil puisse donner des bons rsultats pour les deux
frquences 2.4 et 5.2 GHz, avec une lgre diffrence. Car ce transistor il va tre implment
dans les deux prochains montages qui fonctionnent deux frquences diffrentes (2.4 GHz et
5.2 GHz).
Etant donn que notre choix a t dj fait sur le montage cascode dgnrescence inductive.
Nous allons procder des simulations pour chaque LNAs. Ces derniers fonctionnent
sparment aux 2.4 et 5.2 GHz. les valeurs de ces lments sont reprsentes de le tableau (4-7) :
75
Chapitre 4
Les figures prsentes dans cette partie sont : les coefficients de rflexions lentre du
transistor sans dgnrescence, pour les deux frquences 2.4 et 5.2GHz, avec un Vgs gale 0.6
V, plus la tension Vds gale 1V et un nombre de doigts gale 64.
Figure 4-21 : Le coefficient de rflexion lentre du transistor sans dgnrescence.

La figure ci-dessous reprsente le circuit de simulation des paramtres S du transistor avec une
inductance de dgnrescence en utilisant le logiciel ADS.
VAR
VAR1
VDS = 1 V
Var
Eqn
Var
Eqn
Var
Eqn
V_DC
SRC1
Vdc=VDS
DC_Feed
DC_Feed1
VAR
global VAR2
VGS = 0.6 V
I_Probe
IDS
VAR
VAR3
wfing=4
nfing=64
DC_Block
DC_Block2
DC_Block
DC_Block1
Term
Term1
Num=1
Z=50 Ohm
DC_Feed
DC_Feed2
M1
L
L1
V_DC lr=0.18 um
L=0.5 nH
wr=wfing
um
SRC3
R=
nr=nfing
Vdc=VGS V
Term
Term2
Num=2
Z=50 Ohm
Figure 4-22 : Simulation des paramtres S du transistor avec dgnrescence.
76
Chapitre 4
La figure prsente dans cette partie est le coefficient de rflexion lentre du transistor avec
inductance de dgnrescence, pour les deux frquences 2.4 et 5.2GHz, avec un Vgs gale 0.6
V, plus la tension Vds gale 1V et un nombre de doigts gale 64.
Figure 4-23 : Le coefficient de rflexion lentre du transistor avec adaptation.

Soit le montage de lamplificateur faible bruit avec dgnrescence inductive reprsent dans
la figure 4-23 :
77
Chapitre 4
Figure 4-24 : LNA source de dgnrescence inductive (mthode classique).

Les valeurs des composants du circuit de la figure 4-24 sont mentionnes dans le tableau 4-7 :
Frquence (GHz)
Ls (nH)
Lg (nH)
Ld (nH)
Ids/VDD (mA/V)
W1 (m)
C1 ( pF)
C2 (pF)
2.4
0.12
4.19
0.93
4.80 /1.8
256
3.75
3.93
5.2
0.28
1.03
1.09
4.63/1.8
256
0.35
0.71
Tableau 4-7 : Valeurs des lments du circuit pour chaque frquence.

Les figures suivantes, montre les rsultats de la simulation obtenue par le simulateur ADS du
LNA cascode source dgnrescence inductive pour les deux frquences 2.4 et 5.2 GHz en
fonction des paramtres S.
Figure4-25 : Adaptation de S11@2.4GHz.
Figure 4-26 : Adaptation de S11@5.2GHz
78
Chapitre 4
Figure 4-30 : Isolation S12 @5.2GHz.
Figure 4-31 : Gain S21@2.4GHz.
Figure 4-32 : Gain S21 @ 5.2GHz.
79
Chapitre 4
Figure 4-33 : Facteur de bruit NF@2.4GHz.
Figure 4-34: Facteur de bruit NF@5.2GHz.
Ces simulations ont permis donc davoir des nouveaux rsultats lis au courant de polarisation.
Ainsi, on peut noter que les courants de polarisation 4,80 et 4,63 mA qui sont respectivement
consomms travers deux LNAs pour les frquences 2.4 et 5.2GHz. Le gain en puissance et
lisolation simuls la frquence 2.4GHz sont respectivement 13.29 dB et -39,83 dB, et pour la
frquence 5.2GHz sont 18 dB et -30.16 dB. Les pertes de rflexion lentre et la sortie sont
respectivement S11=-19 dB et S22= 31dB pour la frquence 2.4GHz. Et pour la frquence
5.2GHz, elles sont -26.92 dB et -30.16 dB. Le facteur de bruit est gal 2.05 dB et 1.91 dB pour
les frquences 2.4/5.2GHz
respectivement. Les rsultats obtenus par simulations sont aussi
rsums dans le tableau 4-8.
80
Chapitre 4
frquence GHz
2.4
5.2
S11 dB
-19
-27
S22 dB
- 31
-30
S12 dB
- 40
-30
S21 dB
18
13
NF (dB
2.05
1.91
OCP1/ICP1 (dBm)
- 40.10/-2.4
- 38.37/-17.5
Pdc (mW)
8.64
8.33
Tableau 4-8 : Les performances obtenues par la mthode classique.

A titre de comparaison avec le tableau 4-3 o on a aussi report des rsultats publis rcemment
pour des LNAs raliss en technologie CMOS, on peut bien dire que les rsultats obtenus sont
trs encourageants pour ce travail.
4.5.3 Amplificateur faible bruit Bi-Bande 2.4 GHz et 5.2 GHz :

Les bandes des frquences 2.4GHz et 5.2GHz sont largement utilises dans les systmes de
communication, surtout dans le standard WLAN 802.11. Cette norme reprsente le standard le
plus utilis dans les systmes de communication modernes, et il y a un grand besoin
d'un
metteur-rcepteur capable de travailler avec ces deux frquences. Et face laugmentation de la

capacit des rcepteurs grer plusieurs standards, lamplificateur faible bruit doit tre
compatible avec ces nouvelles normes. Cest pour cette raison on a pens concevoir un
amplificateur faible bruit Bibande.
4.5.3.1 Principe de fonctionnement :

Lamplificateur faible bruit Bibande est un amplificateur qui fonctionne en deux frquences, il
est caractris par un rseau dentre et sortie qui change de valeur pour chaque frquence
(2.4/5.2GHz).
4.5.3.2 A) Rseau dentre :

Nous avons remplac linductance Lg du montage prcdent par un rseau constitu dune
inductance en parallle avec une capacit plus une autre inductance en srie. De plus, on a
limin linductance de dgnrescence Ls. Pour chaque frquence donne, lensemble parallle
81
Chapitre 4
de linductance et la capacit va changer de comportement et donne une impdance quivalente.

Cette impdance nest quune inductance quivalente Leq avec une nouvelle valeur qui arrive
adapter lentre de transistor.
Figure 4-37 Rseau dentre de lamplificateur faible bruit Bi-bande.

Limpdance dentre dans ce cas est gale :
ZIN = Rin M + j ( LEQ+ L2 -
1
C GS
Telle que :
L1
LEQ =
1
0
avec : 02 =
1
L1C1
0 >>>
la rsonance, la partie imaginaire est nulle : LEQ+ L2 -
1
C GS
= 0 et la partie relle :
rsistance interne de transistor plus les rsistances parasites des inductances : Ri n
+ Rparasite
doivent tre gale 50 . Pour avoir ladaptation aux frquences dsires 2.4 et 5.2 GHz, la
somme des deux inductances doit tre gale :
LEQ+ L2 = Lg1 (Lg1 : reprsente linductance de grille du montage cascode @2.4 GHz)
LEQ+ L2 = Lg2 (Lg2 : reprsente linductance de grille du montage cascode @5.2 GHz)
82
Chapitre 4
Note : on a limin linductance LS pour rduire le bruit lentre de lamplificateur, mais on

aura une mauvaise adaptation lentre car cest linductance Ls qui gnre le 50 lentre de
lamplificateur.
4.5.3.3 B) Rseau de sortie :

Pour le rseau de sortie nous remplaons linductance L D par un rseau constitu dune
inductance en srie avec une capacit, le tout en parallle avec une autre inductance. Pour une
frquence donne soit 2.4 et 5.2GHz, la capacit en srie avec linductance sont choisies telles
quelles changent de comportement et de valeur pour les deux frquences, pour avoir une
impdance quivalente qui est gale aux inductances LD des montages prcdents (LNA
2.4/5.2GHz). Ainsi, on peut obtenir une adaptation aux frquences voulues.
Soit le rseau de sortie reprsenter dans la figure 4-38 :
Figure 4-38 Rseau de sortie de lamplificateur Bibande.
ZEQ = j L1 // ( j L2 +
1
), telle que le rseau change de valeur pour les deux frquences
jC
5.2 et 2.4 GHz :
83
Chapitre 4
j 1 L 2 +
1
j1C
= j1 L 3 pour la frquence 2.4 GHz ZEQ = j L1 // j1 L 3 = j LD1
( LD1 : linductance du rseau de sortie de lamplificateur cascode 5.2 GHz )

1
j 2 L2 + j C = j1 L 4
2
pour la frquence 5. 2 GHz ZEQ = j L1 //j1 L 4= j LD2
( LD2 : linductance du rseau de sortie de lamplificateur cascode 2.4 GHz )

Soit le montage dun amplificateur faible bruit Bi-bande (Figure 4-39) :
Figure 4-39 : Amplificateur faible bruit Bibande @ 2.4/5.2 GHz

Les grandeurs des composants utiliss sont donnes dans le tableau suivant :
Composant
L1 (nH)
L2 (nH)
L3 (nH)
L4 (nH)
C1 (pF)
C2 (pF)
C3 (pF)
valeurs
1.4
1.92
0.93
1.42
0.67
0.61
1.65
84
Chapitre 4
C4 (pF)
W (m)
Ids (mA)
1.38
256
5
Tableau 4-9 : Valeurs des lments du circuit Bibande.

La figure suivante, montre les rsultats de la simulation obtenue par le simulateur ADS de
lamplificateur Bibande dans les deux frquences 2.4GHz et 5.2GHz en fonction des paramtres
(S) :
Figure 4-40 : Adaptation S11@ 2.4/5.2GHz
Figure 4-42 : Gain S21@2.4/5.2GHz.
Figure 4-41 : Adaptation S22@ 2.4/5.2GHz
Figure 4-43 : Isolation S12@ 2.4/5.2GHz.
85
Chapitre 4
Figure 4-44 : ICP-1dB @2.4GHz
Figure 4-45 :Le ICP -1dB @ 5.2GHz.
Figure 4-46 : Facteur de bruit NF@ 2.4/5.2GHz

Les rsultats du montage Bibande sont montrs dans la tableau ci-dessous.
Frquence (GHz)
2.4
5.2
S11 (dB)
-10.37
-13.03
S22 (dB)
-17.65
-29.18
S12 (dB)
-40.66
-34.571
S21 (dB)
17.91
13.63
86
Chapitre 4
NF (dB)
2.74
2.87
OCP1/ICP1 (dBm)
0.32 /-16.3
1.59 /-11
Pdc (mW)
Tableau 4-10 : Rsultats obtenus pour le montage Bibande

Dans cette partie, nous avons dcrit la conception d'un amplificateur faible bruit Bibande en
technologie CMOS
0,18 m sous la tension d'alimentation de 1.8V et fonctionnant deux
frquences 2,4 GHz et 5.2GHz. Les performances obtenues sont moins performantes que les
rsultats acquis dans le cas dun amplificateur Unibande, car nous remarquons que la
consommation a lgrement augment (le courant de polarisation : 5 mA), et puisque nous avons
limin linductance LS , les pertes de rflexion lentre dans les deux frquences 5.2GHz et 2.4
GHz ont augment - 10 ,37 dB et 13, 03 dB. De plus, il y a une dgradation de facteur de
bruit dans les deux frquences 2.74 dB et 2.87 dB vu le nombre des inductances lentre de
lamplificateur.
4.5.4 Rcapitulation des rsultats :

Le tableau suivant rcapitule tous les rsultats trouvs auparavant pour les diffrentes
simulations :
Mthode analytique
Mthode classique
Bibande
(Unibande)
( Unibande)
Frquence (GHz) 2.4
5.2
2.4
5.2
2.4
S11 dB
-18.62
-22.27
-20
-27
-10.37
S22 dB
-21.45
-17.54
- 31
-30
-17.65
S12 dB
-38,76
-32.76
- 40
-30
-40.66
S21 dB
18.49
15.96
18
13
17.91
NF dB
1.81
1.91
2.05
1.91
2.74
OCP1/ICP1dBm
-35 /- 3.5 -40/-19.5
-40/-2.4 -38/-17.5 0.32/-16.3
Pdc (mW)
14.52
12.38
8.64
8.33
9
Tableau 4-11 : Rsultats obtenus pour les diffrents montages
5.2
-13.03
-29.18
-34.571
13.63
2.87
1.59 /-11
9
4.6 Conclusion :
Nous avons prsent ici deux amplificateurs faible bruit bass sur deux techniques diffrentes
(bi bande et source de dgnrescence inductive). Parfaitement adapts aux contraintes de faible
consommation, ceux-ci offrent des caractristiques remarquables au regard de leur gain en
puissance dpassant les 10 dB de gain. Pendant la conception du premier circuit cascode
dgnrescence inductive, nous avons opt pour deux mthodes diffrentes, et nous avons choisi
87
Chapitre 4
la mthode classique sous contrainte de la consommation en puissance vu ses avantages et son

efficacit. Concernant le deuxime circuit, il reprsente une architecture unique en matire de
conception et particulirement adapt la technologie CMOS. Capable de couvrir plusieurs
standards la fois comme le 802.11a, 802.11b et 802.11g, il fonctionne sous trs basse
consommation tout en fournissant un gain suprieur 10 dB pour un facteur de bruit infrieur
3dB, proche des meilleurs rsultats rencontrs dans la littrature actuelle.
88
Conclusion
Le travail prsent dans ce mmoire de projet de fin dtudes entre dans le cadre de la
conception dun circuit intgr radiofrquence, en loccurrence, lamplificateur faible bruit
(LNA) qui est gnralement plac lentre des chanes de rception radiofrquences. Cet LNA
a t conu en technologie CMOS 0.18um et ddi aux applications de communication sans fils
respectant le standard WLAN de la norme IEEE 802.11 (802.11a, 802.11b/g).
En effet, le travail effectu concernait des LNAs bass sur diffrentes mthodologies de
conception. Pour les LNAs unibandes, nous avons adopt la topologie cascode dgnrescence
inductive qui est larchitecture la plus rpandue tout en changeant lapproche de
dimensionnement entre lanalytique et le classique en vue damliorer les performances exiges
par le cahier de charges. Notant quen dehors de la contrainte de consommation de puissance, la
simulation a montr une adquation entre les rsultats escompts et les rsultats obtenus en terme
de gain et de facteur de bruit. Pour le LNA Bibande, il a t remarqu que les rsultats de
simulation restent satisfaisants malgr lapparition dune lgre augmentation du facteur de bruit
qui est du essentiellement aux nombres dinductances utilises.
Dans lensemble, on peut dire que ce travail a permis darriver des rsultats acceptables
vis--vis de ceux trouvs dans la littrature. Par ailleurs, ce projet nous a aid se familiariser
avec le monde de la conception des circuits intgrs radiofrquences qui reste trs prometteur.
89
Bibliographie
[1]
BAUDOIG G.,VILLEGAS M. et al .radiocommunications numriques ,tome 1et 2. Ed.
dunod, p.623 et p.446 , 2002.

[2]
AISSI M. conception de circuits WLAN 5 GHZ rsonateurs BAW -FBAR intgrs :
oscillateurs et amplificateurs filtrants .thse en microlectronique, Universit Paul Sabatier de

Toulouse , 2006.
[3]
MIKKELSEN J. H. et al. Feasibility study of DC offset filtering for UTRA-
FDD/WCDMA direct-conversion receiver.In proceeding 17th NORCHIP conference,1999.

[4]
SAMPEI S., FEHER K. Adaptative dc-offset compensation algorithm for burst mode
operated direct conversion receivers.In proceeding VTC Spring 1992 -The IEEE semi-annual
vehicular Technology Conference,Mai 1992.
[5] LINDQUIST B.,ISBERG M.,DENT P.W . A new approach to eliminate the DC offset
a TDMA direct conversion receiver . In proceedings VTC spring 1993 - The IEEE
in
semiannual
vehicular Technology Conference,Mai 1993.

[6]
HULL CD., LEONG J. A direct - conversion receiver for 900 Mhz ( ISM band ) spread-
spectrum Digital Cordless Telephone . IEEE journal of Solid State Circuits,

Vol.31,No.12,pp.1955-1963,Dcembre1996.
[7]
RAZAVI B.RF Microelectronics.Prentice Hall, 1998.
[8]
A. Springer, L. Maurer, and R. Weigel, RF system concept for highly integrated
RFICs for W-CDMA mobile radio terminals, IEEE MTT, vol. 50, no. 1, pp. 254-267, January
2002.
[9] Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY)
Specifications High-Speed Physical Layer in the 5 GHz Band, ANSI/IEEE Standard 802.11a,
1999.
[11] C. Wann et al., "High-performance 0.07 m CMOS with 9.5 ps gate delay and 150 GHz fT",
IEEE Electron Device Letters, vol. 18, pp. 625- 627, Dec. 1997.
[12] Razavi - Design of Analog CMOS Integrated Circuits 2001 .
[13]
J. A. Dobrowolski, Monolityczne mikrofalowe uklady scalone. Warszawa:
Wydawnictwa Naukowo Techniczne, 1999.

[14]
A. Abidi. High frequency Noise Measurements on FETs with Small Dimensions,
IEEE Transactions on Electronic Devices, Vol. 33 pp. 1801-1805, November 1986
90
[15] A. Van Der Ziel. Noise in Solid-State Devices and Circuits. New York: Wiley, 1986
[16]
T. Lee. The Design of CMOS Radio-Frequency Integrated Circuits. Cambridge
University Press, Cambridge, UK, 1998

[17] Y. Tsividis. Operation and Modeling of the MOS transistor. McGraw-Hill, Boston,1998
[18]
P. R. Gray, R.G. Meyer, P. J. Hurst and S. H. Lewis, Analysis and Design of Analog
Integrated Circuits, Fourth Edition, Wiley, New York, 2001.

[19]
M. Aissi, E. Tournier et R. Plana, Fonctions RF en intgration above IC, 14mes
Journes Nationales Microondes, Mai 2005.

[20]
D. Cushman, K. F. Lau, E. M. Garber, K. A. Mai, A. K. Oki, and K. W. Kobayashi,
SBAR filter monolithically integrated with HBT amplifier, IEEE Ultarasonics

Symposium, pp. 519-524, 1990.
[21]
G. G. Fattinger, J. Kaitila, R. Aigner, and W. Nessler, Thin film bulk acoustic wave
devices for applications at 5.2 GHz, Ultarsonics Symposium, pp. 174-177, 2003.
[23]
R. L. Bunch, D. L. Sanderson, and S. Raman, Quality factor and inductance in
differential IC implementations, IEEE Microwave Magazine, pp. 82-91, June 2002.

[24]
M. Danesh, J. R. Long, A. Hadaway, and D. L. Harame, Q-factor enhancement
technique for MMIC inductors, IEEE RFIC, pp. 217-220, 1998.

[25]
R Benton et al., GaAs MMICs for an integrated GPS front-end, in GaAs IC symp.
Dig. The. papers, pp. 123-126, 1992

[26]
M.Tiebout and E.Paparisto, LNA design for a fully integrated CMOS Single Chip
UMTS transceiver, IEEE European Solid State Circuits Conference (ESSCIRC2002),

Florence, Italia, Sept.2002, pp. 825-828
[27] A.Rofouragan, Y-C.Chang, M.Rofougaran, S.Khorram, A.A.Abidi, A 1 GHz
RF front-end IC for a direct conversion wirless receiver, IEEE Journal of Solid
CMOS
State
Circuit, vol. 31, pp. 880-889, 1996

[28]
N.H.Sheng, W.J.Wang, N.L.Pierson, R.L.Asbeck, P.M.Edwards, A 30 GHz bandwith
AlGaAs-GaAs HBT direct coupled feedback amplifier, IEEE Microwave Guided Wave
Letters, vol. 4, pp. 373-375, 1994
[29]
F.Tillman and H.Sjland, 1 Volt CMOS Bluetooth Front-End, IEEE European Solid
State Circuits Conference (ESSCIRC2002), Florence, Italia, Sept.2002, pp. 795-798.

[30] Derek K. Shaeffer and Thomas H. LEE, A 1.5V, 1.5GHz CMOS Low Noise Amplifier,
IEEE Journal of Solid State Circuits, vol 32, n5, pp. 745-759, 1997
91
[31] P.Leroux, J.Janssens and M.Steyaert, A 0.8 dB NF ESD-protected 9 mW CMOS LNA,

IEEE International Solid State Circuits and Conference (ISSCC2001), San Francisco, USA, pp.
410-411
[32] J.Y.C Chang, A.A.Abidi, M. Gaitan Large suspended inductors on silicon and their use
in a 2 m CMOS RF Amplifier, IEEE Electron Device Letters, vol. 14, pp. 246-248, Mai 1993 .
[33] H. Ainspan, M. Soyuer et al., A 6.25-GHz Low DC Power Low-Noise Amplifier in
SiGe, IEEE Custom Integrated Circuits Conference, pp. 177-180, May 1997.
[34] M. F. Carreto-Castro, J. Silva-Martinez, RF Low noise Amplifiers, IEEE International
Symposium on Circuits and System, pp. 81-83, Vol. 2, 31 May 3 June 1998.
[35] B. Ray, R. D. Beards et al., A Highly Linear Bipolar 1V Folded Cascode 1.9 GHz Low
Noise Amplifier, Bipolar/BiCMOS Circuits and Technology Meeting, pp. 157-160, September
1999.
[36]
T. Tsang, M. El-Gamal, A Fully Integrated 1 V 5.8 GHz Bipolar LNA, IEEE
International Symposium on Circuits and System, pp. 842-845, Vol. 4, May 2001.
[37]
S. Yang, R. Mason et al., 6.5 mW CMOS Low Noise Amplifier at 1.9 GHz, IEEE
International Symposium on Circuits and System, pp. 85-88, Vol. 2, July 1999.
[38] H. Zhao, J. Ren et al., A 3.3-V, 2-GHz CMOS Low Noise Amplifier, 4 th International
Conference on ASIC, pp. 818-820, October 2001.
[39] X. Yang, T. Wu et al., Design of LNA at 2.4 GHz Using 0.25 m Technology, Topical
Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp. 12-17, September 2001.
[40] H. Fouad, K. Sharaf et al., An RF CMOS Cascode LNA with Current Reuse and
Inductive Source Degeneration, 44th IEEE Midwest Symposium on Circuits and Systems, pp.
824-828, Vol. 2, August 2001.
[41] J. Long, R. Weber et al., A 2.4 GHz Sub-1dB CMOS Low Noise Amplifier with On-Chip
Interstage Inductor and Parallel Intrinsic Capacitor, IEEE Radio and Wireless Conference, pp.
165-168, 2002.
[42] D.J. Cassan, J.R. Long, A 1-v transformer-feedback low-noise amplifier for 5-GHz
wireless LAN in CMOS, IEEE J. Solid-State Circuit 38 (3) (2003) 427435.
[43] L.-H. Lu, H.-H. Hsieh, Y.-S. Wang, A compact 2.4/5.2-GHz CMOS dual-band low-noise
amplifier, in: IEEE Microwave and WirelessComponents Letters, vol. 15, 10, 2005, pp. 685
687.
92
Annexe 1
Calcul de limpdance de charge ZL permettant de transfrer un maximum de puissance
depuis la source S :
Soit P la puissance consomme par la charge ZL :

note R : reprsente la partie rel
P = R ( VL . I * )
ZL
VS
P = R ( Z L ZS
Z L ZS * )
P=R(
2
ZL
V
S
Z L ZS 2 )
P=
1
2 R(Z L)VS
Z L ZS
P=
1 aL VS 2
2
ZL ZS
P=
avec ZL = aL + i bL
2
aL
2 VS
aL aS bL bS
2
Il faut calculer la drive de cette fonction deux variables pour en trouver le maximum :
93
aL aS 2 2 aL aS aL
P=
aL aS bL bS
aL
2 2
b
L
2
aL aS 2 bL bS 2
2 bL bS aL
L'annulation de cette drive peut se faire indpendamment suivant les deux variables
puisquelles sont indpendantes :
-
par rapport aL :
aL aS 2 2 aL aS aL
a
L
= 0 aL aS 2aL = 0
2
2 2
aL aS bL bS
par rapport bL :
2 bL bS aL
b
L
= 0 2 bL bS aL = 0 bL = - bS
2
2 2
aL aS bL bS
il vient que :
ZL = aS - i bS
ZS = aS + i bS
ZL = ZS*
94
aL = aS
Annexe 2
I/Introduction :
Le calcul de la figure de bruit minimale se lie et se heurte au calcul de la fonction de transfert
De puissance. En effet, les sens de variation de ces caractristiques tant antagonistes.
Loptimisation simultane ne peut normalement pas tre ralise. En pratique on va faire
concider les adaptations pour une frquence donne (avec quelques compromis) afin de
satisfaire les deux domaines figure de bruit minimal (NFmin) et gain maximal (Gmax).
II/Gain en tension :
Dans un premier temps nous allons tudier ladaptation dimpdance dentre qui va nous
permettre doptimiser le gain en tension.
Figure 1 : impdance d'entre du MOS

Pour une transmission optimale de puissance il faut : Zin * = ZS Zin = 50 .
Le problme est que l'impdance d'entre du transistor MOS est un imaginaire pur comme le
montre la figure 1. Il est donc difficile de l'adapter une impdance relle de 50. Toutefois, il est
possible de contourner ce problme en utilisant une "dgnrescence inductive". Cette technique
est prsente dans la figure 2.
95
Figure 2 : dgnrescence inductive de source
Zin = j ( Lg + LS ) +
gm
1
jLS Zin = j ( LG - 1 ) + T
+
jC gs
Cgs
jC gs
(1)
Avec Lg + LS Lg car Lg LS
A la frquence de fonctionnement 0 : Zin = 50
( Lg -
1 ) = 0 Lg = 1
2Cgs
Cgs
LS.T = 50
LS =
50Cgs
gm
(2)
(3)
L'inductance de grille Lg annule la capacit d'entre Cgs la frquence de fonctionnement 0.

Grce l'effet transistor Ls prsente une impdance relle en entre qui permet d'adapter le
Transistor 50.
III/ Approche gnrale de la figure de bruit :

Tous les calculs de figure de bruit viennent du transistor et de ses dimensions W et L. Reprenons
ltude la base avec l'approche classique du bruit :
96
Figure 3 : gnrateurs de bruit sur un systme deux ports .

La figure 3 prsente un quadriple sans bruit noiseless en entre duquel tout le bruit de ce
dernier est ramen et modlis par un gnrateur de tension en et un gnrateur de courant in
de bruits quivalents . Ainsi le facteur de bruit peut scrire de la manire suivante :
i 2 in YS en
F= S
iS2
(4)
en et in sont les gnrateurs de bruit quivalent incorporant toutes les sources de bruit du
transistor MOS. Pour tre cohrent, il faut dfinir i n comme la somme de deux courants, i c
corrls en et iu non corrl (indpendant) en :
in = ic + iu
Comme ic et en sont totalement corrls on peut crire : ic = YC en donc :
F = 1+
2
2
Gu Yu YS2 Rn
= 1+ Gu Gc Gs Bc Bs Rn
GS
GS
(5)
Toutes les admittances ont t dcomposes en une inductance G et une susceptance B avec:
97
Rn =
en2
4kT f
Gu =
iu2
4kT f
GS =
is2
4kT f
Si l'on drive F on obtient son minimum pour les valeurs Bs et Gs suivantes :

BS = - Bc = Bopt
GS =
Gu GC 2
Rn
= Gopt
(7)
Fmin = 1+ 2 Rn Gopt GC =
Gu G 2 GC
Rn C
1+ 2 Rn
F= Fm i n +
Rn GS Gopt 2 BS Bopt 2
GS
(8)
Ainsi l'on dfinit les paramtres de l'admittance de source qui dfinissent des cercles centrs
sur (Gopt ; Bopt) dans l'abaque de Smith.
IV/Les paramtres du transistor MOS :

Il y a deux sources principales de bruit dans le transistor MOS :
- Le bruit thermique du courant de drain :
ind2= 4kTgd0f
avec gd0 ( gm) la conductance gds0 Vds = 0 et = 1 en linaire et 2/3 en saturation
- le bruit du courant de grille :
98
ing2 = 4kTggf
2Cgs
Avec gg =
5g ds
et = 2
Ces deux courants ont un coefficient de corrlation C = j 0,395.

En ngligeant l'effet Miller qui "dope" la valeur de Cgd, on va pouvoir calculer les lments qui
composent les gnrateurs d'entre du transistor MOS. En court-circuitant l'entre dans un
premier temps, seul le gnrateur en est prsent l'entre et responsable du courant de bruit de
drain :
2
en =
ind
2
gm
2
4kTg d0f
g d0
en
R
=
=
n
2
2
4kT f
gm
gm
(9)
On remarque que le gnrateur de bruit de tension quivalent est normalement corrl avec le
courant de drain. Cependant, si lon ouvre le circuit en entre, un courant de bruit de drain
subsiste, donc il existe un gnrateur de courant de bruit en entre associe :
2
4kTgd0f jCgs
ind jCgs
in =
=
= en2 ( jCgs )2
2
2
gm
gm
2
(10)
On se rend compte que l'admittance est purement capacitive, donc en quadrature avance avec le
courant de drain mais compltement corrle. On peut donc dire que le courant de bruit d'entre
est la somme du courant prcdent ainsi que du courant de grille induit corrl avec celui de
drain donc avec en :
YC = jCgs +
ingc = jC +
gs
en
YC = jCgs + gm c
Cgs
2
5gd0
gm i
ind
ngs
= jCgs +
99
= jCgs +
ingc gm
ind
gm
c Cgs
5
g d0
Y C = j Cg
+ jCg
gm
c
g d0
5 = jC ( 1 + c 5 )
g s
(11)
On remarque que YC est purement imaginaire donc
BC = Y C
GC = 0
C'est en prsentant une impdance complexe proportionnelle Cgs que l'on comprend qu'il est
difficile d'adapter le MOS la fois en puissance (impdance relle) et en figure de bruit
(impdance imaginaire).
Il reste calculer Gu, admittance associe au gnrateur de courant de bruit de grille :
ing2 = ( ingc +ingu )2 = 4KTfggc2 + 4KTfgg (1- c2 )
Gu =
2
ingu = 2Cgs 1 c
4kT f
5g d0
(12)
Voici dans le tableau suivant rassemble les paramtres de bruit relatifs au transistor MOS:
Tableau1: paramtres de bruit relatifs au transistor MOS
100
Il vient alors que les impdances optimales calcules pour atteindre la figure de bruit minimale
s'expriment comme suit :
Bopt = - Bc = - Cgs ( 1+ c
1 c 2
Gopt = Cgs
(13)
(14)
On remarque alors deux choses importantes :

- la susceptance Bopt est assimilable une inductance en terme d'imaginaire pur mais varie en
frquence comme une capacit, par consquent, son adaptation ne peut se faire qu' une
frquence donne.
- de mme, l'admittance optimale varie en frquence comme une capacit ce qui renforce
l'unicit de l'adaptation en frquence.
Grce ces constats il devient vident que le LNA ralis en technologie CMOS est orient
Bande troite (narrowband) et non passe bande (non pass band).
En se plaant alors dans les conditions optimales d'adaptation au bruit, la figure de bruit
minimale s'crit :
Fm
i n
= 1+ 2 Rn Gopt GC 1 +
2 1 c 2
5T
gm
avec T = Cgs
(15)
Avec :
c j0,395
=2 ( = 1 en fonctionnement linaire , 2 / 3 en satur )

S'il n'y avait pas de courant de drain alors Gu=0 et Gc=0 alors la figure de bruit minimal 0dB
Si le bruit de courant de grille tait totalement corrl au bruit du courant de drain alors c=1 et
Fm i n 0dB. Par consquent, on peut conclure cette approche "classique" en disant que le
minimum de la figure de bruit d'un transistor MOS n'est pas nul (en dB) cause de la non
corrlation qu'il existe entre le bruit du courant de grille induit et le bruit du courant de drain.
On peut dresser un rapide tableau des figures de bruit atteignables :
Tableau2 : rsultats thoriques.

101
Rsum : Ce mmoire intitul contribution la conception dun amplificateur faible bruit

pour les applications WLAN 802.11 sest droul la division microlectronique et
nanotechnologie au sein du Centre de Dveloppement des Techniques Avancs (CDTA). Il a
permis dans un premier temps de mettre en avant les contraintes de conception induites par le
march de masse des objets sans fils qui sont le faible cot, la faible consommation, la haute
performance et lutilisation de la technologie CMOS. Ainsi, sappuyant au pralable sur une
tude thorique et analytique, nous avons effectu des travaux de conception et de simulation
autour dun amplificateur faible bruit ddi aux chaines de rception radiofrquences. Par
ailleurs, le choix de certaines architectures pour la conception de ce bloc a permis de valider son
adquation avec les spcifications requises par le standard WLAN 802.11
102

A 74 B 9 BB

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

A 74 B 9 BB

Încărcat de

Drepturi de autor:

Formate disponibile

Rpublique Algrienne Dmocratique et Populaire

Ministre de lEnseignement Suprieur et de La Recherche Scientifique

Mmoire de fin dtudes

Contribution la Conception dun

BOUCHIREB Mohamed Lamine

Toute notre gratitude, grce et remerciement au bon Dieu qui nous a

Nous remercions galement les membres de jury pour l'honneur qu'ils

A mes chers frres.

A toutes les personnes qui ont toujours t prsentes pour me

BOUCHIREB Mohamed Lamine

Avant de terminer la prsente uvre, je tiens ddier celle-ci :

3.3.3 Adaptation en sortie...................................................................................................................................56

Figure A : les rseaux locaux sans fils (WLAN 802.11).

Gnralits sur les blocs radiofrquences

Gnralits sur les blocs radiofrquences

1.2 Les systmes radiofrquences :

Figure 1-1 : Systme de radiocommunication.

Gnralits sur les blocs radiofrquences

1.2.1 Architectures des Rcepteurs :

1.2.1.1 Architecture Htrodyne :

Figure 1-2 : Architecture dun rcepteur superhtrodyne.

1.2.1.2 Architecture Homodyne :

Gnralits sur les blocs radiofrquences

Figure 1-3 : architecture dun rcepteur homo dyne.

1.2.1.3 Rcepteur faible frquence intermdiaire:

Gnralits sur les blocs radiofrquences

1.2.2 Performances des Rcepteurs :

Gnralits sur les blocs radiofrquences

Figure 1-6 : Profil de blocage du standard WLAN 802.11a.

Gnralits sur les blocs radiofrquences

1.3 Blocs RF et leurs caractristiques associes :

Le mlangeur ralise un dcalage en frquence du signal entrant (f RF) en ladditionnant

1.3.1 Gain et adaptation dimpdance :

Gnralits sur les blocs radiofrquences

Figure 1-7 : Adaptation dimpdance.

O I* est le complexe conjugu du courant I.

Figure 1-8 : Adaptation dimpdance dun bloc dans une chane.

Gnralits sur les blocs radiofrquences

comme puissance maximale que dlivre la source, et P

puissance maximale en sortie, le gain en Puissance se dfinit comme suit :

Avec rms = root mean square = valeur efficace

Gnralits sur les blocs radiofrquences

Figure 1-9 : Formule de friis.

Gnralits sur les blocs radiofrquences

Gtot = G1 G 2 G 3 (gain totale)

Fn et Gn sont respectivement le facteur de bruit et le gain disponible du n-ime bloc. La formule

Gnralits sur les blocs radiofrquences

Gnralits sur les blocs radiofrquences

Figure 1-10 : Point de compression 1 dB ou ICP1.

Gnralits sur les blocs radiofrquences

1.4 Limportance de lamplificateur faible bruit dans un rcepteur :

2.2 Evolution de la technologie CMOS :

Figure 2-1 : structure dun transistor MOSFET.

2.3.2 Mode de fonctionnement du MOSFET :

2.3.3 Rponse en frquence du MOSFET :

Figure 2-2 : Les capacits de transistor MOSFET en haute frquence

2.3.3.1 Rponse dun montage source commune :

Figure 2-3 : Montage source commune en haute frquence.

Figure 2-4 : Schma quivalent du montage source commue.

On note aussi que le dnominateur prsente ici deux ples.

Figure 2-5 : Calcul de limpdance dentre du montage source commune.

Pour dterminer limpdance de sortie de ce montage, on utilise la figure 2-6 do on obtient

Figure 2-6 : Calcul de limpdance de sortie du montage source commune.