1

Comportamiento de las Funciones Bolanas

Bsicas (Abril 2012)
A. Astudillo, D. Gutirrez, y J. Porras.

Abstract The logic gates are essential to the development of

digital designs in the electronic engineering. These gates are
Boolean operators that show results from the operation between
the input bits, depending on each gate function. Some of these
gates are: AND, OR, NAND, NOR, NOT, XOR, XNOR.
Palabras clave: Compuerta lgica, entrada, salida, tiempo de
retardo, voltaje, funcin bolana, simulacin.

TABLA 1
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES. [1]

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

6.984 ns

8ns

1. INTRODUCTION

n the study of digital systems , is very important to know

how usable are the logical gates to make any digital design,
and is even more important to know how do they work. Is
essential to engineers to learn the way how do they can put
together these elements to obtain an output signal that adjust
to their needs. Thats the principal reason about developing
this practice. This practice introduce us to basic digital design
using gates (AND, OR, NOT, NAND, NOR). To make this
practice is necessary that we use EDA software that provides
the tools to make possible our design. This practice prepares
us to future programing on FPGA that use all this digital
elements.

Fig.1. Compuerta AND de 4 entradas

Fig.2. Resultado de simulacin

2. RESULTADOS Y ANLISIS
Para todo el anlisis se usa el PDL EP3C5F256C6 de la
familia Cyclone III.
2.1. Compuerta AND de 4 entradas.
Se usa un periodo para la primera entrada de 20ns, para la
segunda de 85ns, para la tercera de 60ns, y la cuarta de 30ns.
Se muestra la compuerta en la figura 1 y la simulacin en la
figura 2. La tabla de verdad es la tabla 14.
Total Fan-out: 15.
rea utilizada: <1%
Pines usados: 5.

Fig.3. Resultados de anlisis de potencia.

2.2. Compuerta OR de 4 entradas.

Se usa un periodo para la primera entrada de 20ns, para la
segunda de 85ns, para la tercera de 60ns, y la cuarta de 30ns.
Se muestra la compuerta en la fig.4 y la simulacin en la fig.5.
La tabla de verdad es la tabla 14.
Total Fan-out: 15.
rea utilizada: <1%
Pines usados: 5.

2
TABLA 2
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES [2]

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

6.984 ns

8ns

Fig.7. Compuerta NAND de 4 entradas

Fig.8. Resultado de simulacin.

Fig.4. Compuerta OR de 4 entradas

Fig.9. Resultados de anlisis de potencia.

2.4. Compuerta NOR de 4 entradas.

Fig.5. Resultado de simulacin.

Fig.6. Resultados de anlisis de potencia.

TABLA 4
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES [4]

2.3. Compuerta NAND de 4 entradas.

Se usa un periodo para la primera entrada de 20ns, para la
segunda de 85ns, para la tercera de 60ns, y la cuarta de 30ns.
Se muestra la compuerta en la fig.7 y la simulacin en la fig.8.
La tabla de verdad es la tabla 14.
Total Fan-out: 15.
rea utilizada: <1%
Pines usados: 5.
TABLA 3
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES [3]

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)

Tiempo de
retardo

Se usa un periodo para la primera entrada de 90ns, para la

segunda de 10ns, para la tercera de 55ns, y la cuarta de 25ns.
Se muestra la compuerta en la fig.10 y la simulacin en la
fig.11. La tabla de verdad es la tabla 14.
Total Fan-out: 15.
rea utilizada: <1%
Pines usados: 5

Practica

Fabricante

0V

0,8V

2,5V

2V

6,984ns

8ns

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

6,984ns

8ns

Fig.10. Compuerta NOR de 4 entradas

Fig.11. Resultado de simulacin.

3
2.6. Compuerta XNOR de 4 entradas.

Fig.12. Resultados de anlisis de potencia.

2.5. Compuerta XOR de 4 entradas.

Se usa un periodo para la primera entrada de 20ns, para la
segunda de 85ns, para la tercera de 60ns, y la cuarta de 30ns.
Se muestra la compuerta en la fig.13 y la simulacin en la
fig.14. La tabla de verdad es la tabla 14.
Total Fan-out: 15.
rea utilizada: <1%
Pines usados: 5.
TABLA 5
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

6.984 ns

8ns

Se usa un periodo para la primera entrada de 20ns, para la

segunda de 85ns, para la tercera de 60ns, y la cuarta de 30ns.
Se muestra la compuerta en la fig.16 y la simulacin en la
fig.17. La tabla de verdad es la tabla 14.
Total Fan-out: 15.
rea utilizada: <1%
Pines usados: 5.
TABLA 6
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

6.984 ns

8ns

Fig.16. Compuerta XNOR de 4 entradas

Fig.13. Compuerta XOR de 4 entradas

Fig.17. Resultado de simulacin.

Fig.14. Resultado de simulacin.

Fig.18. Resultados de anlisis de potencia.

A continuacin se hace el anlisis con compuertas de cinco y

seis entradas.

Fig.15. Resultados de anlisis de potencia.

2.7 Compuerta AND de 6 entradas.

Se usa un periodo para la primera onda de 150ns, para la
segunda onda de 125ns, para la tercera onda de 100ns, para la
cuarta de 75ns, para la quinta de 50ns y para la sexta de 25ns.

4
Se muestra la compuerta en la fig.19, y la simulacin en la
fig.20. La tabla de verdad se muestra en la tabla 15 y 16.
Total fan-out: 20.
rea utilizada: <1%
Pines usados: 7.
TABLA 7
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

7,631ns

8ns

In1

INPUT
VCC

In2

INPUT
VCC

In3

INPUT
VCC

In4

INPUT
VCC

In5

INPUT
VCC

In6

INPUT
VCC

OR6

OUTPUT

Out

inst

Fig.22. Compuerta OR de 6 entradas

Fig.23. Resultado de simulacin

In1

INPUT
VCC

In2

INPUT
VCC

In3

INPUT
VCC

In4

INPUT
VCC

In5

INPUT
VCC

In6

INPUT
VCC

AND6

OUTPUT

Out

inst

Fig.24. Resultados de anlisis de potencia.

Fig.19. Compuerta AND de 6 entradas

2.9 Compuerta NAND de 6 entradas.

Se usa un periodo para la primera onda de 150ns, para la
segunda onda de 125ns, para la tercera onda de 100ns, para la
cuarta de 75ns, para la quinta de 50ns y para la sexta de 25ns.
Se muestra la compuerta en la fig.25, y la simulacin en la
fig.26. La tabla de verdad se muestra en la tabla 15 y 16.
Total fan-out: 20.
rea utilizada: <1%
Pines usados: 7.

Fig.20. Resultado de simulacin

Fig.21. Resultados de anlisis de potencia.

TABLA 9
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

2.8 Compuerta OR de 6 entradas.

Se usa un periodo para la primera onda de 150ns, para la
segunda onda de 125ns, para la tercera onda de 100ns, para la
cuarta de 75ns, para la quinta de 50ns y para la sexta de 25ns.
Se muestra la compuerta en la fig.22, y la simulacin en la
fig.23. La tabla de verdad es la tabla 15 y 16.
Total fan-out: 20.
rea utilizada: <1%
Pines usados: 7
TABLA 8
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

7,678ns

8ns

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

In1

INPUT
VCC

In2

INPUT
VCC

In3

INPUT
VCC

In4

INPUT
VCC

In5

INPUT
VCC

In6

INPUT
VCC

Practica

Fabricante

0V

0,8V

2,5V

2V

7,631ns

8ns

NAND6

OUTPUT

inst

Fig.25. Compuerta NAND de 6 entradas

Out

Fig.30. Resultados de anlisis de potencia.

Fig.26. Resultado de simulacin
2.11 Compuerta XOR de 5 entradas.
Se usa un periodo para la primera onda de 150ns, para la
segunda onda de 125ns, para la tercera onda de 100ns, para la
cuarta de 75ns, y para la quinta de 50ns. Se muestra la
compuerta en la fig.31, y la simulacin en la fig.32. La tabla
de verdad es la tabla 17.
Total fan-out: 18.
rea utilizada: <1%
Pines usados: 6

Fig.27. Resultados de anlisis de potencia.

2.10 Compuerta NOR de 6 entradas.

Se usa un periodo para la primera onda de 150ns, para la
segunda onda de 125ns, para la tercera onda de 100ns, para la
cuarta de 75ns, para la quinta de 50ns y para la sexta de 25ns.
Se muestra la compuerta en la fig.28, y la simulacin en la
fig.29. . La tabla de verdad es la tabla 15 y 16.
Total fan-out: 20
rea utilizada: <1%
Pines usados: 7
TABLA 10
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

TABLA 11
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo
pin_name

INPUT
VCC

pin_name1

INPUT
VCC

Practica

Fabricante

0V

0,8V

2,5V

2V

7,639ns

8ns

AND2
NOT

inst16

inst

OR2
AND2

AND2

NOT

inst12
AND2

inst20

NOT

inst8

OR2

inst22

inst10

OR2
OUTPUT

NOT

inst17

inst5

inst14

inst15

AND2

AND2
NOT
NOT

Practica
Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo
In1

INPUT
VCC

In2

INPUT
VCC

In3

INPUT
VCC

In4

INPUT
VCC

In5

INPUT
VCC

In6

INPUT
VCC

Fabricante

inst21

pin_name3

0V

0,8V

2,5V

2V

7,678ns

8ns

inst9

inst23

inst11

AND2

pin_name2

INPUT
VCC
INPUT
VCC

NOT

inst18

inst6
OR2

AND2

inst13

NOT

inst19
pin_name4

inst7

INPUT
VCC

Fig.31. Compuerta XOR de 5 entradas

NOR6

OUTPUT

Out

inst

Fig.28. Compuerta NOR de 6 entradas

Fig.32. Resultado de simulacin

Fig.33. Resultados de anlisis de potencia.

Fig.29. Resultado de simulacin

Output

6
2.12. Compuerta XNOR de 5 entradas.
Se usa un periodo para la primera onda de 150ns, para la
segunda onda de 125ns, para la tercera onda de 100ns, para la
cuarta de 75ns, y para la quinta de 50ns. Se muestra la
compuerta en la fig.34, y la simulacin en la fig.35. La tabla
de verdad es la tabla 17.
Total fan-out: 18.
rea utilizada: <1%
Pines usados: 6

TABLA 13
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES [5]

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo

Practica

Fabricante

0V

0,8V

2,5V

2V

5,928ns

6ns

TABLA 12
COMPARACION DE ALGUNAS CARACTERISTICAS A NIVEL DE LA
PRCTICA Y EL FABRICANTE DE CI DIGITALES

Voltaje de entrada
bajo (0)
Voltaje de entrada
alto (1)
Tiempo de retardo
pin_name

INPUT
VCC

pin_name1

INPUT
VCC

Practica

Fabricante

0V

0,8V

2,5V

2V

7,639ns

8ns

Fig.37. Compuerta Triestado.

Fig.38. Resultado de simulacin.

AND2
NOT

inst16

inst

OR2
AND2

AND2

NOT

inst12
AND2

inst20

NOT

inst8

OR2

inst22

inst10

OR2
NOT
OUTPUT

NOT

inst17

inst5

inst14

inst15

Output

inst1

AND2

AND2
NOT
NOT

inst21

inst9

inst23

inst11

AND2

pin_name2
pin_name3

INPUT
VCC
INPUT
VCC

NOT

inst18

inst6
OR2

AND2

inst13

NOT

inst19
pin_name4

inst7

Fig.39. Resultados de anlisis de potencia.

INPUT
VCC

Fig.34. Compuerta XNOR de 5 entradas

Fig.35. Resultado de simulacin

En las simulaciones de las compuertas realizadas, al sacar las

tablas de verdad con las formas de onda propuestas en el
simulador se puede ver que concuerdan completamente con la
teora. Los tiempos de retardo difieren un poco con los datos
investigados para cada compuerta.

3. INVESTIGACIN

Fig.36. Resultados de anlisis de potencia.

2.13 Compuerta Triestado

Se usa un periodo para la primera entrada de 75ns, para la
segunda de 45ns.Se muestra la compuerta en la fig.37 y la
simulacin en la fig.38. La tabla de verdad es la tabla 18.
Total Fan-out: 10
rea utilizada: 0%
Pines usados: 3
En este tipo de compuerta hay un estado de salida Z que
quiere decir alta impedancia, aparte de los dos estados 0 y 1.

-Investigue como se puede generar en el laboratorio (haciendo

uso de DIP-switch, resistencias, diodos) todas las
combinaciones de entrada y salida (ceros y unos) para las
compuertas lgicas.
Para generar combinaciones de entrada y salida se usa el
circuito de la fig.40, donde hay un voltaje de alimentacin de
5V de DC, tres diodos LED, tres resistencias de 330, un
DIP-Switch y un circuito integrado de la compuerta a la cual
se le quiera aplicar unas entradas correspondientes. El circuito
genera entradas de voltaje (1 lgico) que deben ser mostrados
por los LED, al igual que la salida es mostrada por otro LED y
con el DIP-Switch se permite o impide el paso de corriente, el
1 lgico se logra cuando los DIP-switches estn en posicin
ON y el cero lgico cuando estn posicin OFF.[6]

Fig.40. Montaje del circuito para obtener ceros y unos lgicos.

4. CONCLUSIONES
-Los tiempos de retardo para las compuertas con 6 entradas
aumentan respecto a los tiempos de retardo de las compuertas
de 4 entradas. En estos tiempos de retardo se puede identificar
que es el mismo para todas las compuertas que se basan en
compuertas And (AND, NAND), y el mismo para todas las
compuertas que se basan en compuertas Or (OR, NOR).
Tambin se aprecia que, una compuerta NOT incluida dentro
del esquema de otra como es el caso de la compuerta XNOR
cuya nica diferencia con la XOR es un NOT que precede al
output, no afecta los tiempos de retardo que pueda presentar la
compuerta.
-Es posible formar compuertas de varias entradas a partir de
compuertas ms simples, como tambin es posible formar
cualquier funcin solo con compuertas NAND o NOR.
-Se puede apreciar un aumento en la potencia entre 0,1 y 0,2
mW en las diferentes simulaciones debido al aumento del
nmero de entradas. Esto quiere decir que la potencia no es un
factor que vare de forma considerable al aumentar las
entradas o conectar varias compuertas.

REFERENCIAS
[1] 74f08.pdf. [Online]. Available:
http://www.datasheetcatalog.org/datasheet/philips/74f08.pdf.
[Accessed: 29-mar-2012].
[2] CD00000301.pdf. [Online]. Available:
http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECH
NICAL_LITERATURE/DATASHEET/CD00000301.pdf.
[Accessed: 30-mar-2012].
[3]74F20.pdf. [Online]. Available:
http://www.nxp.com/documents/data_sheet/74F20.pdf. [Accessed:
30-mar-2012].
[4]7425 datasheet(2/2 Pages) NSC | Dual 4-Input NOR Gate (with
Strobe). [Online]. Available: http://html.alldatasheet.com/htmlpdf/125153/NSC/7425/108/2/7425.html. [Accessed: 30-mar-2012].
[5] 331414_DS.pdf. [Online]. Available:
http://www.datasheetcatalog.org/datasheets/320/331414_DS.pdf.
[Accessed: 30-mar-2012].
[6]Manual_en_PDF.pdf. [Online]. Available:
http://homepages.mty.itesm.mx/al564913/Manual_en_PDF.pdf.
[Accessed: 30-mar-2012].

8
ANEXOS
TABLA 14
TABLA DE VERDAD PARA FUNCIONES DE CUATRO ENTRADAS
ENTRADAS

SALIDAS

Input1 Input2 Input3 Input4 AND OR NAND NOR XOR XNOR

0

TABLA 15
TABLA DE VERDAD PARA FUNCIONES DE SEIS ENTRADAS
ENTRADAS

SALIDAS

Input1

Input2

Input3

Input4

Input5

Input6

AND

OR

NAND

NOR

9
0

TABLA 16
TABLA DE VERDAD PARA FUNCIONES DE SEIS ENTRADAS
ENTRADAS

SALIDAS

Input1

Input2

Input3

Input4

Input5

Input6

AND

OR

NAND

NOR

10
1

TABLA 17
TABLA DE VERDAD PARA FUNCIONES DE CINCO ENTRADAS
ENTRADAS

SALIDAS

Input1

Input2

Input3

Input4

Input5

XOR

XNOR

11
1

TABLA 18
TABLA DE VERDAD PARA LA FUNCION TRIESTADO

ENTRADAS
Input1 Input2
0
0
1
0
0
1
1
1

SALIDA
Output
Z
0
Z
1