CICLO DE BUS 8088

Sebastian Cisneros, Bryan Montenegro, Fabricio Tipan, Maria Fernanda Vasquez

Departamento de Electrica y Electronica, Universidad de las Fuerzas Armadas ESPE
sebasci10@hotmail.com
mafervasquez91@gmail.com
bamontenegro@outlook.com
fabricioxaviert@hotmail.com
NRC: 2324

AbstractThis document explain about the bus cycle of the

microprocessor 8088 built by Intel, the procedure of how we
simulate in a breadboard the different components and blocks of
this integrated circuit. Also here we talk about of what difficulties
people can experiment in the process of implementing each part
of the microprocessor. For a better and global comprehension
its annexed the circuit simulated in Proteus software.
ResumenEn este documento se explica el ciclo de bus del
microprocesador 8088 construido por Intel , el procedimiento de
como se simula en un proto board, los diferentes componentes
y bloques de este circuito integrado . Tambien se detalla sobre
las dificultades que la gente puede experimentar en el proceso
de implementacion de cada parte del microprocesador. Anexo se
encuentra el circuito simulado en el software Proteuspara una
mayor compresion global.

MATERIAL
Dip Switch
Dip Switch
Circuito Integrado

CANTIDAD
3
3
2

Circuito Integrado

Circuito Integrado

Circuito Integrado
Circuito Integrado
Circuito Integrado
Circuito Integrado
LED

1
1
1
1
12

LED
LED
LED

8
8
8

Resistores

80

Pulsador

Cables conexion

8 metros

I. I NTRODUCCI ON
Este documento explica detalladamente el ciclo de bus del
microprocesador de Intel 8088de arquitectura de 8 bits,
aspectos relevantes como la demultiplexacion del bus de datosdirecciones, lectura y escritura de datos ademas del ingreso de
direcciones, simulando los tiempos de espera de los distintos
ciclos.

II. M ATERIALES
TABLA I. Materiales utilizados

VALOR-TIPO
4 Posiciones
8 Posiciones
74LS373
(U1,U3)
74LS244
(U2,U4,U7)
74LS245
(U6,U8)
7408 (U9)
7404 (U10)
74LS164 (U11)
74LS32 (U12)
Amarillo (D1 D4, D13 - D20)
Azul (D5 -12)
Rojo (D21 - D28)
Verde (D29 D36)
220 ohms (R1 R80)
Normalmente
Abierto(P1)
utp

II. D ESARROLLO
-A.

PROCESO COMPLETO DE IMPLEMENTACION

Implementacion Previa: Para la implementacion previa se

analizo el circuito sin considerar las conexiones entre los pines

y separar por bloques para comprender el funcionamiento

segmentado de la demultiplexacion y los ciclos de lectura y
escritura.(figura 1)

Figura 1. Identificacion de bloques del diagrama previo

Separado por bloques el diagrama inicial se procedio a

dibujar las conexiones en cada bloque segun lo aprendido en
clases(figura 2)

TABLA II. INSTRUCCIONES

INSTRUCCION
FUNCION/CARACTER
ISTICA
ALE
indica si existen direcciones o datos a transmitir, 0 logico indica
datos, 1 logico indica direcciones
DT/R
indica si re recibe o si se transmite
datos, 0 logico indica que recibe
datos, 1 logico indica que transmite
datos
DEN
indica si existe datos en el bus de
datos(bidireccional), 0 logico indica que no existen datos en el bus de
datos, 1 logico indica que existen
datos en el bus
RD
indica si se va a realizar lectura de
datos, se activa en bajo (0 logico)
WR
indica si se realiza la escritura de
datos, se activa en bajo(0 logico)
INTA
indica si se realiza de una interrupcion de datos, se activa en bajo(0
logico)
Procedimiento para la implementacion: Para la
implementacion en el protoboarddel ciclo de bus, habiendo
identificado cada bloque, se procedio a simular en Proteus
8.1. En la simulacion se cumplieron los siguientes pasos
despues de haber pre-identificado.en el punto anterior bloques
base.
Analizaremos la implementacion desde .arribahacia
.abajosegun lo mostrado en la figura 2.
Construccion del bus multiplexado de direcciones y bits
de estado:

Figura 3. Bus multiplexado de direcciones y bits de estado

Figura 2. Inclusion de los circuitos integrados en diagrama no electronico

Analizado todo el circuito se concluye lo que se llamo

una implementacion previa que fue identificacion y bosquejo
del circuito en un diagrama simple, as se identifico
tambien lo que realiza cada entrada de control presente y se
tabulo en una tabla la funcion de cada una de manera sencilla:

Explicacion:
Para la construccion de este bloque se utilizo un dip
switch de 4 entradas/salidas conectando cada salida del
dip a un integrado Latch, esto para al momento de
enviar una direccion mantenerla constante o guardada
, siempre y cuando la entrada de control ALE este
activando este integrado.
La salida de este integrado esta conectado a 4 LEDs de
color amarillo que indican la direccion desde A16 a A19.
Bus de direcciones:
Explicacion
Este bloque comprende las direcciones de A8 a A15,

Figura 4. Diagrama del bloque de bus de direcciones

aqu simplemente se colocan circuitos triestados o

buffers para amplificar la corriente y evitar el fan
aout que pueda existir, las salidas de los buffers se
representan con LEDs azules.
Bus multiplexado de direcciones y datos:

Figura 6. Digrama del bloque de transmision de datos

ALE debe estar en 0, significando la habilitacion de

los datos.
DEN debe estar en 1 significando que existen datos
en el bus de datos.
WR debe estar activada indicando la escritura de
datos
DT/R debe estar en 1 significando transmision de
datos.
Habiendo cumplido estas 4 condiciones el circuito debera habilitar la transimsion de datos, este proceso lo
logramos mediante la implementacion de una funcion
entre las 3 condiciones expuestas:

Figura 5. bus multiplexado de direcciones y datos

Explicacion:
En la implementacion de este bloque usando un dip
switch de 8 entradas/salidas se lo conecto a un integrado
Latch.
Las entradas del integrado al ser multiplexadas pueden
tomar el valor de datos o direcciones, una de las
condiciones escenciales para que el microprocesador
funcione apropiadamente es el guardar o mantener
constante la direccion ingresada. El integrado guarda la
direccion ingresada siempre y cuando ALE se encuentre
en 1, por lo tanto por lo expuesto en la tabla 2, ALE
controla el accionar de este circuito integrado. Las
salidas estan conectadas a 8 LEDs que indican las
direcciones colocadas en los dip-switchs multiplexados.
Transmision de datos:
Explicacion:
En este bloque se encuentra una etapa que la llamamos
.etapa de bidireccionalidad.es decir vamos a realizar lectura y transmision de datos por lo tanto, los datos van a
circular en 2 sentidos. En este caso para la transmision
o escritura de datos debemos contar con 3 condiciones
para que esto se realice.

Figura 7. Circuito condicional para este bloque

Explicacion
El circuito de la figura 7 controla un circuito integrado
de tri estados, estos triestados se colocan en alta
impedancia cuando esta condicion no se cumple, y
cuando se cumple la condicion se activan dejando pasar
voltaje hacia un circuito bidireccional que activada la
direccion por la entrada -WR- refleja en los LEDs de
color rojo los datos transmitidos. El circuito integrado
bidireccional se desactiva si no hay datos en el bus de
datos con DEN.
Lectura de datos:
Explicacion:
Al igual que en la transimision de datos se necesita
cumplir una condicion para que la lectura de datos se
realice, para esto realizamos una segunda funcion que
al igual que en el caso anterior cierre el circuito para
cuando no se cumpla, esta condicion es:
ALE debe estar en 0, significando la habilitacion de
los datos.

Figura 10. Simulacion del generador de tiempos de espera

Figura 8. Digrama del bloque de lectura de datos

DEN debe estar en 1 significando que existen datos

en el bus de datos.
RDdebe estar activada para mostrar la lectura de
datos
DT/R debe estar en 0 significando recepcion de
datos.

la memoria o un dispositivo E/S) Pin 3: INTA (Senal

de respuesta a una peticion de interrupcion) Pin 4: CS
(Respuesta desde la memoria)

Estas 4 condiciones activan la lectura de datos. De lo

contrario el circuito no realiza ninguna accion.

Figura 11. representacion del dip switch

Figura 9. Circuito condicional para este bloque

Explicacion
El circuito de la figura 9 controla un circuito integrado
de tri estados, estos triestados se colocan en alta
impedancia cuando esta condicion no se cumple, y
cuando se cumple la condicion se activan dejando pasar
voltaje hacia un circuito bidireccional que activado
por la entrada -RD- refleja en los LEDs de color rojo
los datos transmitidos. El circuito bidireccional esta
controlado por DR que es otra funcion entre DEN y
DTR para controlar que si existe transmision de datos el
integrado se desactive para direccionar hacia los LEDs
de color rojos.
Generador de tiempo de espera:
Explicacion
Los tiempos de espera son usados para elementos de
memoria E/S con altos tiempos de acceso para alargar
el ciclo de bus.
Se coloca un dip switch para representar lo siguiente:
Pin 1: RD (Senal de control para lectura) Pin 2: WR
(Indica que el microprocesador esta generando datos para

Registro de entrada serial y salida en paralelo:

Pin 9: Control de clear del registro (activacion en bajo)
Pin 8: Clock (Entrada de la senal de Reloj) El circuito
de la figura se utiliza para generar de tiempos de espera
para los microprocesadores 8086 y 8088 con un registro
de desplazamiento en serie de 8 bits (74LS164) desplaza
un 0 para uno o mas periodos de reloj desde una de
sus salidas Q a traves de la entrada RDY1 del 8284A.
La salida del registro se activa a nivel alto cuando las
terminales RD,WR,INTA son todos unos logicos, las
tres senales se quedan en nivel alto hasta T2 donde el
registro de desplazamiento comienza a moverse, si se
desea un estado de espera la salida de Qb se conecta a
la compuerta OR, si se necesitan mas tiempos de espera
se conecta a la salida Qc, Qd, Qe,Qf,Qg,Qh, se activa
desde la memoria cuando la senal de seleccion de un
dispositivo de memoria es 0 entonces se generara un
tiempo de espera.

Figura 13. solucion a la bidireccionalidad

embargo sabiendo que estas combinaciones no pueden

darse, el circuito cumple con las demas combinaciones.

III. R ESULTADOS

Figura 12. Registro utilizado

-B. PROBLEMAS ENCONTRADOS DURANTE LA IMPE

LENTACION
Se identificaron basicamente en toda la implementacion 2
problemas principales:
El problema con la bidireccionalidad consista en un
cortocircuito que se produce al momento de implementar
el bus de datos con dip-switch esto porque se encuentra
una sola linea de transmision para cada dato de AD0 a
AD7 conjuntamente con D0 a D7 respectivamente. De
esta manera este fue el primer problema encontrado.
El segundo problema consistia en saber en que parte
del circuito se valida las 3 condiciones expuestas en
la explicacion de Lectura y Escritura, pues se necesita
que el circuito completo no funcione si se producen
combinaciones incorrectas entre ALE, DEN, DT/R, WR
y RD.
-C.

El circuito implementado realiza el ciclo de bus del microprocesador de INTEL 8088. Los resultados pueden ser calificados como satisfactorios, se logro implementar la bidireccionalidad sin depender de apagar manualmente los dip-switches
en el bloque de AD0 a AD7 pues se independizo esta parte.
Tabien se logro casi en su totalidad implementar la validacion
de las condiciones necesarias para escritura, con excepcion
del problema que proteus presenta como cortocircuito o error
desconocido. Por lo tanto con las combinaciones correctas y
exceptuando 2 combinaciones entre todos los dips de control
implementados el circuito funciona de forma o ptima y se
distingue por medio de colores cada etapa en el protoboard.

IV. C ONCLUSIONES
Se logro Implementar un circuito que simule el ciclo de
bus del microprocesador 8088 en su proceso de lectura
y escritura con sus respectivas senales de control.
En el diseno se incluyo y simulo los pines AD(0 al
7), A(8 al 19) las senales de control WR,RD, ALE,
DEN;DT/R y INTA utilizada para la generacion de
tiempos de espera.
Si se introduce un tiempo de espera(TW), entonces el
tiempo normal de acceso a la memoria (que es de 46ns
con reloj de 5MHz) se alarga por un perodo de reloj
(200ns) hasta 660ns

A LOS PROBLEMAS ENCONTRADOS

SOLUCION
Para solucionar el primer problema se decidio impementar un bloque de circuitos triestados, conectando sis
salidas en una misma linea como se muestra en la figura
11. De esta forma si la direccion de un tri estado es
opuesta a la del otro grupo, la del grupo con la entrada de
control en 0 se cerrara y solo pasara en un sentido. Luego
esa linea va conectado a 2 circuitos bidireccionales.
Para el probema de la validacion se realizo 2 funciones
que controlen los triestados como se aprecia en la figura
9 y figura 7. Sin embargo cuando se dan 2 combinaciones
especificamente cuando RD esta desactivada y DT/R
O DEN estan activadas se produce un cortociruito, sin

V. R ECOMENDACIONES
Es importante revisar el Datasheet de los circuitos integrados que se este utilizando, para evitar cometer errores
al momento realizar las conexiones.;As como tambien se
debe polarizar correctamente cada uno de los integrados.
Para poder realizar el ciclo de bus del 8088 es importante
conocer el funcionamiento y el diagrama de demultiplexacion, ya que sino las conexiones se pueden efectuar de
manera erronea y no se tendran los resultado o ptimos.
R EFERENCIAS
[1] http://www.edutecne.utn.edu.ar/tec-dig-II/El