Pin Functions

RESET Reset (input, active Low)This signal resets the device to a known
state. The
first write to the USC after a reset accesses the BCR to select additional bus
options for the
device.

AS Address Strobe (input, active Low)This signal is used in the multiplexed

bus
modes to latch the address on the AD lines. The AS signal is not used in the
nonmultiplexed
bus modes and should be tied to VDD.

DS Data Strobe (input, active Low)This signal strobes data out of the
device during a
read and may strobe an interrupt vector out of the device during an
interrupt acknowledge
cycle. DS also strobes data into the device on the state of R/W.

RD Read Strobe (input, active Low)This signal strobes data out of the
device during a
read and may strobe an interrupt vector out of the device during an
interrupt acknowledge
cycle.

WR Write Strobe (input, active Low)This signal strobes data into the device
during a
write.

R/W Read/Write (input)This signal determines the direction of data transfer

for a read

or write cycle in conjunction with DS.

CS Chip Select (input, active Low)This signal selects the device for access
and must
be asserted for read and write cycles, but is ignored during interrupt
acknowledge and flyby
DMA transfers. In the case of a multiplexed bus interface, CS is latched by
the rising
edge of AS.

A/B Channel A/Channel B Select (input)This signal selects between the two
channels
in the device. High selects channel A and Low selects channel B. This signal
is sampled
and the result is latched during the BCR (Bus Configuration Register) write.
It programs
the sense of the WAIT/RDY signal appropriate for different bus interfaces.

D/C Data/Control Select (input)This signal, when High, provides for direct
access to
the RDR and TDR. In the case of a multiplexed bus interface, D/C High
overrides the
address provided to the device.

SITACK Status Interrupt Acknowledge (input, active Low)This signal is a

status signal
that indicates that an interrupt acknowledge cycle is in progress. The device
is capable
of returning an interrupt vector that may be encoded with the type of
interrupt pending
during this acknowledge cycle. This signal is compatible with 680X0 family
microprocessors.

PITACK Pulsed Interrupt Acknowledge (input, active Low)This signal is a

strobe
signal that indicates that an interrupt acknowledge cycle is in progress. The
device is capable
of returning an interrupt vector that may be encoded with the type of
interrupt pending
during this acknowledge cycle. PITACK may be programmed to accept a
single pulse or
double pulse acknowledge type. This programming is done in the BCR. With
the double
pulse type selected, the first PITACK is recognized but no action takes place.
The interrupt
vector is returned on the second pulse if the no vector option is not
selected. The double
pulse type is compatible with 8X86 family microprocessors.

WAIT/RDY Wait/Data Ready (output, active Low)This signal serves to

indicate when
the data is available during a read cycle, when the device is ready to receive
data during a
write cycle, and when a valid vector is available during an interrupt
acknowledge cycle. It
may be programmed to function either as a Wait signal or a Ready signal
using the state of
the A/B pin during the BCR write. When A/B is High during the BCR write,
this signal
functions as a wait output and thus supports the READY function of 8X86
family microprocessors.
When A/B is Low during the BCR write, this signal functions as a ready
output
and thus supports the DTACK function of 680X0 family microprocessors.

AD15AD0 Address/Data Bus (bidirectional, active High, tri-state)The AD

signals

carry addresses to, and data to and from, the device. When the 16-bit
nonmultiplexed bus
is selected, AD15AD0 carry data to and from the device. Addresses are
provided using a
pointer within the device that is loaded with the desired register address.
When selecting
the 8-bit nonmultiplexed bus (without separate address) only AD7AD0 are
used to transfer
data. The pointer is used for addressing, with AD15AD8 unused. When
selecting the
8-bit nonmultiplexed bus (with separate address), AD7AD0 are used to
transfer data with
AD15AD8 used as address bus. When the 16-bit multiplexed bus is
selected, addresses
are latched from AD7AD0 and data transfers are sixteen bits wide. When
selecting the 8bit multiplexed bus (without separate address) only AD7AD0 are used to
transfer
addresses and data, with AD15AD8 unused. When the 8-bit multiplexed bus
with separate
address is selected, only AD7AD0 are used to transfer data, while AD15
AD8 are
used as an address bus.

INTA, INTB Interrupt Request (outputs, active Low)These signals indicate

that the
channel has an interrupt condition pending and is requesting service. These
outputs are
NOT open-drain.

IEIA, IEIB Interrupt Enable In (inputs, active High)The IEI signal for each
channel is
used with the accompanying IEO signal to form an interrupt daisy chain. An
active IEI

indicates that no device having higher priority is requesting or servicing an

interrupt.

IEOA, IEOB Interrupt Enable Out (outputs, active High)The IEO signal for
each
channel is used with the accompanying IEI signal to form an interrupt daisy
chain. IEO is
Low if IEI is Low, an interrupt is under service in the channel, or an interrupt
is pending
during an interrupt acknowledge cycle.

TxACKA, TxACKB Transmit Acknowledge (inputs or outputs, active Low)The

primary
function of these signals is to perform fly-by DMA transfers to the transmit
FIFOs.
They may also be used as bit inputs or outputs.

RxACKA, RxACKB Receive Acknowledge (inputs or outputs, active Low)The

primary
function of these signals is to perform fly-by DMA transfers from the receive
FIFOs.
They may also be used as bit inputs or outputs.

TxDA, TxDB Transmit Data (outputs, active High, tri-state)These signals

carry the
serial transmit data for each channel.

RxDA, RxDB Receive Data (inputs, active High)These signals carry the
serial receive
data for each channel.

TxCA, TxCB Transmit Clock (inputs or outputs, active Low)These signals

are used

as clock inputs for any of the functional blocks within the device. They may
also be used
as outputs for various transmitter signals or internal clock signals.

RxCA, RxCB Receive Clock (inputs or outputs, active Low)These signals are
used
as clock inputs for any of the functional blocks within the device. They may
also be used
as outputs for various receiver signals or internal clock signals.

TxREQA, TxREQB Transmit Request (inputs or outputs, active Low)The

primary
function of these signals is to request DMA transfers to the transmit FIFOs.
They may also
be used as simple inputs or outputs.

RxREQA, RxREQB Receive Request (inputs or outputs, active Low)The

primary
function of these signals is to request DMA transfers from the receive FIFOs.
They may
also be used as simple inputs or outputs.

CTSA, CTSB Clear To Send (inputs or outputs, active Low)These signals are
used
as enables for the respective transmitters. They may also be programmed to
generate interrupts on either transition or used as simple inputs or outputs.

DCDA, DCDB Data Carrier Detect (inputs or outputs, active Low)These

signals are
used as enables for the respective receivers. They may also be programmed
to generate
interrupts on either transition or used as simple inputs or outputs.

Funciones de pin
RESET Restablecer (entrada, activo Bajo): esta seal restablece el
dispositivo a un estado conocido. los
Primero a la USC despus de un restablecimiento accede a la BCR para
seleccionar opciones adicionales de
dispositivo.
AS Direccin Strobe (entrada, activa Baja) - Esta seal se utiliza en
el bus multiplexado
Para bloquear la direccin en las lneas AD. La seal AS no se utiliza
en el no multiplexado
Autobs y deben estar vinculados a VDD.
DS Strobe de datos (entrada, activa baja): esta seal dispara los
datos del dispositivo durante una
Leer y puede estropear un vector de interrupcin fuera del dispositivo
durante un reconocimiento de interrupcin
ciclo. DS tambin ilumina datos en el dispositivo en el estado de R /
W.
RD Read Strobe (entrada, activo Bajo): esta seal dispara los datos
del dispositivo durante una
Leer y puede estropear un vector de interrupcin fuera del dispositivo
durante un reconocimiento de interrupcin
ciclo.
WR Write Strobe (entrada, activo Bajo) -Esta seal acciona los datos
en el dispositivo durante una
escribir.
R / W Lectura / Escritura (entrada) - Esta seal determina la
direccin de la transferencia de datos para una lectura
O el ciclo de escritura junto con DS.
CS Chip Select (entrada, activo Bajo): esta seal selecciona el
dispositivo para el acceso y debe
Para ciclos de lectura y escritura, pero se ignora durante el
reconocimiento de interrupcin y el sobrevuelo

Transferencias de DMA. En el caso de una interfaz de bus multiplexada,

CS est bloqueado por el
Borde de AS.
A / B Canal A / Canal B Seleccin (entrada) - Esta seal selecciona
entre los dos canales
En el dispositivo. Alto selecciona el canal A y el bajo selecciona el
canal B. Esta muestra es muestreada
Y el resultado se bloquea durante la escritura BCR (Bus Configuration
Register). Programas
El sentido de la seal WAIT / RDY apropiada para diferentes interfaces
de bus.
D / C Data / Control Select (entrada) - Esta seal, cuando Alta,
proporciona acceso directo a
El RDR y el TDR. En el caso de una interfaz de bus multiplexada, D / C
High anula la
Direccin suministrada al dispositivo.
SITACK Status Interrupt Acknowledge (entrada, activo Bajo) -Esta seal
es una seal de estado
Que indica que est en curso un ciclo de acuse de interrupcin. El
dispositivo es capaz
De devolver un vector de interrupcin que puede codificarse con el
tipo de interrupcin pendiente
Durante este ciclo de reconocimiento. Esta seal es compatible con los
microprocesadores de la familia 680X0.
PITACK Pulsed Interrupt Acknowledge (entrada, activo Bajo) -Esta seal
es un estroboscpico
Seal que indica que est en curso un ciclo de reconocimiento de
interrupciones. El dispositivo es capaz
De devolver un vector de interrupcin que puede codificarse con el
tipo de interrupcin pendiente
Durante este ciclo de reconocimiento. PITACK puede ser programado para
aceptar un solo pulso o
Tipo de confirmacin de doble pulso. Esta programacin se realiza en
el BCR. Con el doble
El tipo de impulso seleccionado, se reconoce el primer PITACK pero no
se produce ninguna accin. La interrupcin
Vector se devuelve en el segundo pulso si la opcin de no vector no
est seleccionada. El doble
El tipo de pulso es compatible con los microprocesadores de la familia
8X86.
WAIT / RDY Wait / Data Ready (salida, activa baja) - Esta seal sirve
para indicar cundo
Los datos estn disponibles durante un ciclo de lectura, cuando el
dispositivo est listo para recibir datos durante una
Escritura, y cuando un vector vlido est disponible durante un ciclo
de reconocimiento de interrupciones. Eso
Puede programarse para funcionar como una seal de Espera o una seal
de Listo usando el estado de
El pin A / B durante la escritura BCR. Cuando A / B es alta durante la
escritura BCR, esta seal
Funciona como una salida de espera y, por tanto, admite la funcin
READY de los microprocesadores de la familia 8X86.
Cuando A / B es baja durante la escritura BCR, esta seal funciona
como una salida lista

Y por lo tanto apoya la funcin DTACK de los microprocesadores de la

familia 680X0.
AD15-AD0 Direccin / Bus de Datos (bidireccional, activo Alto, triestado) -Las seales AD
Llevar direcciones a, y datos hacia y desde, el dispositivo. Cuando el
bus no multiplexado de 16 bits
, AD15-AD0 lleva datos hacia y desde el dispositivo. Las direcciones
se proporcionan
Dentro del dispositivo que est cargado con la direccin de registro
deseada. Al seleccionar
El bus no multiplexado de 8 bits (sin direccin separada) slo AD7-AD0
se utilizan para transferir
datos. El puntero se utiliza para el direccionamiento, con AD15-AD8 no
utilizado. Al seleccionar la
8-bit bus no multiplexado (con direccin separada), AD7-AD0 se
utilizan para transferir datos con
AD15-AD8 utilizado como bus de direcciones. Cuando se selecciona el
bus multiplexado de 16 bits, las direcciones
Estn bloqueados desde AD7-AD0 y las transferencias de datos son de
diecisis bits de ancho. Al seleccionar el 8(Sin direccin separada) slo AD7-AD0 se utilizan para transferir
Direcciones y datos, con AD15-AD8 no utilizados. Cuando el bus
multiplexado de 8 bits con
AD7-AD0 se utilizan para transferir datos, mientras que AD15-AD8 son
Utilizado como un bus de direcciones.
INTA, peticin de interrupcin INTB (salidas, activa baja): estas
seales indican que la
Canal tiene una condicin de interrupcin pendiente y est solicitando
servicio. Estas salidas son
NO abre el drenaje.
IEIA, IEIB Interrupt Enable In (entradas, activo Alto) -La seal IEI
para cada canal es
Utilizado con la seal IEO que acompaa para formar una cadena de
interrupcin. Un IEI activo
Indica que ningn dispositivo con mayor prioridad est solicitando o
dando servicio a una interrupcin.
IEOA, IEOB Interrupt Enable Out (salidas, active High) -La seal IEO
para cada uno
Se utiliza con la seal IEI que la acompaa para formar una cadena de
interrupcin. IEO es
Bajo si IEI es Bajo, una interrupcin est en servicio en el canal, o
una interrupcin est pendiente
Durante un ciclo de acuse de interrupcin.
TxACKA, TxACKB Confirmacin de Transmisin (entradas o salidas, activa
Baja) -La primaria
Funcin de estas seales consiste en realizar transferencias de DMA en
vuelo a las FIFO de transmisin.
Tambin se pueden utilizar como entradas o salidas de bits.
RxACKA, RxACKB Reconocimiento de recepcin (entradas o salidas, activo
Bajo) - El principal
Funcin de estas seales es realizar transferencias de DMA de vuelo
desde las FIFO de recepcin.
Tambin se pueden utilizar como entradas o salidas de bits.

TxDA, TxDB Datos de Transmisin (salidas, activo Alto, tri-estado) Estas seales llevan el
Datos de transmisin en serie para cada canal.
RxDA, RxDB Recepcin de datos (entradas, activa alta) -Tales seales
llevan la serie de recepcin
Datos para cada canal.
TxCA, TxCB Transmit Clock (entradas o salidas, activo Low) - Estas
seales se utilizan
Como entradas de reloj para cualquiera de los bloques funcionales
dentro del dispositivo. Tambin pueden utilizarse
Como salidas para varias seales de transmisor o seales de reloj
interno.
RxCA, RxCB Recepcin de reloj (entradas o salidas, activo Bajo) -Estas
seales se utilizan
Como entradas de reloj para cualquiera de los bloques funcionales
dentro del dispositivo. Tambin pueden utilizarse
Como salidas para varias seales receptoras o seales de reloj
interno.
TxREQA, TxREQB Solicitud de Transmisin (entradas o salidas, activa
Baja) -La primaria
Funcin de estas seales es solicitar transferencias de DMA a las FIFO
de transmisin. Tambin pueden
Pueden utilizarse como simples entradas o salidas.
RxREQA, RxREQB Solicitud de recepcin (entradas o salidas, activa
baja) -La primaria
Funcin de estas seales es solicitar transferencias de DMA desde las
FIFO de recepcin. Que puede
Tambin se pueden utilizar como simples entradas o salidas.
CTSA, CTSB Borrar para enviar (entradas o salidas, activo Bajo) Estas seales se utilizan
Como permite para los respectivos transmisores. Tambin pueden
programarse para generar interrupciones en cualquiera de las
transiciones o usarse como simples entradas o salidas.
DCDA, DCDB Data Carrier Detect (entradas o salidas, activo Bajo) Estas seales son
Utilizado como habilita para los respectivos receptores. Tambin
pueden programarse para generar
Interrupciones en cualquiera de las transiciones o utilizadas como
simples entradas o salidas.