ELECTRNICA DIGITAL

3 GRADO DE INGENIERA ELECTRNICA INDUSTRIAL

CURSO 2016-2017
ACTIVIDAD ACADMICA DIRIGIDA (II)
NORMAS

Se propone un diseo de un circuito combinacional que se engloba dentro de las Actividades

Acadmicas Dirigidas (AAD) optativas. Se recuerda que la nota mxima que se puede obtener en las
AAD es 1 punto, contabilizndose los problemas de aula, la memoria de la prctica 1 y esta AAD 2.
Las prcticas se realizarn individualmente.
La calificacin mxima que se podr obtener en esta actividad es de 0,5 puntos y se realizar
individualmente.

El alumno interesado en realizar la AAD tendr que subir una memoria del diseo en
la tarea que se colgar en la plataforma Moodle. En la memoria se describir el diseo
del sistema propuesto y los clculos de las resistencias que tenga el circuito. La fecha
lmite para subir la memoria es las 23:55H del da 19 de diciembre. La memoria se
enviar en formato pdf. No se admitirn otros formatos distintos al pdf.
Slo se resolvern dudas sobre las especificaciones de diseo. No se respondern dudas
sobre cmo hacer el diseo, ya que esa capacidad de diseo es lo que se pretende
evaluar con esta AAD.

OBJETIVOS.

Comprender la metodologa de diseo de sistemas digitales mediante circuitos integrados con salidas
de colector abierto.
Comprender el clculo de los valores de las resistencias necesarias para fijar los niveles lgicos en las
entradas de los circuitos integrados digitales.
Comprender el clculo de los valores de las resistencias necesarias para polarizar adecuadamente los
LEDs, que se controlan mediante las salidas de los circuitos integrados digitales.

DISEO.

Disear
el
circuito,
correspondiente al bloque control
de la figura 1. La salida B1 es del
tipo adecuado, entre ttem pole o
push pull, y las salidas B2 y E,
son de colector abierto.

T1

T1

T2

T2

R1

D1

R2

D2

B2

R3
B1

D3

CONTROL

Figura 1

GND

UNIVERSIDAD DE CRDOBA
DEPARTAMENTO DE ELECTROTECNIA Y ELECTRNICA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

Especificaciones del diseo.

El circuito controla dos bombas B1 y B2

dependiendo del nivel de lquido en el
depsito, tal y como se muestra en la
figura 2. a y b son dos sensores de nivel
de forma que ponen su salida a 1 si el
nivel de lquido supera la posicin del
sensor. T1 y T2 son dos sensores de
temperatura asociados a las bombas B1 y
B2, respectivamente. Ponen su salida a 1,
si la temperatura de la bomba
correspondiente supera un determinado
valor. E es una salida de error. Las
condiciones del funcionamiento son las
Figura 2
siguientes:

Si se activa el sensor de temperatura de una bomba, sta se detiene.

Si el nivel del lquido se encuentra por debajo del nivel a se deben activar ambas
bombas.

Si el nivel del lquido est comprendido entre a y b, solamente funcionar la bomba
B1, o la B2 si se activa el sensor de temperatura de B1 (T1).

Si el nivel del lquido supera b, no funcionar ninguna bomba.

Si los dos sensores de nivel indican, en conjunto, un valor incongruente no funcionar
ninguna de las bombas, y se activar la salida E. sta tambin se activar si el nivel
es menor que a y no funcionan ambas bombas, porque se han activado los dos
sensores de temperatura.
Actividades y clculos.
 Las salidas B2 y E se implementarn mediante puertas NAND de colector abierto de
cualquier nmero de entradas.
 La salida B1 se implementar mediante el menor nmero posible de puertas
universales del tipo adecuado entre ttem pole o push pull.
 El alumno conectar de forma adecuada los diodos D1 y D2 para que stos se
enciendan cuando las salidas correspondientes se activen.
 Determinar la familia lgica necesaria de cada uno de los circuitos para controlar los
leds, teniendo en cuenta que VF = 1,9V, IF = 9 mA e IFMAX = 20 mA.
 Si se tiene que complementar alguna de las entradas, si es posible, se har mediante
puertas NAND de 2 entradas ttem pole o push pull, dependiendo de la puerta a la
que se conecte su salida.
 Si se debe poner alguna entrada, de cualquiera de las puertas del sistema a disear,
a un nivel lgico dado, ste se fijar mediante una nica resistencia para las entradas de
todas las puertas que se deban fijar a ese nivel lgico, es decir que si debe poner a nivel
lgico alto la entrada de varias puertas, slo se usar una nica resistencia.
 Calclese el valor de todas las resistencias del circuito.

AAD (II) de Electrnica Digital. Curso 2016-2017

Pg. 2

UNIVERSIDAD DE CRDOBA
DEPARTAMENTO DE ELECTROTECNIA Y ELECTRNICA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

Referencias de los circuitos integrados

74XX hace referencia a cualquier familia lgica TTL o CMOS.

Puertas NAND con salida de colector abierto

74XX01
4 puertas NAND de 2 entradas

74XX12
3 puertas NAND de 3 entradas

74XX22
2 puertas NAND de 4 entradas

Puertas universales con salida ttem pole o push pull

74XX00
4 puertas NAND de 2 entradas

74XX10
3 puertas NAND de 3 entradas

74XX20
2 puertas NAND de 4 entradas

74XX02
4 puertas NOR de 2 entradas

74XX27
3 puertas NOR de 3 entradas

74XX260
2 puertas NOR de 5 entradas
 A continuacin se adjunta la tabla de parmetros de las familias lgicas.
ECL. 10K

(1)
(2)

74ACT

PDtPd

74HCT

Producto

6.5

ns

76

59

125

125

125

MHz

-0.44

-4

-4

-24

-24

mA

0.44

24

24

mA

HE4000B

Fan
(1)
out ( L )

12

55

-1

-0.51

20

0.51

TTL-Est.

tPD
fmax
IOHmax
IOLmax
IIHmax
IILmax
IOS
VOHmin
VOLmax
VIHmin
VILmax

74AC

74HC

LS

ALS

AS

FAST

4000B

18

4,7

15

9,5

4,2

5,6

125

25

95

33

34

125

72,4

-0.4

-1

-0.4

-0.4

-2

16

20

20

Unidades

40

50

20

20

50

20

0.1

0.3

0.1

0.1

0.1

0.1

-1.6

-2

-0.4

-0.2

-0.5

-0.6

-0.1(2)

-0.3(2)

-0.1(2)

-0.1(2)

-0.1(2)

-0.1(2)

0.5(2)

mA

-100

-100

-100

-112

-112

-150

mA

2.4

2.7

2.7

2.7

2.7

2.7

4.6

4.5

3.98

3.98

3.94

3.94

-0.96

0.4

0.5

0.5

0.5

0.5

0.5

0.4

0.5

0.26

0.26

0.36

0.36

-1.675

3.5

3.5

3.15

3.25

0.8

0.8

0.8

0.8

0.8

0.8

1.5

1.5

1.35

0.8

1.65

0.8

10

12

12

12

15

15

270

122

45

18,3

43

36

50

Pj

Respecto a la TTL Estndar

Valor expresado en A

AAD (II) de Electrnica Digital. Curso 2016-2017

Pg. 3