Master

Electronique, Energie Electrique, Automatique

Parcours
Systmes embarqus et traitement de linformation
Universit Paris Saclay

Parcours Systmes embarqus et traitement de l'information

 Parcours Systmes embarqus et traitement de
linformation

Partenaires : Universit Paris sud, Tlcom

ParisTech, ENSTA, CEA/INSTN

Objectifs: Recherche & Professionnel

Former des tudiants mme de s'insrer

dans des projets de recherche et/ou
dveloppement de ralisation de systmes
embarqus innovants

Parcours Systmes embarqus et traitement de l'information

 Parcours Systmes embarqus et traitement de
linformation

Systme embarqu : systme lectronique et

informatique autonome, souvent temps rel,
spcialis dans une tche bien prcise.

Parcours Systmes embarqus et traitement de l'information

 Contenu du parcours

Les innovations sur les systmes embarqus

viendront simultanment

De la matrise d'un matriel de plus en plus en

plus complexe (multicoeurs, manycores, GPU,
DSP, FPGA) avec des contraintes de
performances, consommation, scurit, fiabilit

De la prise compte des contraintes logicielles

(aspects temps-rel, spcifications, validation,
paralllisme, etc)

D'une bonne connaissance des applications

(image, robotique, transports, tlcoms, etc) et de
l'adaptation des algorithmes au matriel
Parcours Systmes embarqus et traitement de l'information
 Organisation du parcours

Bas sur des UEs de 30 heures/3 ECTS

Stage 24 ECTS

12 UEsthoriques soit 36 ECTS (360 heures) :

2 UE TC
7 UE optionnelles
Projet
Anglais
Initiation la rechercheou Formation
gnrale (gestion projet, etc)

Parcours Systmes embarqus et traitement de l'information

 ...

Tronc commun

2 UEs
Architecture des processeurs
(processeurs actuels, caches,
superscalaire, VLIW, SIMD, ) :
A. Mrigot UPS

Systmes temps rel 1 :

V. David Kronosafe & INSTN

Parcours Systmes embarqus et traitement de l'information

 Spcialisations

Choix de 7 UEs optionnelles

Organisation des UEs en 4 spcialisations chacune de 4 UEs

Architecture
Systmes et outils logiciels
Informatique industrielle
Traitement de donnes

L'tudiant choisit une spcialisation (4 UEs)

+ 1 UE dans chacune des 3 autres spcialisations (3 UEs)

Permet de concilier
Spcialisationdans un domaine scientifique et technique
Connaissances larges des diffrents aspects d'un systme

Parcours Systmes embarqus et traitement de l'information

 ...

Spcialisation Architecture
Fiabilit et scurit des systmes intgrs
Lirida Naviner et Guillaume Duc TPT
Systmes lectroniques embarqus
O. Hammami ENSTA
Processeurs embarqus et architectures
spcialises (FPGA)
H. Mathias Un. Paris sud
Architecture et programmation parallles
(OMP, Open-CL, MPI, etc)
L. Lacassagne Paris6
Parcours Systmes embarqus et traitement de l'information
 ...

Spcialisation Systme et outils logiciels

Spcification et validation des systmes
embarqus
F. Terrier INSTN
Ordonnancement des systmes temps-rel
L. Pautet TPT
Optimisation et temps rel
Y. Sorel INRIA
Linux embarqu
F. Bimbard UPS

Parcours Systmes embarqus et traitement de l'information

 ...

Spcialisation informatique industrielle

Automatique pour l'II et les SE
S. Tliba UPS
Instrumentation et interfaage des
systmes embarqus
A. Elouardi UPS
Contrle embarqu pour la robotique et les
vhicules autonomes
S. Bouaziz UPS
Paralllisation d'applications sur GPU
M. Vasiliu UPS
Parcours Systmes embarqus et traitement de l'information
 ...

Spcialisation Traitement de donnes

Vision robotique
S. Le Hgarat UPS
Reconnaissance vocale
C. Barras UPS
Apprentissage statistique
J.-M. Martinez INSTN
Fusion de donnes
R. Reynaud UPS

Parcours Systmes embarqus et traitement de l'information

 Organisation de l'anne

Mises niveau TS, C++, VHDL, + image, architecture, systme

S3 sept-nov 6 UEs
Cours de tronc commun
Anglais
Formation gnrale ou Initiation la recherche
1 UE spcialisation
+ 1 (ou 2) autre choisir

S4 dec-fev 6 UEs
3 UEs par spcialisation
2 autres choisir
Projet (sur une des UEs de spcialisation)

Stage Mars-Juillet

Parcours Systmes embarqus et traitement de l'information

Remises niveau

D'ici fin septembre, remises niveau dans diffrents

thmes:

Programmation C++

Traitement de signal

VHDL

Parcours Systmes embarqus et traitement de l'information

T1: Architectures avances
Alain Mrigot (UPS)

Evolution technologique et impact sur les architectures des

processeurs
Evolution des jeux d'instructions
Processeurs pipeline
Paralllisme d'instruction et processeurs superscalaire et
VLIW
Hirarchie mmoire, caches
Multicoeurs, problme de cohrence de donnes
Processeur graphiques, GPU, CUDA
18h cours, 10h TP

Parcours Systmes embarqus et traitement de l'information

T2: Sytmes Temps-Rel et Sret de
Fonctionnement
Vincent David (INSTN & Kronosafe) et Frdric Thomas

Introduction et objectifs (problmes clefs des systmes temps-rel et

de la sret de fonctionnement, problmatique du logiciel,
paralllisme, test et dterminisme, notion de gnie logiciel)
- Synchronisation dans les systmes asynchrones
- Verrous, problmes lis aux architectures multicoeurs, smaphores
- Preuves de proprits et analyses des systmes parallles partir
de la modlisation en rseaux de Petri
- Introduction la sret de fonctionnement des systmes critiques
- Principe et mthode de conception des systmes critiques cadencs
par le temps, construction de systmes parallles dterminismes
- Principe de mise en oeuvre des systmes critiques
21h cours, 7h TP

Parcours Systmes embarqus et traitement de l'information

A1: UE Fiabilit et Scurit des Systmes Intgrs
Lirida Naviner & Guillaune Duc
Tlcom ParisTech

La fiabilit et la scurit sont deux facettes de la sret de

fonctionnement
La fiabilit est laptitude dun systme assurer la continuit
de service durant un certain laps de temps
La scurit est laptitude du systme prserver la
confidentialit et lintgrit des informations
Cette UE aborde ces deux notions appliques aux circuits
lectroniques et dans une moindre mesure, aux systmes
embarqus
Comment analyser la scurit ou la fiabilit dun circuit
Comment lamliorer (et valuer le cot de ces amliorations)

Parcours Systmes embarqus et traitement de l'information

A2 Systmes lectroniques embarqus
Omar Hammami
ENSTA

Architectures de systmes (homognes et htrognes)

Technologie semiconducteur 2D et 3D
Flots de conception et de fabrication
Modlisation mathmatiques et physiques de SOC
Synthse de haut niveau
Mthodologie de conception ASIC 2D et 3D/optoelectronique.
Analyse interactions
architecture/implmentation/programmation.
Projet: conception multicoeur htrogne sur FPGA (Zynq) et
ASIC (Tezzaron).
14h cours, 14h TP
Parcours Systmes embarqus et traitement de l'information
A3 Processeurs embarqus et architectures
spcialises
Herv Mathias
UPS
Contenu
Architecture du processeur NIOS (Cours 5h) :
diffrentes architectures possibles, configurations de
mmoire cache, interruptions, instructions
personnalisables, bus avalon pour interfacer des Carte Terasic DE2-70 avec
priphriques Cyclone 2
IP et priphriques embarqus (Cours 2h) :
description de diffrents priphriques fournis par Altera ou
University Program et mise en uvre en association
avec le processeur NIOS.
Mini-projet (TP 23h) : Implantation dun algorithme de
diffrentes manires sur un FPGA et comparaison des
performances obtenues : implantation purement
logicielle avec diffrentes architectures de processeur et
diffrents types de mmoire (On Chip Ram , SRAM,
SDRAM), utilisation de coprocesseurs conus en VHDL
et associs de diffrentes manires au NIOS
(priphrique externe, priphrique sur bus Avalon,
coprocesseur intgr lALU)
Parcours Systmes embarqus et traitement de l'information
A4 Architecture et programmation parallles
Lionel Lacassagne
Universit Paris 6

Architectures gnralistes (processeurs multi-coeurs SIMD), et

acclrateurs associs (GPU et Xeon Phi)
Architectures pour l'embarqus: architectures lgrement parallle
(processeurs ARM, DSP Texas Instrument) et massivement
parallle (Tilera Tile64, Kalray MPPA).
- Classification des diffrents type d'algorithmes (rguliers,
irrguliers) et problme d'quilibrage de charge.
- Principaux langages et API (intrinsics SIMD, OpenMP 2 4,
OpenCL, Cuda, Cilk, X10, HPF, CoArray Fortran, Sigma-C)
- Implantation d'algorithmes reprsentatifs de diffrents domaines
applicatifs (HPC, synthse d'image, vision par ordinateur):
multiplication matricielle, stencil 2D et convolution, calcul
d'histogramme.
19h cours, 9h TP
Parcours Systmes embarqus et traitement de l'information
B1 Ordonnancement et noyaux
pour les systmes embarqus temps rel
Laurent Pautet
Tlcom ParisTech
Domaines cibls : automobile, ferroviaire, avionique, espace

Programme : 16h CM, 10h TP, 2h TD

Thorie de lordonnancement mono et multi-curs
Noyaux temps rel et Interfaces de programmation
Environnement de programmation crois
Noyaux et bus dans lautomobile et lavionique

Cours : ENSTA ParisTech

Parcours Systmes embarqus et traitement de l'information

B2 Modlisation de systmes et logiciels embarqus
Franois Terrier & Florian Noyrit
CEA/INSTN
Modlisation systme (SysML) :
- Analyse des besoins et spcification du systme.
- Modlisation de larchitecture du systme.
- Modlisation du comportement.
- Modlisation daspects transverses.
Utilisation des modles :
- Modlisation et analyse des proprits temps-rel dun systme
embarqu avec le profil normalis MARTE.
- Simulation des systmes par excution des modles.
Techniques avances de lIDM :
- Dfinition dun langage de modlisation spcialis (DSML) et dfinition
dun gnrateur de code.
6h cours 18h TP
Parcours Systmes embarqus et traitement de l'information
B3 Optimisation des systmes distribus
temps rel embarqus Y. Sorel INRIA

- Contexte, gnralits, mise niveau sur les modles formels utiliss(graphes, ordre partiel, automate, etc.),
liens entre automatique et informatique, conception systme sre par construction : mthodologie
Adquation Algorithme Architecture

- Spcification fonctionnelle des algorithmes applicatifs, limites des modles formels classiques et proposition
d'un nouveau modle. Prsentation du langage synchrone SIGNAL pour la spcification, la vrification
formelle et la simulation fonctionnelle

- Spcification non fonctionnelle des architectures matrielles et des caractristiques temporelles. Modle formel
d'architecture multicomposant forme de composants programmables (processeurs, multi-coeur) et non
programmables (ASIC, FPGA) communicant (bus, rseau, crossbar, etc.).

- Limites de l'ordonnancement temps rel monoprocesseur classique

- Formalisation de l'ordonnancement temps rel distribu (multiprocesseur) sr par construction

- Optimisation de l'ordonnancement temps rel distribu (temps, ressources)

- Techniques de gnration automatique de code embarqu sr

- Prsentation du langage SynDEx d'aide l'implantation de systmes distribus temps rel embarqus srs et
optimiss

- TD/TP sur le langage SIGNAL, TD/TP sur le langage SynDEx

17H30 Cours 3H30 TD 7H TP

Parcours Systmes embarqus et traitement de l'information

B4: Linux embarqu
Franck Bimbard
UPS

2 sances de cours:
Connatre les avantages et les inconvnients des solutions Open Source
Connatre le fonctionnement dun systme Linuxembarqu ainsi que les
principales distributions existantes.
Savoir choisir une cible adquate et dvelopper des pilotes pour un matriel
particulier.

6 sances de TP:
Installation d'un noyau Linux embarqu sur une Raspberry PI 2
Mise en oeuvre de priphriques comme lthernet
Dveloppement dun pilote
Dveloppement dune application embarque sous la forme dun mini-projet
Prrequis : Langages C/C++, Systmes UNIX/Linux (commandes et programmation)

Parcours Systmes embarqus et traitement de l'information

 C1 Instrumentation et interfaage des systmes
embarqus
Abdelhafid Elouardi
UPS

- Chaine d'acquisition de donnes : du capteur au calculateur

Techniques d'interfaage capteurs, actionneurs et calculateurs.
Interfaage via une architecture programmable type FPGA.
Utilisation dune carte d'acquisition industrielle : niveau matriel et logiciel.

Interfaces de communications inter/intra circuits

Support physique et implantation matrielle.
Protocoles de communication synchrone/asynchrone.
Mcanisme d'optimisation d'changes et de transmission de donnes.
Bus actuels : architecture, performances, commandes et protocoles dInterfaces.

Interfaage des systmes embarqus

Caractristiques gnrales et architectures matrielles des systmes embarqus.
Rapprochement des traitements auprs des capteurs/actionneurs.
Mthodes de prototypage et validation.

Multiplexage dans les systmes embarqus multi-capteurs

Prsentation des principaux bus : CAN, LIN, FLEXRAY.
Prsentation dtaille du bus CAN, du contrleur et mise en uvre logicielle.
Mcanisme d'optimisation d'changes.
Etude d'un systme multiplex.

14h cours, 14h TP

Parcours Systmes embarqus et traitement de l'information

C2 Identification & commande des systmes :conception
dalgorithmes
Sami Tliba, Luca Greco UPS
Programme :
Commande numrique : synthse de correcteurs
numriques PID, RST
Identification : principaux algorithmes dobtention de
modles (ARX, ARMAX, Erreur de sortie, B. & J. )
Objectifs :
Savoir formaliser algorithmes type rcursifs en commande
& identification pour implantation sur architecture de
commande temps-rel
Applications :
Asservissement de systmes : servo-mcanismes;
rgulation temprature; robotique
Estimation de paramtres : surveillance et dtection de
panne (monitoring); construction de modles pour cde
num.
Commande adaptative : processus voluant au cours du
temps)
21H cours, 7h TP
Parcours Systmes embarqus et traitement de l'information
C3 Contrle embarqu pour la robotique et les vhicules
autonomes
Samir Bouaziz UPS

Architectures matrielles pour le contrle commande base

de capteur/Actionneur
Cycle de contrle et mise en vidence des verrous
Mise en uvre concrte dans le pilotage d'un robot
(architecture bi processeurs et distribution des fonctions)
Hirarchisation des fonctions.
Communication robot/station de supervision.

10h Cours, 18h TP

Parcours Systmes embarqus et traitement de l'information

C4 Paralllisation d'applications sur GPU
Marius Vasiliu UPS

Architecture GPU et applications

DirectX, OpenGL et autres moteurs de rendu
Shaders, vertex, textures, primitives 3D
Multimdia, jeux et interaction haptique
Stroscopie et ralit virtuelle
Acclration d'applications de calcul, simulation ...
C++ / Cuda / OpenCL / OpenMP
Paralllisation, kernels, profiling
De l'embarqu mobile aux superordinateurs
14 cours, 14h TP

Parcours Systmes embarqus et traitement de l'information

D1 Vision robotique
Sylvie Le Hgarat & Emanuel Aldea UPS

Traitements haut-niveau
Morphologie mathmatique (fonctionnelle)
Segmentation et optimisation
Classification (approches globales)
Dtection de changement

Vision temps-rel et embarque

Points dintrt
Estimation de mouvement
Couleur, texture
21h cours, 7h TP
Evaluation: contrle continue + anlyse d'articles

Parcours Systmes embarqus et traitement de l'information

D2 Reconaissance et interaction vocale
Claude Barras & Alexandre Allauzen UPS

Aspects thoriques

Connaissances, modles, algorithmes

production et perception de la parole, phontique

modles et algorithmes statistiques de dcodage et traduction de la parole

Approche pluridisciplinaire: sciences cognitives, statistiques, linguistique, reconnaissance
des formes, perception, psychologie, intelligence artificielle, traitement du signal
Aspects exprimentaux et applicatifs
Thmes de recherches prsents

indexation multimodale et transcription enrichie de corpus audio-visuels

interaction orale (dialogue et interaction mdiatise, dtection des motions et

applications en robotique sociale)

traduction automatique parole-parole

Nombreux projets et partenaires dans un contexte technologique porteur (Apple Siri,

Google Voice Search)
14h cours, 14h TP
Parcours Systmes embarqus et traitement de l'information
D3 Apprentissage Automatique et Analyse Exploratoire
Jean Marc Martinez & Stphane Gazut CEA/INSTN

Maitriser les mthodes du Machine Learning

Apprentissage supervis, non supervis
Rseaux de neurones : Perceptron, architectures multi-
couches, algorithmes dapprentissage
Mthodes de validation : leave one out, cross validation,
bootstrap
Modles noyaux, Support Vector Machine
Classification ascendante hirarchique, Kmeans

18h cours, 9h TPs (Scilab)

Parcours Systmes embarqus et traitement de l'information

D4 Fusion de donnes multicapteurs
Roger Reynaud, Sylvie Le Hgarat UPS

Architecture des systmes de fusion

Mthodes probabilistes bayesiennes.
Thorie des possibilits.
Thorie des Fonctions de croyance. Thorie de l'vidence.

tude de cas
Systme de surveillance
Localisation

17h cours, 10h TP

Parcours Systmes embarqus et traitement de l'information

Anglais
Lundi aprs midi, btiment 336

1re sance 26/09 Test de niveau

Cours du 3 octobre au 5 dcembre

Passage du Toeic en fvrier

Parcours Systmes embarqus et traitement de l'information

 PRO et recherche

Le master est la fois PRO et recherche

PRO : UE formation gnrale

(droit du travail, gestion de projet, communication)
Recherche : UE initiation la recherche
(confrences et tudes d'articles)

Stage de dveloppement en entreprise ou stage de

recherche dans un laboratoire public ou priv

Parcours Systmes embarqus et traitement de l'information

Formation gnrale

Droit du travail

Gestion de projets

Communication
CV
Lettre de motivation
Entretien

Parcours Systmes embarqus et traitement de l'information

Initiation la recherche

Sances de confrences sur de sujets connexes au

master:
En 2015-2016: Le calcul embarqu parallle TRT, La
robotique cognitive, Compilation pour machine parallle,
Estimation probaliste des parametres temporels de
systemes temps reel, Nano calcul, Capteurs intgrs de
vision, Machines neuromimtiques, Ethique de la
recherche, ..

Aprs chaque sance, prsentation de 2 articles par des

tudiants, discussion et critique.

Parcours Systmes embarqus et traitement de l'information

Projet

Projet faire en cours d'anne partir de novembre

Deux ou trois tudiants par projet

Une semaine pour finir le projet + soutenance dbut mars

Les projets sont lis une UE et effectu dans un des

laboratoires support du master.

Les sujets seront prsents fin octobre

Parcours Systmes embarqus et traitement de l'information

Stage

De mars septembre (dure minimale 4 mois)

Peut tre dans un laboratoire de recherche ou une entreprise

Bosch, EDF, Safran, Thales, Air liquide, Siemens, General

Electric, Alsthom, Matra, valo, Renault, etc
Start-ups: Archimej, numscale, shopline, Theraclion, Silltech,
Innov+, ...

Parcours Systmes embarqus et traitement de l'information

...

Commencer chercher rapidement

Internet, rpertoire du master, ...

Enseignant rfrent
Rapport intermdiaire aprs 6 semaines de stage

Rapport de stage

Soutenance dbut septembre

Parcours Systmes embarqus et traitement de l'information

Emploi du temps et Lieu des cours

Voir l'emploi du temps en ligne

Universit Paris sud

Bt 220

Bt 620 (maison de l'ingnieur) C4, C3

Bt 640 PUIO D2 + TP T1, A4

INSTN T1, T2, B2, D3

ENSTA A2, B1

Tlcom ParisTech A1

Parcours Systmes embarqus et traitement de l'information

Choix des options

Capacit daccueil limite des Ues

A1 32 A2 32 A3 18 A4 20
B1 24 B2 18 B3 18 B4 15
C1 28 C2 24 C3 15 C4 15
D1 32 D2 20 D3 20 D4 20

Capacit d'accueil limite des options

A: 16, B: 12, C: 12, D: 14

Envoi d'un formulaire de choix d'option mercredi

Formulaire de choix des UEs optionnelles vendredi

Parcours Systmes embarqus et traitement de l'information

Dbouchs

RECHERCHE
Thse dans un des laboratoires associs au M2R : IEF,
LIMSI, CEA, ENSTA, Tlcom ParisTech, INRIA, INRETS,
ENS Cachan, etc
Recherche industrielle

PRO
Industrie lectronique, informatique, quipementiers,
semiconducteurs, transport, tlcom, etc

Parcours Systmes embarqus et traitement de l'information

Financement de thse

Nombreux mcanismes de financement

Ecole doctorale(s) (bourses du ministre)
Bouses d'organismes de recherche : CNRS, CEA, INRETS,
INRIA, ASE, etc.
Bourses CIFRE (collaboration entre organisme de recherche
public et industrie)
Financement sur contrat de recherche

Parcours Systmes embarqus et traitement de l'information

 QUESTIONS?

Parcours Systmes embarqus et traitement de l'information