Cristian Navarro, Neil Gutirrez Lpez, Alexander Escobar Velsquez

PLL (Lazo amarrado por fase)

Cristian Navarro Muete, Neil Gutirrez Lpez, Alexander Escobar Velsquez
cjnm1994@hotmail.com, neilngl15@hotmail.com,alexescobarvlgmail.com
Universidad De Cundinamarca
Sede Fusagasug

RESUMEN: mediante la prctica de laboratorio, se .

realiza un circuito PLL (lazo amarrado por fase),
con el fin de analizar su funcionamiento, su seal
de salidas y sus tres modos de operaciones de
acuerdo a los estados de entrada del mismo; en
este informe de laboratorio se presentan sus
diversos resultados de los modos de operacin
tales como seales, valores de frecuencia y
amplitud; adems de clculos realizados para que
el PLL pueda amarrarse a una frecuencia dada.
Palabras clave: PLL (lazo amarrado por fase),
voltaje de error, comparador de fase, oscilador
controlado por voltaje.
II. OBJETIVOS
Disear y obtener la seal de salida del
circuito PLL, la cual es una onda de tipo
cuadrada
Analizar y entender de forma clara el
funcionamiento de un PLL en sus tres
modos de operacin.
Lograr seales de enganche, captura y
desenganche de la frecuencia con el PLL
respecto a su entrada.

ABSTRACT: through the laboratory practice, its III. MATERIALES Y EQUIPOS

performed a PLL circuit (phase-locked-loop), with
the purpose of analyze its operation, its signal Cable, conectores, caimanes (necesarios).
outputs and its three operating mode according to Multmetro digital.
the input states of the same. In this lab report is Protoboard (1 unid).
present results of its various operating modes such
Osciloscopio digital.
as signals, frecuency and amplitude values;
Fuente triple.
besides calculations done for the PLL can be
Generador de ondas.
locked to a given frequency.
Software: ISIS proteus.
Keywords: PLL (Phase-Locked-Loop), error
voltage, Phase comparator, Voltage controlled Condensadores cermicos de 4.7nF(1
oscillator. unid); 47pF (1 unid).

I. INTRODUCCIN Condensador electroltico de 10uF.

Los circuitos PLL fueron un gran avance en la
electrnica de procesamiento y control de seales
en las telecomunicaciones, aunque al comienzo su
popularidad y comercio eran bajos debido a su
complejo esquema circuital, a media que
evoluciono la electrnica a una escala de
miniaturizacin en CI, los PLL fueron cada vez ms
usados para una gran cantidad de aplicaciones,
una de estas fue la ayuda a mantener frecuencias
establecidas en un circuito para poder ser
manipulados en la transmisin de datos y dems
esto da lugar a un mejor envi de datos sin
daarse algunos datos debido a frecuencias
elevadas las cuales eran propensas al ruido y
frecuencias no deseadas.
Mediante este documento se dar a conocer el
funcionamiento terico y tcnico de un PLL, sus
modos de operacin, diagrama de bloques y la
prctica y obtencin de datos del mismo en el aula
de laboratorio.
Resistencia de 10K.
LM 565CN.
IV. MARCO TERICO
PLL (lazo amarrado por fase):
Es un sistema conformado por bloques electrnicos
que conectados entre si y con una
retroalimentacin, con el fin de realizar un lazo
amarrado por fase.
en fin el PLL es un sistema de control retroalimen-
tado de lazo cerrado en la que la frecuencia de la
seal de voltaje retroalimentada es el parmetro de
interes, y no solamente el voltaje. El PLL
proporciona una sintona selectiva y filtrado de
frecuencia, sin necesidad de componentes
externos como capacitores o bobinas.
Historia Breve: los lazos de fase cerrada se
usaron por primera vez en el ao 1932 para la
deteccin de sncrona de de seales de radio;

Comunicaciones Anlogas Carlos Humberto Montufar

 Cristian Navarro, Neil Gutirrez Lpez, Alexander Escobar Velsquez

sistemas se telemetra espacial y circuitos de 2) Modo de captura: una vez

instrumentacin; pero debido a su gran tamao, aplicada una frecuencia de entrada la
complejidad, ancho de banda angosta y coste su frecuencia del oscilador controlado por
uso disminuyo por varios aos. Con la llegada de la voltaje empieza a cambiar, y se dice que
integracin a gran escala en los circuitos el lazo amarrado por fase est en modo
integrados, los PLL debido a esta tcnica de de captura.
fabricacin redujeron espacio y fabricados en un 3) Modo de amarre por fase: la frecuencia
solo chip todo los bloques electrnicos que este del VCO cambia continuamente para
posea de esta manera se logro un mejor compacto coincidir con la frecuencia de la entrada.
en sus circuitera logrando un fcil uso, conexin y Cuando la frecuencia de la entrada es
configuracin del mismo. igual a la frecuencia de la salida, se dice
que el lazo amarrado por fase est en
Aplicaciones: modo de amarrado por fase. El lazo ed
Deteccin de tono. retroalimentacin mantiene el amarre
Decodificacin estereofnica. cuando cambia la frecuencia de la seal
Sntesis de frecuencias. de entrada.
Generacin de frecuencias. La frecuencia central (fo) es la frecuencia libre del
Control de velocidad de motores. VCO. El intervalo de amarre fL se define como el
intervalo de frecuencias de entrada alrededor de la
Decodificadores de FM estreo.
frecuencia central, para el cual el lazo puede
Filtros de rastreo.
mantener el amarre. El intervalo de captura fc se
Transmisores y receptores de frecuencia
define como el intervalo de frecuencias de entrada
sintonizada. alrededor de la frecuencia central para el cual el
Decodificadores FSK. lazo se amarrar partiendeo de una condicin sin
amarre.
Funcionamiento:
Cuando no hay seal externa entrada, el voltaje de
salida (Vsal) es igual a cero. El VCO funciona a
una frecuencia establecida, llamada su frecuencia
natural o de funcionamiento libre (fn), que se
ajusta con un resistor Rt, y un capacitor Ct
externos. Si se aplica al sistema una seal de
entrada, el comparador de fase compara la fase y
la frecuencia de la seal de entrada con la
frecuencia natural del VCO y genera un voltaje de
error, Vd(t), que se relaciona con la diferencia de
fase y frecuencia entre las dos seales. Este
voltaje de error se filtra, amplifica y aplica a la
terminal de entrada del VCO. Si la frecuencia (fi) de Figura 1. Intervalo de enganche del PLL.
entrada es suficientemente cercana a la frecuencia
natural del VCO, (fn), la naturaleza de
retroalimentacin del PLL hace que se sincronice o
amarre el VCO con la seal de entrada. Una vez
amarrada, la frecuencia del VCO es
idntica a la de la seal de entrada, a excepcin de
de una diferencia finita de fase, que es igual a la
fase de la seal de entrada menos la fase de la
seal de salidad del VCO.

Modos de funcionamiento del PLL:

1) Modo libre: durante el modo libre, no

existe una frecuencia (o voltaje) de
entrada y el VCO funciona a una Figura 2. Intervalo de captura del PLL.
frecuencia fija, correspondiente al voltaje
de entrada aplicado que es igual a cero 0.
Esta frecuencia se conoce como
frecuencia central o frecuencia libre, (fo).

Comunicaciones Anlogas Carlos Humberto Montufar

 Cristian Navarro, Neil Gutirrez Lpez, Alexander Escobar Velsquez

Figura 4. Caracteristica de la salida

de frecuencia de un VCO, en funcion del voltaje de
polarizacin.

Figura 3. Intervalos de enganche y captura del

PLL. Figura 5. Intervalos de amarre fL, captura fc y
frecuencia central o natural fo.

Bloques o partes del PLL:

Comparador de fase.
Filtro pasabajas.
Amplificador de baja ganancia.
Oscilador controlado por voltaje VCO.

Figura 6. Diagrama de bloques (1) de un PLL.

Comunicaciones Anlogas Carlos Humberto Montufar

 Cristian Navarro, Neil Gutirrez Lpez, Alexander Escobar Velsquez

Figura 7. Diagrama de bloques (2) de un PLL.

V. PROCEDIMIENTO Y RESUTADOS

CIRCUITO PLL (Phase-Locked-Loop):

Para el montaje de laboratorio se utiliza un PLL en

circuito integrado llamado NE 565.

Figura 9. Diagrama de bloques y terminales del NE

565.

Figura 8. Diagrama de terminales del PLL NE 565.

Comunicaciones Anlogas Carlos Humberto Montufar

 Cristian Navarro, Neil Gutirrez Lpez, Alexander Escobar Velsquez

Normalmente C 3=0.001uF

Con los anteriores clculos se garantiza que el

circuito PLL logre los tres modos de operacin de
acuerdo a las frecuencias asignadas.

Simulacin:

Se procede a realizar la simulacin del circuito PLL

montando los componentes con los valores que se
han calculado, se implementa el software ISIS
Proteus para elaborar la simulacin.

Figura 10. Diagrama de bloques del PLL NE 565.

Clculos:
Se disea un PLL con una frecuencia central o

natural f 0=3 KHz .

Intervalo de captura f c =60 Hz .

Alimentacin Vcc=VEE =12V .

Capacitor C 1=0.01uF .

1.2 1.2
R 1= =
4C 1fo 4( 0.01 uF )( 3 KHz )
R 1=10 K

8fo 8( 3 KHz )
fL= = Figura 11. Circuito PLL en simulador ISIS proteus.
Vcc(VEE ) 10V (10V )
Montaje:

24000 Luego de realizar la simulacin, se procede con el

fL= =1.2 KHz (Frecuencia de montaje en protoboard del circuito como puede
20
observarse a continuacin.
intervalo de enganche)

fL 1.2 KHz
C 2= =
2 3600fc 2 360060 Hz 2
2

1.2 KHz
C 2= =14.73 uF
81.43106

Comunicaciones Anlogas Carlos Humberto Montufar

 Cristian Navarro, Neil Gutirrez Lpez, Alexander Escobar Velsquez

Figura 12. Montaje en protoboard del circuito PLL.

Figura 14. Seal enganchada variando a
Pruebas y resultados:
frecuencias bajas.
Luego del montaje completo del circuito PLL,
Luego siguiendo la variacin, hacia una frecuencia
finalmente se procede a visualizar la forma de onda
ms baja, la seal del PLL se desengancha, y la
de la salida del circuito y sus modos de operacin,
frecuencia en la cual comienza a desengancharse
en osciloscopio, observando las caractersticas de
es 1.633KHz.
amplitud, frecuencia, ciclo til entre otros.

La seal del PLL de salida es la amarilla, y la azul

es la entrada del osciloscopio. Para este primer
caso se observa que las seales estn
enganchadas; y la frecuencia es de 3KHz y es
exactamente el valor fo que se realiz en los
clculos.
Los cambios se observan respecto a la seal azul
de entrada por lo que se est variando.

Figura 15. Seal desengancha a una frecuencia

baja o mnima de fL.

Luego de esto se trata de buscar la frecuencia de

enganche mximo, es decir al contrario del caso
anterior que es el mnimo, para este caso se vara
la frecuencia de entrada aumentando su valor, y la
seal se desengancha en el valor de 4.405KHz.

Figura 13. Seal enganchada en la frecuencia

central.

Luego la seal de entrada es variada hasta una

frecuencia de 1.779KHz, en la cual todava la seal
se encuentra ene enganche, esto quiere decir que
hasta estos valores existe y se cumple la
frecuencia de intervalo de enganche.

Comunicaciones Anlogas Carlos Humberto Montufar

 Cristian Navarro, Neil Gutirrez Lpez, Alexander Escobar Velsquez
Figura 14. Seal desenganchada a una frecuencia
alta o mxima de fL.
VI. CONCLUSIONES
Mediante la prctica de laboratorio, se
observaron las distintas seales de los
tres modos de funcionamiento del PLL,
modo libre, modo captura y modo de
enganche.
Se observa un cambio o variacin de fase
en la salida del PLL, esto quiere decir que
en el comparador se est logrando la
Comunicaciones Anlogas
diferencia de fases y con
buen funcionamiento.
Se determina que la seal de PLL se
desengancha a unas frecuencias mnimas
y mximas, y la frecuencia se captura
desde llevando las frecuencias desde los
puntos mnimos y mximos hacia la
frecuencia fc cercana a las 60Hz de la
frecuencia central de 3KHz, es decir a
2940Hz y 3060Hz.
El PLL es un bloque integrado que tiene
muchas aplicaciones en la electrnica de
telecomunicaciones, control de datos,
control de dispositivos y muchos ms,
ampliamente utilizado hoy en da.
VII. BIBLIOGRAFA
[1] circuitos microelectrnicos anlisis
y diseo (libro digital); Muhammad H.
Rashid.
[2] Sistemas electrnicos de
comunicaciones (libro digital); Roy
Blake.
[3] sistemas de comunicaciones
electrnicas (libro digital); Tomasi;
Prentice Hall.
Carlos Humberto Montufar