1.

Se consider o memorie cache cu opt linii (ce pot stoca opt blocuri din MP), iar MP
mprit logic n 32 de blocuri. Dac memoria cache este goal indicai (inclusiv prin
schema bloc a memoriei cache) unde se poate stoca blocul numrul 15 al MP n cazul n
care memoria cache folosete: (a) Mapare direct; (b) Mapare asociativ pe seturi cu
dimensiunea doi; (c) Mapare complet asociativ
Vezi NOTA1
REZ:

Mapare asociativ
Complet asociativ: Mapare direct: pe 2 seturi: blocul
blocul 15 se poate blocul 15 poate fi 15 stocat n
stoca n oricare stocat doar n linia oricare linie din
linie de cache 7 (15 mod 8) setul 3 (15 mod 4)

Linie Linie Linie

nr. nr. nr.
0
1
2
3
4
5
6
7

0
1
2
3
4
5
6
7
0
1
2
3
4
5
6
7
Cache

Set Set Set Set

0 1 2 3

Adrese (nr) blocuri

Bloc
nr.
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
0
1
2
3
4
5
6
7
8
9

Memorie

i. 1
la maparea direct i = j modulo m, unde i = numrul liniei de cache, j = numrul blocului
din MP, m = numrul total de linii ale cache
ii. la maparea asociativ pe seturi: i = j modulo v i m = v k, unde i = numrul setului din
cache, j = numrul blocului din memoria principal, v = numrul total de seturi din cache,
k = numrul de linii pe fiecare set, m = numrul total de linii n cache
iii. La mapare complet asociat se poate considera j = 15, m = 8, v = 1, k = m = 8

1
2. Se presupune o memorie cache mapat direct, cu 4 linii (cadre bloc de memorie). Pentru o
succesiune de referine la adresele de bloc descrise mai jos (n format hexazecimal),
determinai dac la adresa de bloc marcat se obine HIT sau MISS.

0, 1, 3. 3, A, B, A, B, C, 3, 1, 0, 4, 3, 4, .....

HIT sau MISS ?

Rezolvare
Line 0

Line 1 CACHE
Line 2
Line 3

La maparea direct i = j modulo m, unde i = numrul liniei de cache, j = numrul (adresa)

blocului din MP, m = numrul total de linii ale cache

time

0133ABABC310434 L0, miss

0133ABABC310434 L1 miss
0133ABABC310434 L3 miss
0133ABABC310434 L3 hit
0133ABABC310434 L2 miss
0133ABABC310434 L3 miss
0133ABABC310434 L2 hit
0133ABABC310434 L3 hit
0133ABABC310434 L0 miss
0133ABABC310434 L3 miss
0133ABABC310434 L1 hit
0133ABABC310434 L0 miss
0133ABABC310434 L0 miss
0133ABABC310434 L3 hit
0133ABABC310434 L0 hit

2
3. Pentru un sistem de memorie (memorie principal i memorie cache cu mapare direct)
avnd parametrii:
Memoria principal (MP) este adresabil pe octet i are capacitatea de 16 MB
Pentru maparea n cache MP este mprit (logic) n 4M blocuri de cte 4Bytes
Cache cu capacitate de stocare 64 KB
Dimensiunea liniei memoriei cache (bloc) = 4Bytes
Determinai:
a. Dimensiunea adresei de memorie principal
b. Numrul de linii (bloc) adresabile n cache
c. Dimensiunea etichetei (tag)
d. Desenai schema bloc a memoriei cache cu mapare direct i indicai n care linie din
cache se va stoca cuvntul cu adresa de memorie: 1D000A (hex)

Rezolvare:
a. 16 Mbytes, 24-bit (224 = 16M)
b. 64KB/4B = 16 K linii (214 linii a cte 4 B)
t=a-r-w bits
r bits w bits

tag block word a bits address

t=8 bits r=14 bits w=2 bits

tag
0 1 2 3

00000 H
00001 H

00002 H 1D

00003 H

(0001 1101 0000 0000 0000 1010

3FFFF H

(0001 1101 0000 0000 0000 1010

3
4. Pentru aceleai valori numerice ca n problema anterioar, dac maparea este complet
asociativ, n care din liniile memoriei cache se poate stoca cuvntul cu adresa de
memorie: 1D000A (hex)

Rez: n oricare linie din cache