37

3. CIRCUITE LOGICE DISCRETE

3.1. Circuite logice elementare

La baza construirii circuitelor logice st structura de algebra logic. Aceasta. mai

poart numele de algebr boolean n onoarea matematicianului englez George Boole care , n
secolul trecut, prin lucrarea sa The Laws of Thought a pus bazele calculului propoziional,
fundamentnd algebra propoziiilor cu dou valori.
Formal, algebra logic se poate defini pe o mulime cu dou elemente dup cum
urmeaz.

3.1.1. Elemente de algebr logic

Fie mulimea Z = {0, 1}. O funcie logic de n variabile este o aplicaie definit pe
Zn i lund valori n Z , f :Zn Z .
Exist cteva funcii logice mai importante pe care le prezentm mai jos.

A. Funcia logic NU ( negaie logic, complementare, NO) ; este o funcie logic de o

variabil descris de urmtorul tabel de adevr :
Simbolul utilizat pentru funcia NU este o linie deasupra variabilei care este
complementat.

B. Funcia logic SAU ( sum logic, disjuncie , reuniune, OR - n limba englez).

Funcia SAU este o funcie de dou variabile de intrare i este
descris de tabelul de adevr alturat. Simbolul pe care l vom
folosi pentru funcia SAU va fi +.
38 Capitolul 3 : CIRCUITE LOGICE DISCRETE

C. Funcia logic SI ( produs logic, conjuncie, intersecie, AND - n limba englez).

Funcia SI este o funcie de dou variabile de intrare i

este descris de tabelul de adevr alturat. Simbolul pe care l
vom folosi pentru funcia SI va fi . ( produs ).

Pentru cele trei operaii descrise mai sus se pot stabili o serie de proprieti care sunt
prezentate mai jos, fr demonstraie.

1. Comutativitatea : A + B = B + A ; A . B = B . A
2. Asociativitatea : A + ( B + C ) = ( A + B ) + C ; A. ( B . C ) = ( A. B ) . C
3. Absorbia : A. (A+ B ) =A ; A+ ( A. B ) =A
4. Distributivitatea: A . ( B + C ) = ( A . B ) + ( A . C ) ; A + ( B . C ) = ( A + B ) . ( A + C )
5. Idempotena : A+A=A ; A.A=A
6. Element unitate : A + 0 = A ; A. 1 =A
7. Legile lui 0 i 1 : A + 1 = 1 ; A. 0 = 0
8. Elementul de negaie : A A 0 ; A A 1

9. Dubla negaie : A A

10. Relaiile De Morgan : A B A B ; A B A B

Mulimea Z pe care s-au definit cele trei operaii care ndeplinesc proprietile 1- 10
are o structur de algebr logic sau boolean n raport cu cele trei operaii.
Cele trei operaii SI, SAU, NU mai poart numele de operaii logice elementare sau
funcii logice elementare. Cu ajutorul acestor funcii elementare se poate exprima oricare alt
funcie logic de oricte variabile de intrare - Aceste funcii formeaz un sistem complet.

Observaii :
- Proprietile 1-10 nu sunt independente ntre ele ; unele pot fi deduse pe baza celorlalte.
- Pentru trei-patru variabile de intrare o funcie logic poate fi descris cu ajutorul tabelului
de adevr care n definitiv prezint corespondena dintre fiecare punct al domeniului de
definiie al funciei i valoarea funciei n acel punct. Acest lucru este posibil pentru c
mulimea Z este discret (i are puine elemente ! ). Funciile de mai multe variabile, ns,
sunt descrise cu ajutorul expresiilor matematice utiliznd simbolurile pentru SAU, SI, NU.
- Funciile SAU, SI se pot extinde fr probleme (sunt asociative, comutative, etc. ) la mai
mult de dou variabile.
3.1.2. Circuite logice elementare . Simbolizare
 39

Circuitele logice sunt circuite electronice, alimentate de la o surs de tensiune de

alimentare, la intrarea croara se aplic semnale electrice (tensiune sau curent ) i la ieirea
crora se obin rspunsuri electrice. Realiznd o coresponden biunivoc ntre mrimile
electrice pe de o parte i simbolurile 0 i 1 pe de alt parte se poate stabili funcia logic
realizat de circuitul electronic n sensul c variabila de intrare se aplic la intrarea
circuitului - este semnalul de intrare iar valoarea funciei logice rezult la ieirea
circuitului este rspunsul circuitului.

Din punct de vedere al duratei semnalului pus n coresponden cu simbolurile 0 i 1

distingem :
- logic de inpuls : simbolurile 0 i 1 se asociaz cu semnale de tip impuls ( de exemplu
prezen impuls i absen impuls ); n acest caz cuplajul ntre circuite electronice se face
prin intermediul condensatoarelor.
- logic de nivel : simbolurile 0 i 1 se asociaz cu dou nivele de tensiune continu; n
acest caz cuplajul ntre circuite se realizeaz direct.

n cele ce urmeaz vom ntlni cu precdere logica de nivel (se va specifica distinct
orice alt situaie ). Circuitele logice, n marea lor majoritate, sunt alimentate de la o surs de
tensiune pozitiv. Tensiunea continu afectat pentru simbolurile 0 i 1 poate fi mai apropiat
de potenialul sursei de alimentare sau al masei. n acest sens ntlnim :
- logic pozitiv (cel mai des folosit) : simbolul 0 corespunde la o tensiune
sczut, apropiat de potenialul masei, iar simbolul 1 corespunde la o tensiune mare, mai
apropiat de potenialul sursei de alimentare.
- logic negativ : corespondena ntre simboluri i nivele de tensiune
invers fa de situaia anterioar.
n general nu este nici un avantaj al utilizrii uneia dintre variantele de mai sus. n cele
ce urmeaz noi vom utiliza logica pozitiv . Trecerea de la o logic la alta are drept efect
trecerea operaiei logice n duala sa ( SI n SAU i invers ).

Circuitele care realizeaz funciile logice elementare ( SI, SAU, NU ) poart numele
de circuite logice elementare sau pori logice. Aa cum pentru descrierea unor funcii logice
mai complexe sunt folosite expresii logice (construite cu litere care desemneaz variabile i
simbolurile operaiilor ) , pentru implementarea acestor funcii se vor folosi circuite obinute
prin conectarea porilor logice ntre ele.
40 Capitolul 3 : CIRCUITE LOGICE DISCRETE

Fig.3.1 Simboluri utilizate pentru circuitele logice elementare

3.1.3. Parametrii unei pori logice

Principial, poarta logic este

un circuit electronic care arat ca n
fig. 3.2.
De regul poarta
reprezentativ n legtur cu care
sunt prezentai parametrii unei familii
de circuite logice este poarta NU.
Principalii parametrii care
intereseaz n funcionarea unui
circuit logic sunt :
- caracteristica de transfer;

Fig. 3.2. Circuit logic

- impedan de intrare;
- impedan de ieire;
- timp de propagare;
- tensiune i curent de alimentare;
 41

A. Caracteristica de transfer

Caracteristica de transfer Uo = f ( Ui) asigur compatibilitatea ntre nivelele logice

furnizate la ieirea unei pori i nivelele necesare la intrarea porii care urmeaz. n principiu
dac se face o coresponden ntre simbolurile 0 i 1 pe de o parte i nivelele E 0 i E1 pe de
alt parte ca n fig. 3.3.b , caracteristica de transfer ce ar caracteriza o poart inversoare ar
arta ca n fig. 3.3.c. n realitate o asfel de caracteristic nu este viabil pentru c este definit
numai n dou puncte i orice perturbaie care ar modifica tensiunea de intrare ne-ar plasa n
zone n care caracteristica nici nu este definit !

Fig. 3.3. Caracteristica de transfer pentru o poart inversoare

a. tabel de adevr; b. coresponden ; c. caracteristic n principiu
d. caracteristica ideal pentru o poart inversoare

Fig.3.4. Caracteristic de transfer real pentru o poart inversoare

n fig.3.4. se prezint o caracteristic de transfer real pentru o poart inversoare n

legtur cu care se definesc ( n principiu vom folosi literele U i V cu sensul de a defini o
tensiune fr o predilecie deosebit) :
- VOH tensiune de ieire pentru nivel mare la ieire 1 logic ( H High ).
42 Capitolul 3 : CIRCUITE LOGICE DISCRETE

- VOL tensiune de ieire pentru nivel mic la ieire 0 logic ( L Low ).

- UL = VOH VOL impuls ( amplitudine ) logic.
- A i B puncte de funcionare : sunt punctele de pe caracteristica de
transfer ce corespund la abscise VOL i respectiv VOH ( se consider poarta comandat de una
similar i atunci tensiunea de ieire a primei pori este tensiune de intrare pentru a doua
poart ).
- C punct prag : punctul de intersecie dintre dreapta ce unete cele dou
puncte de funcionare A, B i caracteristica de transfer.
- Uprag tensiune de prag : tensiunea de intrare corespunztoare punctului
prag.
- D i E puncte de ctig unitar : puncte de pe caracteristica de transfer avnd
panta egal cu 1.
- MZ0 i MZ1 - margine de zgomot : diferena dintre tensiunea de intrare
corespunztoare unui punct de funcionare i punctul de ctig unitar cel mai apropiat; exist
margine de zgomot pentru 0 logic la intrare i pentru 1 logic la intrare; se observ c n
U 0
poriunea marginii de zgomot panta caracteristicii de transfer este subunitar, adic 1
U i
; rezult faptul c orice perturbaie n tensiunea de intrare se transmite cu amplitudinea
micorat la ieirea circuitului !
- panta caracteristicii de transfer n punctul prag C ( nefigurat n fig. 3.4. ).

n fig. 3.3 d. este prezentat o caracteristic de transfer ideal : tensiunea de ieire

este fix E0 sau fix E1 ( se corespund la VOL i respectiv VOL n fig,3.4. ), bascularea are loc
exact la mijlocul impulsului logic, caracteristica de transfer are pant infint n momentul
basculrii, cele dou margini de zgomot sunt egale ntre ele i egale cu jumtate din impulsul
logic.

Caracteristica de transfer poate fi definit n principiu i pentru tensiuni de intrare mult

mai mari dect VOH sau tensiuni de intrare negative de orice valoare - n realitate ns circuitul
electronic se defecteaz dac la intrare i se aplic tensiuni ce depesc gama permis .

B. Impedana de intrare

Aa cum s-a figurat n fig.3.2., impedana de intrare ntr-un circuit logic se poate
prezenta sub forma unui capaciti i a unei rezistene :
 43

- capacitatea, mpreun cu rezistena de ieire a circuitului anterior va aciona ca un

circuit RC trece-jos ducnd la ntrzieri n propagarea semnalului.
- rezistena finit de intrare ncarc circuitul anterior i de aceea un circuit va putea
comanda numai un numr finit de intrri !

Este posibil ca sursa E s lipseasc i de

asemenea este foarte posibil ca rezistena de
intrare s aib valori diferite pentru situaiile
cu simbol 0 logic la intrare sau 1 la intrare
vezi fig.3.5.
Prin convenie, curentul care intr n
poart are semnul + iar cel care iese are
semnul - . Vom nota curentul de intrare cu I I :
corespunztor celor dou nivele logice care se
Fig. 3.5. Circuitul de intrare al unei pori
pot aplica la intrare avem IIL i IIH. De regul
curentul IIL are sensul de ieire din poart
( semnul ) iar curentul IIH are sensul de intrare n poart (semnul + ).
Unele intrri, pentru circuite mai complicate (numrtoare, monostabile, etc. ), pot s
aib curentul de intrare mai mare dect cel corespunztor unei intrri standard pentru familia
de circuite din care face parte.
Sursa de semnal Ui care se aplic la intrarea circuitului logic trebuie trebuie s asigure
valoarea i sensul curentului necesar la intrare.

C. Impedana de ieire

Circuitul de ieire al unei pori,

Fig. 3.6. Circuit de ieire al unei pori
curent asigur i curentul de intrare II necesar la intrarea porii care urmeaz este necesar s
prezentat principial n fig.3.6., trebuie s
asigure cele dou nivele de tensiune : H
i L. De regul impedana de ieire RO
difer pentru cele dou stri. De
asemenea i curentul de ieire IO are
valori i sensuri distincte n cele dou
stri. Acest curent ncarc i descarc
eventuala sarcin capacitiv este de
dorit s fie ct mai mare adic implicit
rezistenele RO ct mai mici. Acest
44 Capitolul 3 : CIRCUITE LOGICE DISCRETE

se asigure compatibilitate ntre sensul i valoarea curenilor de intrare i ieire. Datorit

rezistenelor de ieire este posibil ca tensiunea de ieire V OL sau VOH efectiv msurat la
ieirea circuitului s difere de tensiunea de ieire n gol EOL respectiv EOH .

Fig.3.7. Circuit de ieire n contratimp i circuit de ieire asimetric

n fig.3.7. sunt prezentate dou variante de circuit de ieire:

- etajul de ieire n contratimp conine dou comutatoare, K1 i K2 , care lucreaz n
opoziie. Cele dou rezistene, ROL i ROH , au n cazul ideal valoarea 0; ele reprezint de fapt
rezistenele parazite ale comutatoarelor (implementate fie cu tranzistoare bipolare fie cu
tranzistoare MOS).
- etajul de ieire asimetric are un singur comutator, dar are dezavantajul c rezistena de
ieire ROH coincide de fapt cu R; aceasta trebuie s fie mult mai mare dect rezistena
rezidual a comutatorului (aci notat cu r), adic R >> r, att pentru a nu aprea curent
periculos ntre cele dou surse atunci cnd K este nchis, ct i pentru a fixa nivelul de ieire
ct mai aproape de EOL

Fig. 3.8. Fan-out

 45

- n aceeai situaie de K nchis.

n legtur cu etajul de ieire se definete parametrul numit fan-out care reprezint
numrul de intrri standard care pot fi comandate de o ieire i se calculeaz cu relaia

IO
n aplicat att nivelului H ct i nivelului L (se au n vedere valorile standard ale
II
curenilor specifici familiei de circuite logice ).

D. Timp de propagare

Acest parametru caracterizeaz ntrzierea cu care apare semnalul de la ieirea

circuitului comparativ cu semnalul logic aplicat la intrarea sa.
Fig. 3.9. Timp de propagare
Se definesc timpii (fig. 3.9.) :
tpLH timp de propagare la variaia
ieirii de la nivel L la nivel H.
tpLH timp de propagare la variaia
ieirii de la nivel H la nivel L.
De regula cei doi timpi nu
sunt egali i sunt puternic
influenai de sarcina care ncarc
circuitul. Valorile date n catalog se
refer la o ncrcare nominal a
circuitului ( de asemenea indicat n
catalog ).

3.2. Circuite logice cu elemente discrete

3.2.1 Circuit SAU cu diode

Poarta SAU cu dou intrri este prezentat n fig,3.10.
Adugnd cte o diod pentru fiecare
intrare nou, circuitul poate fi extins fr
probleme.

Funcionare : fie corespondena 0 logic 0 voli

i 1 logic + EC , unde prin +EC am notat
tensiunea continu de alimentare (nefigurat n
fig.3.10). Dac la ambele intrri se aplic 0 logic,
Fig. 3.10. Circuit SAU cu diode
adic 0 voli, atunci ambele diode sunt blocate i la
ieire avem 0 voli. Dac cel puin una din intrri
46 Capitolul 3 : CIRCUITE LOGICE DISCRETE

este pe 1 logic, atunci dioda respectiv conduce i la ieire avem o tensiune apopiat de +EC
ceea ce corespunde tot la 1 logic. Funcionarea descris corespunde funciei logice SAU.
Caracteristica de transfer : se consider intrarea A lsat n aer i intrarea B la care se aplic
o tensiune de intrare, variabil, n domeniul U I ( 0, + EC ). Tensiunea de ieire se va
determina cu relaia U O t U I t V D i curba UO = f ( UI ) este reprezentat n fig. 3.11.
Pentru diod s-a considerat modelul cel mai simplu , adic : rezisten direct R d = 0 ,
rezisten invers RI = i o cdere de tensiune direct egal cu VD 0,7 V.

Fig. 3.11. Caracteristica de transfer UO = f(UI ) pentru poarta SAU

Dup cum se observ caracteristica de transfer este destul de puin apropiat de una
ideal ! Presupunnd c la cele dou intrri se aplic dou tensiuni oarecare, A(t) i B(t), se
observ c ieirea va avea valoarea U O(t) = max (A(t), B(t)) - VD. Mai mult chiar,
presupunnd tensiunea A(t) = const. = A i la intrarea B aplicat o tensiune variabil B(t) ,
atunci circuitul lucreaz ca un limitator de minim.
Tot din caracteristica de transfer se observ c nivelul H de la ieire este mai mic cu
VD faa de cel de la intrare: se spune c nivelul H de la ieire este degradat fa de cel de la
intrare. Presupunnd un numr de por SAU legate n cascad , fiecare degradeaz nivelul H
i prin cumulare este posibil ca aceast eroare s devin deranjant : n astfel de cazuri este
necesar s se intervin cu un circuit perntru refacerea nivelului H.
Dimensionare : rezistena R se dimensioneaz astfel nct curentul prin diode s rezulte mai
EC VD
mic dect cel admis notat cu Imax : R I max .

Rezistena de ieire : pentru nivel L este chiar R iar pentru nivel H depinde de rezistena de
ieire a circuitului care atac poarta SAU.
Rezistena de intrare : pentru nivel H la intrare este chiar R iar pentru nivel L la intrare
coincide cu rezistena unei diode blocate, fiind foarte mare.
 47

Timpul de propagare este dat de timpul de comutare al diodelor: ton i toff indicat n catalog.
Eliminarea sarcinii stocate n diode se favorizeaz dac se alege rezistena R de valoare ct
mai mic posibil ( se obine implicit i cresterea vitezei circuitului ).

3.2.2 Circuit SI cu diode

Poarta SI cu dou intrri este prezentat n fig,3.12.

Circuitul poate fi extins adugnd cte o
diod pentru fiecare intrare nou,.
Funcionare : presupunem corespondena n care
0 logic 0 voli i 1 logic + EC. Dac ambele
intrri sunt la + EC (deci pe 1 logic), atunci ambele
diode sunt blocate i la ieire avem + E C . Dac cel
puin una din intrri este pe 0 voli atunci dioda
respectiv conduce i la ieire avem o tensiune
Fig. 3.12. Circuit SI cu diode
apopiat de 0 voli ceea ce corespunde la 0 logic.
Funcionarea descris corespunde funciei logice
SI.
Caracteristica de transfer : se consider intrarea A lsat n aer i intrarea B la care se aplic
o tensiune de intrare variabil n domeniul U I ( 0, + EC ). Tensiunea de ieire se va
determina cu relaia U O t U I t V D i curba UO = f ( UI ) este reprezentat n fig. 3.13.
Pentru diod s-a considerat modelul cel mai simplu , adic: rezisten direct R d = 0 ,
rezisten ivers RI = i o cdere de tensiune direct egal cu VD 0,7 V.

Fig. 3.13. Caracteristica de transfer UO = f(UI ) pentru poarta SI

Dup cum se observ nici caracteristica de transfer pentru funcia SI nu este apropiat
de una ideal ! Presupunnd c la cele dou intrri se aplic dou tensiuni oarecare, A(t) i
48 Capitolul 3 : CIRCUITE LOGICE DISCRETE

B(t), se observ c ieirea va avea valoarea UO(t) = min ( A(t), B(t) ) + VD. Presupunnd
tensiunea A(t) = const. = A i la intrarea B aplicat o tensiune variabil B(t) , atunci circuitul
lucreaz ca un limitator de maxim.
Tot din caracteristica de transfer se observ c nivelul L de la ieire este mai mare cu
VD fa de cel de la intrare : se spune c nivelul L de la ieire este degradat fa de cel de la
intrare. Presupunnd un numr de por SI legate n cascad, fiecare din ele degradeaz nivelul
L i prin cumulare este posibil ca aceast eroare s devin deranjant: n astfel de cazuri este
necesar s se intervin cu un circuit perntru refacerea nivelului L ( vezi circuitele DTL ).
Dimensionare : rezistena R se dimensioneaz astfel nct curentul prin diode s rezulte mai
EC VD
mic dect cel admis, notat cu Imax : R I max ( aceeai relaie cu cea de la circuitul

SAU).
Rezistena de ieire : pentru nivel H este chiar R iar pentru nivel L depinde de rezistena de
ieire a circuitului care atac poarta SI.
Rezistena de intrare : pentru nivel L la intrare este chiar R iar pentru nivel H la intrare
coincide cu rezistena unei diode blocate, fiind foarte mare.
Timpul de propagare este dat de timpul de comutare al diodelor : t on i toff indicat n catalog.
Eliminarea sarcinii stocate n diode se favorizeaz dac se alege rezistena R de valoare ct
mai mic posibil ( se obine implicit i cresterea vitezei circuitului ).
Att la circuitul SI ct i la circuitul SAU se obsev compromisul care se face la
alegerea rezistenei R :
- o valoare ct mai mic favorizeaz viteza circuitului;
- o valoare mai mare favorizeaz consumul circuitului de la sursa EC (consum ct mai mic);

3.2.3. Circuit NU realizat cu tranzistor bipolar

Schema unui circuit logic NU realizat cu un tranzistor bipolar este prezentat n fig.
3.14.
Funcionare : s presupunem corespondena
1 logic + EC , respectiv 0 logic 0 voli.
Dac la intrare se aplic 0 voli, tranzistorul
este blocat i la ieire se obine + E C . Dac la
intrare se aplic +EC atunci , printr-o alegere
corespunztoare a rezistenelor RB i RC ,
tranzistorul se satureaz i la ieire se obine
aproximativ 0 voli. Funcionarea corespunde
Fig. 3.14. Circuit NU realizat cu tranzistor
unui circuit NU.
bipolar npn
 49

Caracteristica de transfer se traseaz adoptnd pentru tranzistor modelul din fig.3.15. : n

circuitul de baz o rezisten rBE ( de regul de valoare mic uneori se va neglija n
comparaie cu RB ), o surs de tensiune U = 0,5 0,6 V ( tensiunea de deschidere a unei
junciuni pn cu siliciu ) i o diod ideal D 1 ( Rd = 0 , RI = i cdere de tensiune nul n
conducie); n circuitul de colector o surs comandat de curent IB ( este factorul de
amplificare n curent al tranzistorului ) i o diod ideal D2 nseriat cu sursa UCE sat care
modeleaz funcionarea n saturaie a tranzistorului (UCE sat = 0 0,1 V ).
Pentru trasarea caracteristicii de transfer se calculeaz curentul de baz din circuitul
bazei i apoi din circuitul de colector se calculeaz tensiunea de ieire cu
U O E C I B RC

Fig. 3.15. Circuitul i modelul pentru trasarea caracteristicii de transfer a inversorului

construit cu un tranzistor npn

n caractaristica de transfer , fig. 3.16., se deosebesc urmtoarele regiuni:

- regiunea AB : pentru UI < U 0,5 V curentul de baz este nul IB = 0 i tranzistorul
este blocat; tensiunea de ieire este UO EC i
curentul absorbit de la surs este nul; se
obine poriunea AB de pe caracteristic ce se
caracterizeaz prin UOH = EC
- regiunea BC : pentru U < UI < UI sat
Se calculeaz curentul de baz cu
relaia :

U I U (3.1)
IB
RB rBE
i apoi se calculeaz tensiunea de ieire cu
relaia urmtoare :

Fig. 3.16. Caracteristica de transfer

50 Capitolul 3 : CIRCUITE LOGICE DISCRETE

RC RC
U O E C I B RC U I E C U (3.2)
R B rBE R B rBE
Se observ c (3.2) reprezint ecuaia unei drepte n planul UO = f(UI ). n punctul C
tensiunea de ieire atinge valoarea UCE sat . n acest moment tensiunea de intrare are valoarea

U I sat U E C U CE sat
R B rBE
RC
- regiunea CD : crescnd n continuare UI peste valoarea UI sat tranzistorul devine
saturat, tensiunea de ieire rmnnd fixat la aproximativ UCE sat ; pe msur ce crete UI se
spune c tranzistorul intr n suprasaturaie i tensiunea de ieire are o uoar tendin de
scdere ( evident rmnnd pozitiv n jurul valorii de 0 voli ). n aceast regiune, curentul de
baz (calculat cu (3.1)) va crete odat cu U I n timp ce curentul de colector IC rmne
E C U CEsat
constant la valoarea I C I Csat . De aici se deduce relaia cu care vom
RC
caracteriza un regim de saturaie : I B IC (3.3)
Ca urmare tensiunea de ieire ce corespunde nivelului L este U OL = UCE sat = 0,1 V iar
curentul absorbit de la surs n acest punct este IC sat care a fost calculat mai sus.

n cele ce urmeaz vom amna analiza parametrilor inversorului pentru a face unele
scurte observaii privind regimul de saturaie al unui tranzistor bipolar.
Observaii :
1. Regiunea de saturaie a unui tranzistor se
caracterizeaz prin aceea c att jonciunea baz emitor
ct i jonciunea baz-colector sunt polarizate direct, UBE
0,7 V i UBC 0,8 V (diferena se datoreaz nivelului de
dopare diferit pentru colector i emitor: n i respectiv n+ ).
2. Dac s-ar aplica i n regiunea de saturaie
ecuaia (3.2) , caracteristica ar continua dup linia ntrerupt din fig. 3.16, poriunea CE.
3. Pentru a impune (a verifica) regimul de saturaie al unui tranzistor, n mod practic
se va proceda conform uneia din urmtoarele dou metode echivalente :
a. Se calculeaz curentul de baz IB din circuitul bazei; se presupune tensiunea
UCE = 0 i apoi se calculeaz curentul de colector; se verific dac cei doi cureni astfel
calculai ndeplinesc relaia (3.3) factorul pentru tranzistor se ia din catalog.
b. Se calculeaz curentul de baz IB din circuitul bazei; se presupune egalitatea
IB = IC i apoi se calculeaz tensiunea de ieire cu relaia (3.2); se verific faptul c tensiunea
UO astfel calculat este mai mic dect 0 ( echivalent cu a ne situa pe poriunea CE de pe
caracteristica de transfer ! ).
 51

Exemple :
1.Pentru circuitul din figura 3.17. dimensiona rezistenele astfel nct tranzistorul s fie
saturat.
Soluie : aplicm prima metod i vom calcula curenii
E C U BE i I C E C U CEsat ( s-a neglijat
IB
RB RC
rezistena rBE n comparaie cu RB ). Impunem relaia (3.3) :

E C U BE E C U CE sat
i neglijnd UBE i UCE
RB RC

sat se obine relaia aproximativ RC RB

Fig.3.17. Exemplul 1

2. Pentru circuitul din figura alturat stabilii starea de conducie a tranzistorului.

Soluie :Deoarece UI > U rezult IB > 0 i

implicit rezult IB > IC 0.
Deci, dac rezistena de colector este foarte
mare, la limit chiar circuit ntrerupt, tranzistorul este
saturat.

Fig. 3.18. Exemplul 2

Revenind la circuitul inversor se face observaia c marginile de zgomot ale

caracteristicii de transfer sunt foarte asimetrice . Pentru simetrizarea caracteristicii de transfer
se poate adopta soluia cu nserierea n baza tranzistorului a unei diode Zenner sau a mai
multor diode obinuite polarizate direct. Caracteristica de transfer se va transla orizontal exact
cu valoarea adugat de aceste elemente nseriate.
52 Capitolul 3 : CIRCUITE LOGICE DISCRETE

Fig.3.19. Simetrizarea caracteristicii de transfer

Impedana de ieire a circuitului este chiar RC pentru nivel H i este egal cu impedana
tranzistorului saturat (mult mai mic ! ) pentru nivel L. Se observ faptul c circuitul are o
ieire asimetric.
Impedana de intrare este aproximativ egal cu RB + rBE pentru nivel H la intrare i foarte
mare (rezistena de intrare a tranzistorului blocat) pentru nivel L la intrare.
Timpul de propagare al inversorului este dat de timpul de comutaie al tranzistorului se
recomand alegerea unui tranzistor de comutaie (dimensiune mic ceea ce duce la capaciti
mici asociate cu jonciunile tranzistorului; dopare cu aur ceea ce mrete curentul de
recombinare i implicit micoreaz timpul de via al purttorilor ducnd la rapida eliminare a
lor din jonciunile saturate ).
De asemenea se face precizarea c dac se aleg componentele astfel nct inegalitatea
(3.3) este satisfcut prea puternic, tranzistorul este suprasaturat ceea ce mrete timpul de
comutare spre blocare. n aceast situaie sarcina stocat n jonciunea BE este mai mare
mai nti tranzistorul evolueaz din suprasaturat n saturat ( din punctul D n punctul C pe
caracteristica de transfer ) i abia apoi ncepe s ias din conducie.
Pentru dimensionarea celor dou rezistene rezult cteva cerine contradictorii:
- RC mare mrete rezistena de ieire pentru nivel H dar RC mic duce la consum de
la sursa de alimentare mrit pentru nivel L la ieire precum i la micorarea fan-out- ului.
- RB mare duce la mrirea timpului de eliminare a sarcinii stocate n jonciunea BE
a tranzistorului dar RB prea mic duce suprasaturaie ( vezi exemplul 1 de mai sus ).

n concluzie RB i RC se aleg astfel nct pentru nivel L la ieire tranzistorul s fie

saturat la limit inegalitatea (3.3) satisfcut la limit.
Se poate folosi un condensator de accelerare (speedup
capacitor) n paralel cu rezistena de baz RB . Acesta asigur o cale
de impedan mic pentru evacuarea sarcinii stocate n jonciunea
BE , acionnd similar condensatoarelor de la atenuatorul compensat
vezi cap. 2.3.
 53

3.3. Circuite logice DTL ( Diode transistor logic )

Dei fr perspectiv de dezvoltare, circuitele DTL mai sunt folosite n instalaii

industriale puternic perturbate, ca circuite logice izolate, iar o parte din soluiile constructive
sunt preluate n cadrul unor circuite logice moderne.
Construcie:
- circuit SI realizat cu diodele
D1, D2 i rezistena R1.
- circuit NU realizat cu
tranzistorul T.
- circuit pentru adaptarea
nivelului realizat cu dioda serie
DS ( eventual i DS ) i rezistena
R3 (reamintim c circuitul SI cu
diode degradeaz nivelul L ).

Fig. 3.20. Poarta DTL

Funcionare
Fie ambele intrri pe 1 logic adic legate la +EC; diodele de intrare sunt blocate , dioda
serie DS este n conducie i, alegnd convenabil rezistenele R1, R2, R3, se asigur conducia
la saturaie pentru tranzistorul T: la ieire se obine 0 logic.
Dac cel puin una din intrri este la 0 voli atunci respectiva diod de intrare conduce,
i n punctul notat cu X se obine tensiunea V X = VD = 0,7 V . Acest potenial poate eventual
s aduc dioda DS la limita de conducie, dar tranzistorul T este sigur blocat, deci la ieire este
nivel H aproximativ egal cu +EC.
Din funcionare rezult c circuitul realizeaz funcia SI-NU (vezi i construcia
circuitului ).

Caracteristica de transfer .
La intrarea B se aplic o tensiune de intrare variabil n domeniul VI ( 0, +EC ) ,
fig.3.21. ntr-o prim aproximaie facem presupunerea c dioda D S nu exist (rolul ei se va
preciza ulterior). Deosebim urmtoarele regiuni ale caracteristicii de tranfer :
- pentru VI < VD = 0,7 v ; tensiunea n baza tranzistorului este VBE = VR3 < VD i ca
urmare tranzistorul este blocat. Ieirea este pe nivel H : VOH = EC. Curentul prin rezistena R1
se mparte spre intrare i spre rezistena R3. Curentul de intrare se calculeaz cu :
EC V I V D V
I IL I R1 I R3 I (curentul IIL are sensul de ieire din poart).
R1 R3
54 Capitolul 3 : CIRCUITE LOGICE DISCRETE

- pentru VI > VD = 0,7 v ; cnd tensiunea de intrare atinge valoarea aproximativ egal
cu VD tranzistorul se deschide i tensiunea n punctul X devine VX = VD + VBE on = 2VD
Crescnd n continuare tensiunea de intrare peste valoarea VD , tensiunea n punctul X nu
poate depi valoarea 2VD i ca urmare dioda de intrare se blocheaz. ntregul curent al
rezistenei R1 comut spre R3 i baza tranzistorului, saturndu-l pe acesta din urm. La ieire
se obine nivel L egal cu VOL = VCE sat 0,1v. Curentul de intrare n poart este foarte mic,
fiind egal cu curentul invers al unei diode , IIH 0.

Fig.3.21. Trasarea caracteristicii de transfer pentru circuitul DTL

Caracteristica de transfer reprezentat n fig.3.22 are n realitate o alur mai puin coluroas
datorit faptului c intrarea n conducie a tranzistorului nu este aa brusc precum s-a
explicat (are loc n jurul valorilor de VBE = 0,5 V 0,6 V ).

Dac se introduce i dioda suplimentar

DS atunci caracteristica de transfer se pstreaz ca
alur doar c este translat orizontal cu tensiunea
VD - n acest mod se simetrizeaz marginile de
zgomot (acesta este rolul diode DS ).

Fig. 3.22. Caracteristica de transfer pentru

poarta DTL

n fig. 3.23 sunt prezentate porile DTL care au fost lansate n anii 60-70. Poarta
normal are dezavantajul faptului c necesit dou surse de alimentare. Sursa VBB este
 55

necesar pentru a menine n conducie cele dou diode D3 i D4 n ambele stri ale circuitului
i a micora n acest fel timpul de comutare al circuitului.
Poarta DTL modificat , fig.3.22.b., are o schem asemntoare doar c una dintre
diodele serie a fost nlocuit cu un tranzistor ( T1 ) astfel polarizat ( R4 ) nct nu se poate
satura. Valorile pentru tensiunile de intrare VIL i VIH ct i pentru tensiunile de ieire VOL i
VOH rmn aceleai ca la seria normal.
Avantajul utilizrii tranzistorului T1 n locul diodei serie D3 const n faptul c atunci
cnd tranzistorul de ieire T2 conduce (de fapt nivelul VOL la ieire) tranzistorul T1 lucreaz ca
repetor pe emitor i suplimenteaz curentul de baz pentru T2. Se realizeaz n acest fel un
fan-out mrit pentru poarta DTL modificat comparativ cu poarta DTL de baz.

Fig. 3.23. Exemple de pori DTL : a. poarta DTL seria normal; b. poarta DTL seria
modificat (seria 930)

Problem : Calculai fan-out-ul pentru circuitele DTL din fig. 3.22. a. i b.

Civa parametri ai porii DTL modificat sunt :

VOH / VOL 5V / 0,1 V
VIH / VIL 1,5V / 1,2 V
Impuls logic 4,8V
Fan-out 8
Tensiune de alimentare 5V
Putere disipat per poart 30 mW
Timp de propagare 30 ns