93

5. CIRCUITE LOGICE ECL

Familia ECL (Emiter Coupled Logic logic cuplat prin emitor) este o familie de
circuite logice bipolare cu tranzistoare nesaturate care funcioneaz n clas A. Evitnd starea
de saturaie a tranzistoarelor se elimin timpul de stocare i se obine o vitez de comutare
foarte mare, rezultnd familia logic cea mai rapid.
Structura de principiu a acestor
circuite este cea a unui amplificator
diferenial, fig. 5.1. ntruct cele dou
tranzistoare sunt legate mpreun la
rezistena de emitor RE (are rol de
generator de curent), familia logic se
numete cu cuplaj prin emitor.
Se utilizeaz dou surse de
alimentare, una pentru montajul
diferenial i alta pentru etajele de
Fig. 5.1. Circuit ECL principiu ieire, pentru a minimiza efectul de
zgomot al ieirilor asupra intrrilor.
Baza tranzistorului T2 este meninut la o tensiune de referin fix VR. Dac tensiunea
VI de intrare aplicat pe baza lui T1 este mai mic dect VR (echivalent cu simbolul 0 logic),
T1 este blocat i ntregul curent al rezistenei R E circul prin T2. Valorile VR, R2 i RE se aleg
astfel ca T2 s lucreze n regiunea activ normal i nu la saturaie. Deoarece T 1 este blocat se

obine V1 VCC 1 , adic 1 logic i deoarece T2 conduce V2 este de potenial cobort

(neprecizat ca valoare), deci 0 logic.
Dac tensiunea de intrare V1 este mai mare dect VR (1 logic) se blocheaz T2 i
conduce T1 prelund ntregul curent din RE. Se obine la ieirea V1 nivel cobort (0 logic) i
V2 VCC 1 adic nivel 1 logic.
94 Capitolul 5 : CIRCUITE LOGICE ECL

Repetoarele pe emitor de la ieire fixeaz nivelele de ieire n c.c. i asigur impedana

de ieire sczut. Se asigur astfel un fan-out ridicat (cca 25) i ncrcarea rapid a
capacitilor de sarcin, deci vitez mrit. Totodat se observ c aceste repetoare decaleaz
tensiunea cu cca. 0,75 V ntre punctele V1 i V2 pe de o parte i respectiv V01 i V02 pe de alt
parte, fr ns a schimba ordinea ntre ele.
Se observ c circuitul are dou ieiri dintre care ieirea V01 este inversoare, iar
ieirea V02 este neinversoare.
Tensiunile de alimentare, nivelele logice i valorile rezistenelor se aleg astfel nct
curentul prin RE s aib aproximativ aceeai valoare pentru cele dou nivele de ieire. n felul
acesta funcionarea ntregului circuit apare similar cu a unui comutator care comut curentul
fix din rezistena RE de la un tranzistor la altul.
Circuitele ECL sunt fabricate sub forma unor circuite integrate logice de sine
stttoare sau pri componente ale unor circuite VLSI (mai degrab soluiile specifice unei
tehnici ECL adoptate n realizarea unor blocuri funcionale din compunerea unor structuri
VLSI). Ca circuite MSI sunt mai multe serii de circuite ECL care difer prin vitez i puterea
consumat. Cele mai cunoscute circuite ECL sunt cele din seria 10 000 i seria 100 000 mai
sunt notate 10K i 100k (cele fabricate fabricate de firma Motorola se numesc MECL i exist
seriile MECL I, MECL II, MECL III, MECL 10 etc.)

5.1. Poarta reprezentativ a seriei 10 000

n fig.5.2. este prezentat schema electric pentru poarta fundamental a seriei 10 000.

Fig.5.2. Circuit ECL SAU din seria 10k

Construcie
Se remarc utilizarea unei singure surse, VEE, negativ, conectat n emitoarele
tranzistoarelor, cele dou linii de alimentare din colector (notate totui VCC1 i VCC2 vezi
 95

cataloage !!) fiind conectate la mas. Analiza schemei arat c n acest fel se realizeaz o
atenuare a zgomotelor induse pe traseele de alimentare de cttre comutarea altor pori
alimentate de la aceeai surs. De asemenea, un scurtcircuit ntmpltor ntre ieire i mas,
nu produce n acest caz nici o daun.
n varianta cu surs pozitiv n colector i mas n emitor, un scurtcircuit ntre ieire i
mas ar duce la suprasolicitarea tranzistorului de ieire putndu-l distruge.
Se poate adopta alimentarea cu VEE la mas i VCC1 i VCC2 pozitive mai ales n cazul n
care urmeaz o interfaare cu circuite TTL sau CMOS.
Funcia SAU este realizat prin plasarea n paralel a tranzistoarelor de intrare
T1' , T1'' , T1''' .Circuitul are dou ieiri, la una obinndu-se funcia SAU i la cealalt SAU-NU.
Ieirile sunt luate de la colectoare prin cele dou repetoare pe emitor T3, T4.
Sursa de referin VR realizat cu T5, D1, D2, R3, R4, R5 este stabilizat la variaii ale
temperaturii. Sursa are valoare negativ VR = -1,175V. n cazul circuitelor ECL, tensiunea de
prag este foarte bine definit (VR) n schimb cele dou nivele logice nu sunt aa bine definite
ca n cazul circuitelor cu tranzistoare saturate (cel puin la ieirea SAU-NU). n plus,
ncrcnd mai mult circuitul (fan-out mrit) nivelul tensiunii la ieire se modific
(tranzistoarele lucreaz n regiunea activ i nu saturate) i deci scade marginea de zgomot
(diferena ntre VI i V0 asigurat). n general fan-out-ul depinde de marginea de zgomot
acceptat.
Impedana de ieire a circuitului prezentat este mic (~6) pentru c este impedana
de ieire a unui repetor pe emitor cu rezisten mic n baz. Timpul de propagare pentru
circuitul prezentat este de cca 2 ns.
Funcionare
Funcionarea circuitului se deduce imediat din funcionarea schemei de principiu
singura modificare fiind adus de grupul tranzistoarelor de intrare T1' , T1'' , T1''' care realizeaz
funcia SAU.
Pentru calculul nivelelor logice la ieire se consider tensiunile de alimentare i
referin VEE = -5,2 V i respectiv VR = -1,175 V, iar cderea de tensiune pe o jonciune BE
conductoare avnd valoarea VBE 0,75V.
Se consider logica pozitiv, adic nivelele corespunztoare pentru 0 logic sunt mai
mici dect cele corespunztoare pentru 1 logic.

Dac la toate intrrile se aplic 0 logic, toate tranzistoarele T 1 sunt blocate i ntregul
curent din RE circul prin T2. Curentul prin RE are valoarea
U RE VR VBE VEE 1,175V 0,75V 5,2V
I RE
RE RE 1,18K
I R E 2,775mA
96 Capitolul 5 : CIRCUITE LOGICE ECL

Neglijnd curenii din baza tranzistoarelor T2, T3, T4 , n colectoarele lui T1 i T2 vor
rezulta tensiunile:
V 0V
1
V 0V R I R I 0 ,832V
2 2 R 2 RE
2

Dup repetoarele pe emitor se determin:

VO1 0,75 V
VO2 1,58 V
innd cont c n emitorul lui T3 rezult 1 logic (SAU-NU), iar n emitorul lui T4 0
logic (SAU) se poate scrie

VOH = - 0,75 V i VOL = - 1,58 V.

Dac se consider c se atac una din intrri cu 1 logic, atunci ntregul curent din R E
va trece prin tranzistorul T1 acesta avnd n baza sa tensiunea V = -0,75V fa de tensiunea de
referin VR=-1,1175 din baza lui T2.
Curentul de emitor va fi:
UR U V BE V EE 0,75 0,75 5,2V 3,7V
IR E
OH 3,13 mA
E
RE RE 1,18K 1,18K
n colectorul lui T1 i T2 vor rezulta tensiunile
V2 0V
V1 R1 I RE 0,29K 3,13mA 0,9V

Dup repetoarele pe emitor vor rezulta tensiunile V02 = VOH = - 0,75 V i respectiv
V01 = VOL = - 1,65 V.

Se remarc faptul c, n timp ce tensiunile V OL i VOH de la ieirea SAU i tensiunea

pentru VOH de la ieirea SAU-NU nu depind de nivelul tensiunii de la intrare, tensiunea pentru
nivel VOL de la ieirea la SAU-NU variaz cu tensiunea de intrare. Caracteristicile de transfer
pentru cele dou ieiri sunt date n fig. 5.3.
Considernd nivelele logice acceptate de intrri ca fiind V IL -1,25V i VIH - 1,1V,
rezult marginile de zgomot

MZL |VOL - VIL| 1,58-1,25 0,33V i

MZH |VOH-VIL| 1,1 - 0,75 0,35V
 97

Fig. 5.3 Caracteristica de transfer pentru poarta ECL din

seria 10k

Ieirea SAU este luat din colectorul lui T2. Atunci cnd ntreg curentul din RE trece
prin T2, potenialul colectorului (aflat la 0 logic) nu depinde dect de V R i rezistenele din
emitor i colector (deci este constant cu tensiunea de intrare VIN). n situaia cu T2 blocat,
tensiunea n colectorul su este 0V, deci iari independent de V IN. Cele dou nivele logice
de la ieirea SAU se observ c sunt constante cu variaia lui VI N vezi fig. 5.3.
n colectorul tranzistorului T1 se obine funcia SAU-NU. n
situaia cu T1 blocat, n colectorul su se obine o tensiune
de 0V de asemenea constant cu VIN .
Atunci cnd pe baza lui T1 se aplic tensiuni de intrare
variabile VIN > VIL = -1,1 V , T2 este blocat i ntregul curent
din RE trece prin T1 , fig. 5.4. n aceast situaie caracteristica
de transfer va avea o pant (vezi fig. 5.3.):
VO R
1
V1 RE
Alegnd R1 considerabil mai mic
dect RE se poate obine o caracteristic de
Fig. 5.4. T1 conductor
transfer plat n regiunea A-B i la ieirea
V02

Pentru VI > -0,44V (regiunea BC din fig. 5.3.), tranzistorul T1 devine saturat i
tensiunea sa de colector urmrete variaiile tensiunii de baz.
98 Capitolul 5 : CIRCUITE LOGICE ECL

Observaie:
1. Este posibil ca unele
variante de circuite ECL s aib
plasate i rezistenele din bazele
tranzistoarelor de intrare T1, figurate
punctat n fig.5.3. i avnd valori de
regul de 50 k. Acestea sporesc
imunitatea la zgomot a circuitelor
ECL iar atunci cnd o intrare este
legat la o ieire ECL, ele intervin n
Fg. 5.5. Funcia SAU cablat ECL
paralel cu rezistenele R5 sau R6 ale
ieirilor fr a le influena
semnificativ. Exist chiar unii fabricani care renun la rezistenele R 5 i R6 n favoarea celor
de la intrri.
2. Etajul de ieire cu repetor permite conectarea mpreun a mai multor ieiri cu
realizarea funciei SAU cablat, fig.5.5.
n final sunt reamintii n mod sintetic parametrii porii ECL din seria 10k pentru o
temperatur de 25 C.

VOH/VOL - 0,75 V / - 1,58 V Fan-out 25

VIH/VIL - 1,1 V / - 1,25 V Tensiune alimentare - 5,2 V
MZH/MZL 0,35 V / 0,33 V Putere disipat per poart 24 mW
Impuls logic 0,83 V Timp de propagare 2 ns