57

4. CIRCUITE LOGICE TTL

Schema de principiu a porii TTL (transistor transistor logic) deriv din poarta DTL,
fig.3.23., prin nlocuirea diodelor de intrare i a diodei serie D3 cu un tranzistor multiemitor de
intrare.

Fig. 4.1. Circuit DTL i circuit TTL ( schem principial )

Tranzistorul multiemitor de intrare, notat T2 n fig.4.1., este fabricat avantajos sub

form monolitic: ntr-o singur regiune izolat, crescut epitaxial i care constituie regiunea
colectorului, se difuzeaz regiunea bazei i n aceasta din urm sunt difuzate cteva regiuni de
emitor.
n fig. 4.2. se pun n eviden cteva aspecte legate de construcia tranzistorului
multiemitor de intrare :
- prin polarizarea adecvat a substratului, jonciunea colector-substrat este polarizat
invers i n acest fel este izolat tranzistorul.
- tranzistorul transversal TT este tranzistorul multiemitor propriu-zis i este util;
apare n mod parazit ns i tranzistorul lateral TL pentru a diminua efectul acestui tranzistor
58 Capitolul 4 : CIRCUITE LOGICE TTL

nedorit se dimensioneaz corespunztor distana (ct mai mare) dintre cele dou regiuni n + de
emitor, astfel nct efectul de tranzistor (datorat bazei nguste) s fie ct mai mic.

Fig.4.2. Seciune prin tranzistorul multiemitor de intrare al circuitului TTL

Funcionarea este aceeai cu a circuitului DTL cu observaia faptului c nivelul L la

ieire este VOL = VD + VCE sat 0,8 V. n realitate schema din fig. 4.1. este numai o schem de
principiu. Un circuit real este completat cu un etaj de ieire n contratimp (totem-pole ) care
asigur tensiunile de ieire VOL i VOH corecte precum i un fan-out crespunztor.
n legtur cu circuitul din fig.4.1. se mai face observaia c dac T 1 este saturat i
potenialul unei intrri coboar (0 logic la intrare), atunci curentul de colector al tranzistorului
multiemitor T2 n funcionare normal asigur o cale rapid pentru eliminarea sarcinii stocate
n baza lui T1. Din acest motiv se renun la rezistena R2 de la circuitul DTL.

4.1. Circuitul TTL standard

4.1.1. Construcie i funcionare

n fig.4.3. este prezentat poarta reprezentativ din seria TTLstandard poarta I-NU.
A. Construcie :
- tranzistorul multiemitor T1 de
intrare care realizeaz funcia
logic SI.
- tranzistorul inversor T2 care
realizeaz funcia logic NU.

Fig. 4.3. Poarta TTL standard

 59

- etajul de ieire n contratimp T3, T4, D care are rolul de a realiza o impedan de
ieire redus.
- diodele de tiere la intrare D1, D2 ( clamp diodes ).
Cteva precizri n legtur cu funcionarea acestor etaje se vor face n cele ce urmeaz.

Fig. 4.4. Etajul de ieire al porii TTL : a. nivel VOH la ieire; b. nivel VOL la ieire

Etajul de ieire n contratimp este comandat de tranzistorul inversor T2 care lucreaz

saturat-blocat (similar tranzistorului din poarta DTL !).
Dac tranzistorul T2 este blocat fig.4.4. a. atunci i tranzistorul T 4 este blocat avnd
baza conectat la mas prin R3. n aceast situaie T3 are baza conectat la Vcc prin R2 i este
deschis (activ sau saturat) lucrnd n regim de repetor pe emitor. La ieire se obine o tensiune
ridicat corespunztoare nivelului H , notat VOH i care are valoarea aproximativ :
VOH Vcc V R2 V BE V D Vcc 2 V D 3,6 V (4.1)
unde s-a neglijat VR2 deoarece curentul de baz pentru T3 este neglijabil ( de cca. ori mai
mic dect curentul de emitor care coincide cu curentul de ieire al porii ). n acest caz ieirea
debiteaz curent spre sarcin. Impedana de ieire mic a repetorului pe emitor T3 asigur o
constant de ncrcare mic pentru eventualele capaciti parazite i deci ncrcarea lor rapid.
Dac tranzistorul T2 este saturat fig. 4.4. b. atunci prin divizorul R2, R3 se asigur
saturarea i pentru tranzistorul T4. n aceast situaie potenialul bazei tranzistorului T3 fa de
mas se calculeaz cu V BT 3 VCE sat T2 V BE sat T4 0,8 V 0,1 V 0,9 V
Aceast tensiune de 0,9 V este insuficient pentru a deschide jonciunea BE a lui T 3 nseriat
cu dioda D i ca urmare T3 este blocat. La ieire se obine nivelul L care este egal cu tensiunea
de saturaie a tranzistorului T4 adic VOL 0,1 V . Se observ c dac nu ar exista dioda D
atunci tensiunea de 0,9 V din baza lui T3 ar putea deschide tranzistorul T3 simultan cu T4 ceea
60 Capitolul 4 : CIRCUITE LOGICE TTL

ce ar duce la situaie de avarie un curent periculos de la V cc la mas prin cele dou

tranzistoare deschise precum i un nivel logic neprecizat la ieire.n aceast a doua situaie
( T2 saturat ) circuitul absoarbe curent dinspre sarcin , fig. 4.4. b. Eventualele capaciti
parazite de la ieire sunt descrcate rapid prin T4 saturat.
Etajul de ieire n contratimp are o structur care asigur o impedan mic de ieire n
ambele stri logice la ieire. Se precizeaz de asemenea faptul c n momentele de basculare a
ieirii de la un nivel la cellalt este posibil ca pentru durate de timp foarte mici s avem
momente de conducie simultan pentru ambele tranzistoare curentul periculos care apare n
aceste momente este limitat de rezistena R4 .
Diodele de tiere D1 i D2 n mod normal sunt blocate atta timp ct tensiunea de
intrare este n domeniul VI [0, +Vcc ] . Este posibil ns ca asociat cu fronturile de durat
foarte mic s apar oscilaii , fig. 4.5., deoarece conexiunile se comport ca linii de
transmisiune i de regul sunt ncrcate pe sarcini neadaptate .
Aceste oscilaii negative aplicate n emitorul
tranzistorului T1 saturat se propag prin acesta i coboar
potenialul colectorului sub potenialul masei putnd
deschide jonciunea colector substrat fig.4.2. Deoarece
nu exist nici o rezisten nseriat cu aceast jonciune,
curentul care apare nefiind limitat exist pericolul
distrugerii circuitului de intrare la porii.
Fig. 4.5. Oscilaii amorsate de n scopul diminurii acestor efecte, fiecare intrare a
fronturile foarte abrupte tranzistorului multiemitor de intrare are o diod de limitare
(clamping diode) plasat chiar sub contact (mai cu seam
la circuitele din seriile TTL rapide). Aceste diode limiteaz oscilaia negativ de intrare la cca
VD 0,7 V i absorb energie din semnalul oscilant de la intrare contribuind la rapida
amortizare a oscilaiilor parazite.
n legtur cu construcia circuitului standard se mai face observaia c rolul celor
dou diode serie de la circuitul DTL (adaptarea ieirii circuitului SI la intrarea circuitului NU
precum i mrirea marginii de zgomot pentru 0 logic la intrare) este preluat acum de jociunea
BC a tranzistorului T1 n serie cu jonciunea BE a tranzistorului T4.

B. Funcionarea circuitului TTL standard

Funcia logic realizat de acest circuit este evident SI-NU aceeai n definitiv cu
funcia realizat de poarta DTL din care provine.
 61

Caracteristica de transfer VO = f ( VI ) este prezentat n fig.4.6. Presupunem c una din

intrrile circuitului TTL este conectat la Vcc (1 logic este element neutru pentru operaia SI)
iar la cealalt intrare se aplic o tensiune variabil de la 0v la Vcc = 5 v.

Fig. 4.6. Caracteristica de transfer pentru poarta TTL standard

Fig.4.7. Circuitul TTL pentru regiunile AB i BC din caracteristica de transfer

Pe caracteristica de transfer deosebim urmtoarele regiuni :

- regiunea AB caracterizat de 0 < V I < VD = 0,7 V; Jonciunea BE a tranzistorului T1
este polarizat direct i asigur un curent de baz limitat doar de R1. Curentul de colector al
lui T1 coincide cu curentul de baz invers al tranzistorului T2. Deoarece curentul de baz
invers ICBO al lui T2 este foarte mic , condiia de saturaie I B > IC pentru tranzistorul T1 este
ndeplinit cu prisosin i deci acesta este saturat. n colectorul su se va gsi un potenial
62 Capitolul 4 : CIRCUITE LOGICE TTL

apropiat de cel de intrare i T2 este blocat pentru domeniul tensiunilor de intrare specifice
acestei regiuni. Dup etajul de ieire T3, T4 se obine , aa cum s-a vzut nivel de ieire V OH de
valoare cca. 3,6v aproximativ constant cu VI .

- regiunea BC caracterizat de 0,7 V < VI < 2VD = 1,4 V ; Tensiunea de intrare va

deschide tranzistorul T2. O parte din curentul de baz al lui T1 este direcionat spre baza lui T2
i costituie curentul de colector al lui T1. Condiia de saturaie pentru T1 este n continuare
ndeplinit (IC nu numai c nu este egal cu IB dar are chiar sens contrar unui curent de
colector specific regimului activ al unui tranzistor npn). Tranzistorul T1 se comport similar
cu dou diode dioda BE i dioda BC . Deoarece tensiunea pe rezistena R 3 este VR3 = VI
VBE < 0,7 v , tranzistorul T4 continu a fi blocat. Conducia lui T2 ns face ca tensiunea din
colectorul su s scad i implicit s scad i tensiunea de ieire. ntr-adevr se poate scrie :
V I V B T3 V BE R3 I E T2

I E T2 I C T
V V V V V V R I
O cc R2 BE D cc 2 C T2 2 V D

i scond IE T2 din prima ecuaie i nlocuindu-l n ultima se obine

R2 R
VO V I Vcc 2 V BE 2 V D (4.2)
R3 R3
R2
Relaia (4.2) reprezint ecuaia unei drepte de pant 1,6 aa cum se prezint i
R3
reprezentarea grafic pentru aceasta regiune, fig.4.7. Coordonatele punctului C din aceast
regiune sunt VI = 1,4 V i VO = 2,5 V
- regiunea CD caracterizat de 1,4 V < VI < 1,5 V ; Dac tensiunea de intrare crete
peste valoarea de 1,4 V , tranzistorul T4 ncepe s conduc ceea ce atrage dup sine o mai
rapid variaie a tensiunii de ieire cu tensiunea de intrare - panta acestei regiuni crete (n
valoare absolut) pentru c n paralel cu R3 intervine i rezistena de intrare pentru T4 :

R2
panta
R3 Rin T4

n aceast poriune a caracteristicii de transfer, toate tranzistoarele, T2, T3 i T4 conduc n

regiunea activ normal, circuitul funcionnd ca amplificator inversor. Dac circuitul este
meninut n aceast regiune un timp mai mare (microsecunde) la ieire este posibil s
amorseze oscilaii de nalt frecven. Pe de alt parte, datorit conduciei simultane a
tranzistoarelor T3 i T4 , n aceast regiune crete puternic consumul absorbit de la surs n
regim dinamic consumul porii TTL este considerabil mai mare dect consumul static.
- regiunea DE caracterizat de VI > 1,5 V ; Pentru tensiuni de intrare avnd valori mai
mari de 1,5 V se ajunge n situaia cu jonciunea BE a tranzistorului T 1 polarizat invers,
 63

jonciunea BC a sa polarizat direct (deci T1 lucreaz n regim activ invers) i tranzistorul T 2

saturat. Aa cum s-a vzut, T2 saturat atrage dupa sine saturarea lui T4 i blocarea lui T3 ceea
ce corespunde la nivel VOL la ieire. Tensiunea de prag pentru circuitul TTl standard este
considerat a fi de cca. 1,4 voli.
4.1.2. Caracteristicile i parametrii porii TTL standard

1. Tensiune de alimentare, temperatur de lucru

Seria 74 *** : 4,75 v Vcc 5,25 v 0 tA 70
Seria 54 *** : 4,5 v Vcc 5,5 v -25 tA 125

2. Nivele logice; margine de zgomot de curent continuu

Scopul principal al unei pori logice este acela de a comanda alte circuite similare.
Este deci necesar a se asigura compatibilitatea ntre nivelele tensiunilor logice de la intrarea
unei pori logice cu cele de la ieirea sa. n principal acest fapt este atestat de caracteristica de
transfer. n afar de aceasta, prin date de catalog se asigur valori limit garantate pentru cele
mai defavorabile condiii de exploatare (tensiune de alimentare, ncrcare, temperatur).
Pentru circuitul TTL standard alimentat la tensiunea nominal Vcc = 5 v se asigur :
VIL - tensiune de intrare corespunztoare nivelului L ; se admite ( VIL ) max = 0,8 v
VIH - tensiune de intrare corespunztoare nivelului H ; se admite ( VIH ) min = 2 v
VOL - tensiune de ieire garantat pentru nivel L ; se garanteaz VOL 0,4 v
VOH - tensiune de ieire garantat pentru nivel H ; se garanteaz VOH 2,4 v

Aa cum se observ din valorile indicate mai sus , tensiunile de ieire sunt mai bune
dect cele care ar fi permise de intrare. Aceast rezerv de tensiune numit margine de
zgomot de curent continuu are o valoare de 0,4 v att pentru nivel L ct i pentru nivel H :
VIL VOL = VOH VIH = 0,4 v.
Cu toate c este garantat o margine de zgomot de numai 0,4 v, poarta TTL are practic o
margine de zgomot mult mai mare, i anume de cca. 1,4 v . Aceasta se poate determina avnd
n vedere c, aa cum s-a precizat, tensiunea de prag determinat din caracteristica de transfer
este de 1,4 v iar tensiunile de ieire sunt VOL 0 i VOH 3,5 v ( se observ c nivelul H este
mai bine protejat contra perturbaiilor ).

3. Caracteristica de intrare ; Curent de intrare; Impedan de intrare

Caracteristica de intrare prezint dependena II = f (UI). Reamintim convenia privind
semnul curenilor de intrare: un curent care intr n poart are semnul plus i unul care iese
din poart are semnul minus - fig. 4.8.a.
64 Capitolul 4 : CIRCUITE LOGICE TTL

Fig.4.8. Circuit pentru trasarea caracteristicii de intrare

a. Circuitul propriu zis; b. Curentul de intrare n funcie de componentele circuitului.

n cele ce urmeaz, odat cu trasarea caracteristicii de intrare, se vor determina i

elementele de circuit conform cu schema principial din fig. 4.8.b.

Fig. 4.9. Caracteristica de intrare pentru poarta TTL standard

a. caracteristica propriu-zis; b. circuitul de intrare pentru poriunea BC;
c. circuitul de intrare pentru poriunea CD

Pe caracteristica de intrare se deosebesc urmtoarele regiuni:

regiunea AB ce corespunde la VI < 0 ; La aplicarea unei tensiuni negative de intrare este
deschis dioda de intrare i caracteristica de intrare are alura specific unei diode.
regiunea BC ce corespunde la o tensiune de intrare 0 < VI < 0,7v ; Dioda de tiere este
blocat dar jonciunea BE a lui T1 este n conducie fig.4.9.b. Curentul de intrare are sensul
 65

de ieire din poart (este negativ n figur s-a indicat valoarea sa n modul) i se calculeaz
cu relaia :
Vcc VBE VI VI Vcc VBE
II II (4.3)
R1 R1 R1
Conform cu (4.3) regiunea BC are alura unei drepte de pant egal cu 1/R 1 . Identificarea
relaiei (4.3) cu cea dedus n schema de principiu din fig.4.8.b. pune n eviden o rezisten
de intrare de valoare R1 n serie cu sursa E = Vcc VBE .
n aceast regiune se plaseaz un punct de msur garantat de productor :
Pentru VI = VIL = 0,4 V se garanteaz c II < 1,6 mA
Valoarea curentului de intrare garantat pentru nivel L , IIL = - 1,6 mA, se numete o sarcin
TTL standard pentru nivel L se noteaz cu 1 UL ( UL = unit load ).
Testarea se face n condiiile cele mai defavorabile care ar tinde s mreasc valoarea
n modul a lui IIL ( vezi rel. (4.3)).
- tensiune de alimentare de valoare maxim admis ( Vcc = 5,25 v sau 5,5 v );
- temperatur maxim admis (VBE scade cu temperatura; R1 crete cu temperatura ;
preponderent este ns VBE );
- toate celelate intrri legate la o tensiune ct mai ridicat (Vcc ) pentru a scoate n
eviden eventualele scurtcircuite ntre emitorii tranzistorului multiemitor de
intrare precum i eventualul efect de tranzistor parazit (tranzistorul npn lateral de
la intrare) care ar avea drept consecin creterea curentului de intrare la intrarea
testat fig. 4.10.

regiunea CD ce corespunde la o tensiune de intrare 0,7 V < V I < 1,4 V ; Sensul

curentului de intrare se pstreaz. Tranzistorul T2 ncepe s conduc. Curentul su de baz,
notat IB2 , poate fi calculat cu relaia urmtoare:

V I V BE
I B2
2 1 R3
Scznd acest curent din II dat de (4.3) se obine

1 1 (4.4)
I I I I V I
R
1 2 1 R 3

1 1 V
V BE cc
Fig.3.32. Intrare testat R1 2 1 R3 R1
66 Capitolul 4 : CIRCUITE LOGICE TTL

Comparativ cu regiunea BC, rezistena de intrare scade puin devenind egal cu R 1 n paralel
cu (2 +1)R3 (ultima mult mai mare ca R1 ).

regiunea DE ce corespunde la o tensiune de intrare 1,4 V < V I < 1,5 V ; Cnd

tensiunea de intrare atinge o valoare n jur de 1,4 1,5 V, toate tranzistoarele conduc i ieirea
basculeaz de la nivel H la nivel L. n aceast regiune curentul de emitor al tranzistorului T 1
scade rapid ( n valoare absolut ) dup care tinde s-i schimbe sensul, T1 trecnd n regim
activ invers.
regiunea EF ce corespunde la o tensiune de intrare V I > 1,5 V ; n aceast regiune
tranzistoarele T2 i T4 sunt saturate, T3 blocat iar T1 este n regim activ invers.

Curentul de intrare se calculeaz cu

relaia:

Vcc 3V D (4.5)
I I Inv I B1 Inv
R1

unde cu Inv s-a notat ctigul n curent

invers al tranzistorului T1 i are un ordin de
mrime de cca. 10-2 deoarece tranzistorul de
intrare este dopat cu aur ( doparea cu aur
asigur mrirea vitezei de comutare i ca
efect secundar micorarea factorului de
Fig.4.11. Circuitul de intrare pentru VI > 1,5 V
ampificare n curent, ).
n aceast regiune se plaseaz al
doilea punct de msur garantat de productor pentru circuitul de intrare :
Pentru VI = VIH = 2,4 v se garanteaz c II < 40 A
Valoarea curentului de intrare garantat pentru nivel H , IIH = 40 A, se numete o
sarcin TTL standard pentru nivel H .
Se observ c pentru acest curent de intrare, modelarea circuitului de intrare se face cu
2,4 V
o simpl rezisten de valoare cel puin egal cu R I 40 A 60 k .

Testarea se face n condiiile cele mai defavorabile, condiii care ar tinde s mreasc
valoarea curentului IIH ( vezi rel.(4.5)).
- tensiune de alimentare de valoare maxim admis ( Vcc = 5,25 v sau 5,5 v );
- temperatur maxim admis (VBE scade cu temperatura; R1 crete cu temperatura ;
preponderent este ns VBE);
 67

- toate celelate intrri legate la mas pentru a scoate n eviden eventualele

scurtcircuite ntre emitorii tranzistorului multiemitor de intrare precum i
eventualul efect de tranzistor parazit (tranzistorul npn lateral de la intrare) care ar
avea drept consecin creterea curentului de intrare la intrarea testat, fig. 4.11.

Observaii
1. Prin legarea mpreun a dou intrri TTL ale aceluiai circuit se obine :
- o sarcin TTL n cazul 0 logic la intrare
- dou sarcini TTL n cazul 1 logic la intrare (fiecare emitor al tranzistorului de
intrare intervine cu aportul su de curent de valoare Inv IB1 )
2. Reunind rezultatele obinute mai sus, circuitul de intrare pentru poarta TTL standard poate
fi modelat ca n fig.4.12.

Fig. 4.12. Modele pentru circuitul de intrare al porii TTL standard

4. Caracteristica de ieire; impedane de ieire; nivele logice la ieire

Caracteristica de ieire prezint dependena Io = f(Uo) i, prin identificare cu modelul

din fig. 4.13, poate permite determinarea rezistenei de ieire a circuitului TTL i a nivelelor
tensiunilor de ieire.

Fig. 4.13. Model pentru circuitul de ieire al porii TTL

68 Capitolul 4 : CIRCUITE LOGICE TTL

4.1. Caracteristica de ieire de nivel mare

Presupunem c la intrare se aplic 0 logic i atunci ieirea este la nivel V OH . Fcnd

abstracie de tranzistorul T4 blocat, circuitul de ieire arat ca cel din fig.4.14.a.

Fig.4.14. a. Circuitul de ieire TTL pentru nivel VOH

b. Seciune prin tranzistorul T4

In aceast situaie se traseaz caracteristica Io = f(Uo) care arat ca n fig. 4.15

Pe caracteristic se deosebesc urmtoarele regiuni :
regiunea AB corespunde la tensiuni negative la ieire; n aceast regiune este polarizat
direct dioda parazit colector-substrat a trnzistorului T4. Curentul de ieire are alura specific
unui curent de diod n conducie direct.
punctul B corespunde unei tensiuni de ieire nul (ieirea scurtcircuitat la mas). In
aceast situaie se msoar curentul de scurtcircuit IOS pentru care valoarea garantat este
20 mA I OS 50 mA .Se verific n acest fel funcionarea corect a tranzistorului T3,
diodei D i valoarea rezistenei de limitare R4 .

Fig.4.15. Caracteristica de ieire TTL standard pentru nivel H

 69

regiunea BC . In aceast regiune tranzistorul T3 este saturat. Curentul de ieire cu sensul

din fig.4.14.a se va calcula cu relaia :
Vcc (VO VD VBET3 ) Vcc (VO VD VCET3sat )
I O I1 I 2
R2 R4
1 1 1 1 VBET3 VCET3sat
( )VO ( )(Vcc VD )
R2 R4 R2 R4 R2 R4
1 1 1 1 R4 R2
( )VO ( )(Vcc VD VBET3 VCET3sat )
R2 R4 R2 R4 R2 R 4 R2 R 4
In urma identificrii cu schema din fig. 4.13. pentru circuitul de ieire al porii TTL se
determin o rezisten echivalent de ieire RO R2 R4 120 i o surs echivalent
egal cu E 5 0,7 0,052 0,05 4,2 V
regiunea CD. In aceast regiune tranzistorul T3 trece n regim activ nemaifiind saturat.
Curentul de ieire cu sensul din fig.4.14.a se va calcula cu relaia :
Vcc VBET3 VD VO
I O I ET3 ( 3 1) I BT3 ( 3 1)
R2
3 1 1
VO 3 (Vcc VBET3 VD )
R2 R2
R2
In aceast situaie se identific o rezisten echivalent de ieire RO 80 i o surs
3 1
de valoare E Vcc VBET VD 3,6 V .
3

Pentru testarea ieirii n starea VOH se foreaz la ieire curentul IOH = 800 A i se
verific faptul c tensiunea de ieire este VOH > 2,4 V. Codiiile de testare au n vedere situaia
cea mai defavorabil care ar tinde s micoreze VOH :
- tensiunea de alimentare minim Vcc = 4,75 V;
- o singur intrare n 0 logicde nivel maxim VIL = 0,8 V;
- temperatur de lucru minim (VD i VBE maxime);

Se observ c pentru un IOH = 800 A se calculeaz un nivel 1 logic de valoare V OH =

3,6 V iar pentru IOH = 0 (ieirea TTL n gol ) se determin VOH = 3,9V ( VBE i VD sunt la
limita deschiderii - curent nul - i au valori VBE = VD 0,5 - 0,55 V).
Problem : S se determine coordonatele punctului C de pe caracteristica de ieire . S se
verifice faptul c pe poriunea cu tensiuni de ieire mai mici dect ale punctului C tranzistorul
T3 este saturat iar n poriunea cu tensiuni mai mari este activ (pentru tranzistoare se adopt
un factor de amplificare n curent =20).
70 Capitolul 4 : CIRCUITE LOGICE TTL

regiunea DE. Dac se crete tensiunea de ieire peste valoarea de 3,6 V, tranzistorul T 3 se
blocheaz. Crescnd n continuare tensiunea de ieire peste valoarea +Vcc , curentul de ieire
i schimb semnul i are o valoare foarte mic (curent invers al diodei D). Dac tensiunea
crete prea mult peste 10-15 V , se poate strpunge fie T4 , fie D.

Reunind rezultatele de mai sus, circuitul de ieire al porii TTL standard aflat la nivel
VOH va avea modelul din fig.4.16.

Fig.4.16. Circuitul de ieire TTL standard pentru nivel High ;

a. pentru T3 saturat ;
b. pentru T3 activ ;

4.2. Caracteristica de ieire de nivel cobort

Presupunem c la toate intrrile porii se aplic 1 logic ceea ce determin 0 logic la

ieire. In acest caz tranzistorul T3 este blocat etajul de ieire arat ca n fig. 4.27.

Fig.4.27. Circuit de ieire TTL standard pentru nivel Low i caracteristica IO = f(VO)

Curentul de la ieire are sensul de intrare spre poart, deci are valoare pozitiv.
 71

n caracteristica de ieire se deosebesc urmtoarele regiuni :

regiunea AB. Pentru tensiuni negative la ieire este polarizat direct jonciunea colector
T4 - substrat iar curentul are valori negative (sensul de ieire dinspre poart) avnd alura
specific unui curent de diod polarizat direct.
regiunea BCD. Toate intrrile porii fiind pe 1 logic, T1 lucreaz n regim activ invers iar
T2 este saturat i asigur blocarea lui T3 i curent de baz pentru T4. Acest curent de baz se
poate calcula cu relaia :
Vcc V BCT V BET V BET Vcc VCET sat V BET V BET
I BT I 1 I 2 I 3 1 2 4
2 4
4
4
R1 R2 R3

Cu valori numerice, pentru Vcc = 4,75 V, VBET2 = VBCT1 = VBET4 = 0,7 V i VCET2sat=0 se obine
IBT4 = 2,4 mA.
Caracteristica de ieire a porii logice coincide cu caracteristica de colector I C = f(UCE)
pentru tranzistorul T4 avnd drept parametru IB = const. = 2,4 mA.
Testarea tensiunii de ieire VOL se face astfel : se impune I O = 16 mA i se verific
faptul c tensiunea de ieire este VOL 0,4 V.
Observaie : presupunnd c tranzistorul T4 are factorul = 20 , pentru IB = 2,4 mA i
IC = 16 mA rezult c tranzistorul este saturat i deci tensiunea de ieire este cu prisosin mai
mic de 0,4 V.

Condiiile cele mai defavorabile n care se efectueaz msurtoarea au n vedere

micorarea curentului de baz ceea ce ar duce la ieirea din saturaie a lui T4 :
- tensiune de alimentare minim;
- temperatur minim ( VBE maxim );
- intrrile la 1 logic de valoare minim ( ar avea ca efect tendina de scoatere din
saturaie a lui T2 i deci micorarea curentului I2 i implicit a lui IBT4 );

Considernd poriunea BC a caracteristicii de

ieire ca fiind rectilinie, ar rezulta o rezisten de ieire
0,4 V
RO 25 . Pentru cazul 0 logic la ieire,
16 mA

circuitul de ieire al porii TTL standard arat ca n

Fig.4.18. Circuit de ieire TTL
pentru nivel L la ieire
fig.4.18.
Avnd n vedere faptul c experimental se msoar VOL
<< 0,4 V ( de fapt tranzistorul T4 este profund saturat)
rezult c i rezistena de ieire pentru nivel mic este
mult mai mic de 25 (practic 5 10 ).
72 Capitolul 4 : CIRCUITE LOGICE TTL

5. Fan out

Circuitul TTL standard are un fan-out egal cu :

I OH 800 A I OL 16 mA
nH 20 i nL 10
I IH 40 A I IL 1,6 mA
In concluzie circuitul TTL standard are un fan-out egal cu 10.

6. Timpul de propagare

Pentru msurarea timpului de propagare (timpul de ntrziere la propagarea

informaiei logice) se simuleaz ncrcarea porii la un fan-out de 10 - fig.4.19.

Fig.4.19. Msurarea timpului de propagare;

a. circuitul testat; b. semnalul de la intrarea i ieirea porii logice
Pentru poarta TTL standard valorile tipice sunt :
- tpLH = 12 ns - timp de propagare pentru variaia ieirii din L n H;
- tpHL = 8 ns - timp de propagare pentru variaia ieirii din H n L;
t pHL t pLH
Rezult valoarea medie tipic t p 10 ns
2

7. Putere disipat
Puterea disipat n regim static este Pd = VCC ICC . Prin ICC s-a notat valoarea medie a
curentului absorbit de la surs i se calculeaz cu relaia:
I I CCL
I CC CCH 2 mA
2
 73

unde ICCL = 3 mA este curentul absorbit de la surs n situaia nivel L la ieire (valoarea sa se
determin din ICCL = IR1 + IR2 ) iar ICCH = 1 mA este curentul absorbit de la surs n situaia H
la ieire (valoarea sa se determin cu I CCH = IR1 deoarece pentru nivel H la ieire T2 este blocat
i IR2 este nul).
Puterea disipat static este deci Pd = 10 mW per poart din seria standard. Evident
valoarea este specific porii reprezentative SI-NU. Pentru alte tipuri de pori valoarea se
poate modifica n funcie de schema propriu-zis a circuitului.
n regim dinamic consumul porii crete n principal datorit a dou componente :
conducia simultan a tuturor tranzistoarelor n momentul comutrii; aceast
component este proporionala cu frecvena f de comutare a porilor.
ncrcarea circuitului cu sarcina capacitiv CL ; la fiecare basculare din VOL n VOH

C L VOH
2
sarcina capacitiv CL acumuleaz energia pe care apoi, la descrcare, o disip
2
pe tranzistorul T4 de la ieire. Considernd f frecvena de basculare, puterea disipat

C L VOH
2
dinamic datorat sarcinii capacitive se determin cu relaia Pd f
2
Practic se constat c pentru frecvene de ordinul ctorva de MHz puterea consumat
de o poart logic TTL se dubleaz comparativ cu puterea static.

4.2. Seriile circuitelor TTL

Circuitele TTL sunt fabricate ca circuite integrate pe scar medie n seriile 54 ***
(pentru gam extins de temperaturi i tensiuni de alimentare) i seria 74*** (pentru gam
restrns de temperaturi). Grupul de dou sau trei cifre care urmeaz definesc tipul circuitului
(de exemplu 74 00 este poarta SI NU cu dou intrri, 74 10 poarta SI NU cu trei intrri, 74
192 un numrtor decadic , etc.).
Intre marcajul 54/74 i cifrele care definesc tipul poate fi marcat o liter care
definete seria n care este fabricat circuitul rezultnd un marcaj de forma 54/74 [] ***.
Seriile n care sunt fabricate circuitele TTL sunt
- Seria standard nemarcat cu nici o liter
- Seria de mic putere (low power) litera L ; scoas din fabricaie n prezent.
- Seria rapid litera H ; scoas din fabricaie.
- Seria Schottky litera S ; puin fabricat n prezent.
- Seria Low power Schottky litere LS;
- Seria Advanced Low Schottky litere ALS;
- Seria Advanced Schottky litere AS;
74 Capitolul 4 : CIRCUITE LOGICE TTL

n final reamintim aici succint parametrii porii TTL standard .

Tensiune alimentare VCC +5V Curent ieire IOL/IOH 16 mA / -800 A

Nivele intrare VIL/VIH 0,8 V / 2 V tPLH / tPHL 12 ns / 8 ns
Nivele ieire VOL/VOH 0,4 V / 2,4 V Putere disipat 10 mW
Niv. tipice ie. VOL/VOH 0.1 V/ 3,6 V Fan out 10
Impuls logic tipic UL 3,5 V Rezist. Ieire ROH R2||R4 sau R2 /
Curent intrare IIL/IIH -1,6 mA / 40 A Rezist. Ieire ROL aprox. 5 10

4.2.1. Circuite TTL Schottky

A. Dioda Schottky
La contactul ntre metale (de interes pentru circuitele logice Aluminiu sau Platina) i
semiconductorul de tip n subdopat (ND 1016 cm-3 ) se formeaz o jonciune cu caracteristicile
unei diode.
Principalul avantaj adus
de o astfel de diod comparativ
cu dioda clasic format la o
jonciune tip p-n, este faptul c,
la o polarizare direct, electronii
asigur conducia att n metal
ct i n semiconductorul n : cu
Fig.3.41. Dioda Schottky alte cuvinte, numai purttorii
majoritari contribuie la
constituirea curentului. Absena purtrorilor minoritari i deci a sarcinii stocate, face ca, n
regim de comutaie, timpul de stocare (asociat cu necesitatea de a elimina sarcina minoritar
stocat) s scad simitor i prin aceasta se ajunge la creterea vitezei de comutaie a diodei.
Cderea de tensiune pe dioda polarizat direct depinde numai de tipul de metal utilizat i
pentru metalele folosite uzual n circuitele logice (preponderent Pt) este de cca. 0,45 0,5 V.

B. Tranzistor Schottky

Un tranzistor Schottky se obine foarte uor dac se extinde contactul bazei astfel nct
s acopere i o poriune din colector. Se formeaz n acest fel o diod Schottky ntre metal i
semiconductorul n- al colectorului, diod care din punct de vedere electric este conectat n
paralel cu jonciunea colector-baz.
 75

Fig. 4.21. Tranzistor Schottky

Existena acestei diode are un dublu efect:
Nu permite tranzistorului bipolar s se satureze. Atunci cnd jonciunea B-C a
tranzistorului devine polarizat direct i se atinge o tensiune de 0,45 V , dioda Schottky intr
n conducie i nu permite creterea tensiunii peste aceast valoare astfel nct s se ating
valoarea de 0.7 V ct ar fi necesar pentru deschiderea unei jonciuni semiconductoare. In acest
fel tranzistorul bipolar rmne activ, la limita de saturaie, avnd o cdere de tensiune U CE de
cca. 0,3 V. Prevenind starea de saturaie a tranzistorului bipolar, acesta va avea o vitez net
sporit la bascularea spre blocare (se elimin aa numitul timp de ntrziere de saturaie
saturation delay time).
Dioda Schottky, nsi, comut foarte rapid stimulnd i comutarea tranzistorului.

In consecin, un tranzistor Schottky are viteza de basculare net mrit comparativ cu

un tranzistor obinuit. Pentru comparaie prezentm mai jos date privind bascularea unui
inversor obinuit realizat cu un singur tranzistor i caracterizat de timpii de basculare t on i toff
unde acetia se calculeaz cu ton = fall time iar toff = rise time + saturation time .

Tranzistor obinuit : fall time 4,5 ns

rise time 15 ns
saturation time 22 24 ns

Tranzistor Schottky: fall time 4,5 ns

rise time 15 ns
saturation time 0
Observaie : Creterea vitezei unui circuit logic prin evitarea strii de saturaie a tranzistorului
bipolar este o soluie adoptat i n cazul altor circuite logice cum ar fi circuitele ECL.
76 Capitolul 4 : CIRCUITE LOGICE TTL

C. Poarta logic TTL Schottky

In fig. 4.22 este prezentat poarta reprezentativ a familiei TTL Schottky.

Fig. 4.22. Poarta SI NU n construcie TTL Schottky

Construcie
Se recunoate arhitectura general a unui circuit TTL : tranzistorul multiemitor de
intrare care realizeaz funcia SI; tranzistorul inversor T 2 ; etajul de ieire n contratimp.
Totui, fa de poarta din seria standard se pot pune n eviden urmtoarele 4 modificri:

1. Toate rezistenele au valori mai mici asigurnd n acest fel o cale de curent mai
rapid pentru evacuarea sarcinilor stocate n jonciuni (pe aceast cale se asigur o msur
general de cretere a vitezei circuitului). Aceast modificare atrage dupa sine i dou
consecine negative:
Puterea disipat de poarta Schottky este cam de dou ori mai mare
comparativ cu poarta standard (vezi R1 i R2 cam de dou ori mai mici dect
rezistenele omoloage de la seria standard).
Curentul de intrare IIL este i el mrit, o intrare Schottky echivalnd
cam ct dou intrri standard (vezi problemele ce apar n legtur cu Fan-out-ul la o
interfa TTL standard TTL Schottky).

2. Toate tranzistoarele folosite (excepie T3 ) precum i diodele de tiere de la

intrare sunt de tip Schottky. Tranzistorul T 3 fiind al doilea tranzistor al unui montaj cascod,
 77

din nsi funcionarea acestui tip de montaj nu ajunge s fie saturat i din aceast cauz nu
este necesar s fie Schottky.
3. Tranzistorul T3 i dioda D de la varianta standard sunt nlocuite cu montajul
Darlington (cascod) realizat cu T5 i T3. Rolul diodei D (acela de decalaj de tensiune n cazul
VOL) este jucat acum de jonciunea B-E a tranzistorului T 5. Montajul realizat cu T3, T5
formeaz de fapt un tranzistor compus avnd factorul de amplificare n curent mai mare, adic
ech=53. Pe aceast cale scade impedana de ieire a repetorului pe emitor ( R2/( ech+1) vezi
paragraful 3.4.1.2 pct.4.1.) i crete posibilitatea sa de a ncrca mai rapid o sarcin
capacitiv. In acest fel scade timpul tPLH al circuitului.

In tabelul urmtor sunt prezentate trei variante de realizare a unui astfel de etaj de
ieire.

Tensiunea de ieire VOH este VOH = VCC VBE

(jonciunea B-E a lui T3 este scurtcircuitat de R5 ).
Dimensiunea este minim, T3 i T5 avnd aceeai
regiune de colector.
Ieirea nu poate fi legat la tensiune mai mare
dect VCC + VD ( facilitate convenabil n cazul
interfarii cu alte tipuri de circuite) deoarece se
deschide jonciunea p n dintre rezistena R 5 i
regiunea sa izolatoare (regiune de tip n legat la
VCC).
Variant a.
Asigur tensiune de iesire VOH = VCC VBE .
Dimensiunea este mai mare dect la varianta a.
Ieirea nu poate fi conectat la o tensiune mai
mare dect VCC + VD

Variant b.
78 Capitolul 4 : CIRCUITE LOGICE TTL

Asigur tensiune de iesire VOH = VCC 2VBE a

ceva mia mare deoarece impulsul logic U l este
mai mic i tensiunea final de ncrcare a
capacitii parazite este mai mic).
Dimensiunea este minim.
Ieirea poate fi conectat la o tensiune mai
mare dect VCC + VD .
Cosum sporit datorit conectrii rezistenei R5
la mas.

Variant c.

4. Rezistena R3 de la seria standard a fost nlocuit cu grupul R2, T6, R6 care joac
rolul unei rezistene dinamice acionnd dup cum urmeaz:
Modific alura caracteristicii de
transfer n regiunea VD < VIN < 2VD, adic
acolo unde panta caracteristicii pentru seria
standard era de valoare 1,6. Atta timp ct
tensiunea de intrare este cuprins n domeniul
menionat, tranzistoarele T6 i T2 sunt blocate
i la ieire se pstreaz nivelul VOH (spre
deosebire de seria standard unde intrarea n
Fig.4.23. Modificarea caracteristicii conducie a lui T2 duce la o valoare a pantei
de transfer
caracteristicii egal cu - R2/R3 ). Modificarea
caracteristicii de transfer duce la o margine de zgomot mai bun pentru nivel High.
Panta caracteristicii de transfer n jurul valorii tensiunii de prag (aproximativ
2VD ) este mai mare.
n situaia VOL la ieire, grupul R2, T6, R6 conduce, avnd o rezisten
echivalent mai mic dect rezistena fix de la seria standard i favoriznd n acest fel
comutaia tranzistorului T4 de ieire.

4.2.2. Circuite TTL Low power Schottky

Varianta low power Schottky TTL (indicativ LS) are valori tipice pentru timpul de
propagare de 10 ns (similar cu seria standard) dar o putere disipat de cca 2 mw ceea ce
nseamn de 5 ori mai puin.
 79

Fig. 4.24. Poarta low power Schottky

Construcie
Comparativ cu celelalte serii prezentate anterior se deosebesc urmtoarele
particulariti:
1. Toate rezistenele au valori considerabil mrite fa de seria Schottky i chiar
fa de seria standard.
2. La intrare se revine la varianta realizrii circuitului SI cu diode n locul
tranzistorului multiemitor de intrare specific TTL (n fond de unde vine i numele familiei de
circuite). Motivaia este urmtoarea :
Tranzistorul T2 la varianta Schottky nu mai funcioneaz ntr-un regim
saturat- blocat ci ntr-unul activ-blocat. n consecin nu mai este nevoie stringent de
o cale rapid de eliminare a sarcinii stocate n baza sa (raiunea principal de
introducere a tranzistorului multiemitor de intrare).
Evoluia tehnologiei microelectronice pentru realizarea tranzistoarelor
bipolare (de la 12 m n anii 1980 la 6 m n anii 1990 i apoi la 1-2 m n anii 2000)
a permis realizarea unor diode de intrare a cror suprafa este considerabil mai mic
dect cea a unui tranzistor multiemitor de intrare ( cca. 1/3 din suprafaa acestuia). n
consecin i capacitile parazite ale acestora sunt reduse corespunztor.

Funcionare
Circuitul are funcionarea clasic a circuitelor TTL:
 80 Capitolul 4 : CIRCUITE LOGICE TTL

Circuit SI realizat cu diodele D1 i D2.

Diode de tiere la intrare.
Tranzistorul T4 inversor.
Etaj de ieire n contratimp cu dublet
Tranzistorul T5 cu rol de rezisten dinamic.

Diodele D3 i D4 care apar suplimentar ajut comutaia etajelor de ieire dupa cum urmeaz:
o D3 elimin rapid sarcina stocat n baza lui T3 ajutnd la blocarea mai rapid a
acestuia. In plus aceast diod ajut i la deschiderea lui T4 iniial, cnd se
elimin sarcina stocat din baza lui T3 prin D3 se suplimenteaz curentul de
colector pentru T2 i prin aceasta i curentul de baz pentru T4.
o Dioda D4 ajut n general la bascularea ieirii din High n Low .
Caracteristica de transfer (fig.
4.25.) a porii LS este uor modificat
fa de celelalte variante TTL. Punctul
de funcionare A caracterizeaz exact
momentul de deschidere pentru T2.
Deoarece acesta are jonciunea BE n
serie cu cea a tranzistorului T6 se poate
calcula
UIN A = VBE + VBE VDS i
adoptnd pentru dioda Schottky o
cdere de tensiune de VDS = 0,45 V se
Fig. 3.46. Caracteristica de transfer pentru poarta LS
obine
UIN A = 0,7 + 0,7 0,45 = 0,95 V

Tabel cu principalele performane ale circuitelor TTL ( TA = 25 C)

Seria 74 Seria 74 S Seria 74 LS
min VOH / max VOL 2,4 V / 0,4 V 2,7 V / 0,5 V 2,7 V / 0,5 V
min VIH / max VIL 2,0 V / 0,8 V 2,0 V / 0,8 V 2,0 V / 0,8 V
min IOH / min IOL - 0,4 mA/16 mA - 1,0 mA/20 mA - 0,4 mA/8 mA
max IIH / max IIL 40 A/-1,6 mA 50 A/-2,0 mA 20 A/-0,4 mA
Timp de propagare tipic 10 ns 3 ns 10 ns
Putere disipat per poart 10 mW 20 mW 2 mW
4.2.3. Circuite TTL din seriile advanced Schottky

n anii 1990 seriile Schottky au fost mbuntite ducnd la apariia a dou noi serii:
 81

54 AS / 74 AS Advanced Schottky
54 ALS / 74 ALS Advanced Low power Schottky

Circuitul AS (fig. 4.26.) are structura i componentele aproape identice cu cele de la

seria Schottky doar c tranzistorul multiemitor de la intrare a fost nlocuit cu diode, similar cu
soluia adoptat la seria LS.

Fig. 4.26. Circuitul SI NU advanced Schottky ( 54 AS / 74 AS)

Circuitul ALS (fig. 4.27.) dei prezint mai multe modificri pstreaz totui
structura de baz a circuitelor TTL. Se observ, n primul rnd, valorile mrite de cca. dou
ori ale tuturor rezistenelor n comparaie cu seria LS.
Repetorul pe emitor T3 nlocuiete rezistena R1 din circuitul SI de intrare al seriei LS.
Aceast nlocuire aduce :
Creterea vitezei interne de operare a circuitului
Curentul de intrare IIL este njumtit ( vede o rezisten dubl, de 40 k ).
Repetoarele pe emitor pnp notate T1 i T2 compenseaz decalajul de VBE introdus de T3
ntre intrare i baza lui T4.
Diodele Schottky D1 i D2 ajut la rapida eliminare a sarcinii stocate n baza lui T4
atunci cnd intrarea devine Low. Se observ, de asemenea, c circuitul SI realizat cu D 1, D2
este n paralel cu circuitul SI realizat de jonciunile BE ale tranzistoarelor T1 i T2 , cele dou
ansambluri avnd funcionri similare ( n fond se dubleaz funcia SI) , dar oferind
mpreun soluii mai rapide de basculare pentru T4.
82 Capitolul 4 : CIRCUITE LOGICE TTL

Fig. 4.27. Circuitul SI NU advanced Low power Schottky ( 54 ALS / 74 ALS)

n esen circuitele AS i ALS pstreaz nivelele de intrare i ieire specifice seriilor TTL.

n general n construcia circuitelor AS i ALS se folosesc numai tehnologiile bipolare

performante , cum ar fi dimensiuni submicronice, demarcarea bazei i a emitoarelor cu
izolator oxid pentru reducerea dimensiunilor i implicit a capacitilor parazite, implantare cu
ioni (n loc de difuzie sau aliere) pentru a obine jonciuni ale elementelor active.

Performanele circuitelor TTL Advanced Schottky ( TA = 25 C)

Seria 74 AS Seria 74 ALS

min VOH / max VOL Identic cu 74 S Idenic cu 74 LS
min VIH / max VIL Identic cu 74 S Identic cu 74 LS
min IOH / min IOL - 2,0 mA/20 mA - 0,4 mA/4,0 mA
max IIH / max IIL 0,2 mA/-2,0 mA 20 A/-0,2 mA
Timp de propagare tipic 1,5 ns 4 ns
Putere disipat per poart 20 mW 1 mW

4.3. Tipuri de circuite TTL

 83

Pornindu-se de la poarta reprezentativ a familiei pot fi generate pori care realizeaz

i alte funcii logice i apoi poate fi realizat o ntreag familie de circuite logice. Exist ns
i unele circuite care au funciuni speciale i acestea vor fi prezentate n cele ce urmeaz.

4.3.1. Poarta TTL cu trei stri (three state)

n fig. 4.28 este prezentat un inversor TTL standard cu trei stri mpreun cu simbolul
su i tabelul de adevr.

Fig. 4.28. Poarta TTL standard cu trei stri

Prin High Z (uneori n catalog numai "Z") s-a simbolizat starea a treia, de impedan mare, n
care ambele tranzistoare ale etajului de ieire n contratimp sunt blocate.

Construcia circuitului
Este respectat exact structura clasic a familiei TTL. Singura diferen este prezena
tranzistorului inversor T5 la intrarea cruia se aplic intrarea de validare a circuitului.

Funcionarea circuitului este dup cum urmeaz. Dac E 0 , atunci tranzistorul T5

este blocat. n consecin, la cel de-al doilea emitor al lui T1 se aplic 1 logic (care este
element neutru pentru operaia SI) iar dioda D2 este blocat i ea astfel c circuitul
funcioneaz ca un inversor normal avnd intrarea A i ieirea Y. Dac E 1 , atunci
tranzistorul T5 este saturat i aceasta foreaz pe de o parte T1 saturat (un 0 logic pe una din
intrri), T2 blocat i T4 blocat i pe de alt parte deschide dioda D2 i pune baza tranzistorului
T3 la cca. 0,7 V, ceea ce determin i blocarea lui T3 i a diodei de ieire. Indiferent de starea
intrrii A, ieirea se prezint cu ambele tranzistoare blocate, adic impedan mare. Intrarea
84 Capitolul 4 : CIRCUITE LOGICE TTL

E se prezint ca o intrare de autorizare care pentru nivel 0 logic permite circuitului s

lucreze ca un circuit TTL normal.

Fig. 4.29. Aplicaii ale circuitelor cu trei stri

Este permis legarea n paralel a mai multor ieiri ale circuitelor cu trei stri, cu
condiia ca la orice moment s fie autorizat un singur circuit. Celelalte circuite, care sunt n
starea de impedan mare (High Z) nu ncarc circuitul care este autorizat i nu altereaz
nivelele logice furnizate de acesta. O astfel de funcionare este util atunci cnd la un acelai
bus de date sunt conectai mai muli furnizori de date, urmnd ca acetia s fie autorizai pe
rnd (fig.4.29.a). O alt utilizare frecvent ntlnit legat de utilizarea unui acelai pin al unui
circuit fie ca intrare, fie ca ieire (n fig.4.29.b. poarta P 3 comand validarea n opoziie a celor
dou pori cu trei stri P1 i P2 ).
Se subliniaz nc odat faptul c circuitele logice cu trei stri nu sunt destinate a
efectua funcii logice propriu-zise, ci au n special un rol de circuite de legtur ( buffer ). n
acest scop exist nu numai pori cu trei stri ci i bistabile (registre) toate avnd specific
acelai etaj de ieire n contratimp care poate fi comandat de o intrare de validare care s
impun starea de ieire de impedan mare.

4.3.2. Circuite TTL cu colectorul n gol (Open collector)

Alt caz n care pot fi legate n paralel mai multe ieiri de circuite logice este cazul
circuitelor cu colectorul n gol (fig.4.30.). Aceste circuite se aseamn cu circuitele standard,
avnd modificat etajul de ieire n sensul c lipsete tranzistorul T 3 , repetor pe emitor, din
etajul n contratimp.
 85

Fig. 4.30. Circuit TTL standard cu colectorul n gol

n fig. 4.30 este prezentat schema electric a unui inversor n versiunea cu colectorul
n gol. Simbolizarea acestor circuite coincide cu a celor din seria normal. Dup cum se
observ din figur, n cazul acestor circuite, ieirea comun trebuie conectat printr-o
rezisten exterioar Rext la sursa de alimentare +VCC. Este suficient ca una din ieiri s fie pe
0 logic (tranzistorul T4 corespunztor s fie saturat) i ieirea comun Y este pe 0 logic.
Numai n cazul n care ieirile tuturor circuitelor conectate mpreun sunt pe 1 logic (T 4
blocat) ieirea comun este pe 1 logic. Rezult c prin legarea mpreun a ieirilor i plasarea
unei rezistene exterioare spre +VCC se realizeaz funcia SI, numit SI-cablat spre a sublinia
faptul c funcia logic se obine n exteriorul circuitelor integrate.

Pentru calculul rezistenei exterioare Rext se consider c m circuite cu ieirea cu

colectorul n gol sunt cuplate mpreun i comand n intrri TTL standard. Rezistena R ext
trebuie astfel determinat, nct, considernd pentru intrri i ieiri valori nominale de curent,
n punctul comun Y s rezulte o tensiune care s respecte nivelele logice specifice pentru
familia TTL standard.

Vom considera distinct cazul n care n punctul comun este nivel High i cazul n care
este nivel Low.

n fig. 3.52 s-a prezentat cazul n care toate ieirile sunt pe nivel n H, deci n punctul
comun notat Y trebuie s fie o tensiune VY VOH 2,4V . Avnd n vedere c sensul fizic al
curenilor este cel figurat, se poate scrie:
 86 Capitolul 4 : CIRCUITE LOGICE TTL

VY VCC VRext VOH

sau
VRext VCC VOH
de unde

VCC VOH
Rext
m I OH n I IH

n aceast relaie
I OH 250 A este curentul de

colector al tranzistorului de ieire

blocat (de fapt ICBO), iar
I IH 40 A .
Dac se consider cazul n care la ieire este nivel L (fig. 4.32), atunci situaia cea mai
defavorabil este atunci cnd o singur ieire
Fig. 4.31. TTL cu colector n gol :situaia cu nivel H
este n 0 logic. In acest caz, curentul prin R ext se
adun cu curenii de intrare ai celor n pori
comandate i, mpreun, ar putea depi curentul maxim admis pentru o singur ieire. Dac
ar fi mai multe ieiri n 0 logic, atunci aceti nsumai s-ar mpri ntre aceste ieiri i sarcina
pentru fiecare ieire n parte ar fi uurat. Avnd n vedere toate acestea, se pune condiia

I OL I ext n I IL

unde Iext se determin tiind c n punctul Y

trebuie s fie o tensiune VY VOL adic
VCC I ext Rext VOL .

VCC VOL
De aici se determin I ext
Rext
i nlocuind n prima inegalitate rezult
Fig. 4.32. TTL cu colector n gol :situaia cu nivel L
VCC VOL
I OL n IL .
Rext
Din ultima relaie se determin condiia pentru
Rext:

VCC VOL
Rext
I OL n I IL
 87

n relaia de mai sus se cunosc I OL 16 mA ; I IL 1,6 mA i VOL 0,4V .

Conform relaiei, pentru n = 10 rezult Rext . Avnd n vedere c I IL real n majoritatea
cazurilor este mai mic dect cel garantat (1,6 mA) se poate admite o rezisten finit (cca.
4 k ) i n cazul c se comand 10 intrri.

Aplicaii ale circuitului cu colector n gol

Exist circuite cu colectorul n gol care au drept tranzistor de ieire un tranzistor de

putere (ce poate rezista blocat pentru tensiuni de colector mari de 15 V, 30 V, sau care pot
debita cureni mari). Astfel de circuite cu colectorul n gol pot fi utile n cazul interfarii cu
alte tipuri de circuite (fie logice fie analogice), caz n care rezistena R ext poate fi conectat la
o surs Vext mrit i se dimensioneaz n mod adecvat dup aceleai principii care au fost
expuse mai sus.
Dintre aplicaiile circuitelor cu colectorul n gol amintim:
Realizarea funciei SI cablat fr a necesita un circuit logic suplimentar. Soluia este
adoptat i n interiorul unor structuri logice mai complexe (de exemplu, n cazul
circuitelor reprogramabile GAL, n implementare cu tranzistoare MOS, n variant
similar denumit open drain).
Circuite de interfa cu alte circuite logice sau analogice.

Dezavantajele legate de folosirea acestor circuite ar fi:

impedan de ieire mare in starea H ( n acest caz impedana de ieire este tocmai Rext
care este mult mai mare dect impedana de ieire a repetorului pe emitor din structura n
contratimp);
timpi de propagare mari, mai ales la comutarea ieirii din L n H (capacitatea parazit se
ncarc prin impedana de ieire mrit);
imunitate sczut la zgomot (tot datorit impedanei de ieire mrit);
necesitatea folosirii unei rezistene exterioare care trebuie calculat de fiecare dat, n
funcie de condiiile de lucru.
Observaie :Circuitele cu trei stri i cu colector n gol exist n toate seriile TTL, construcia
i funcionarea lor respectnd particularitile seriei i ale acestor tipuri de circuite.
4.4. Exemple de pori TTL standard

Poarta standard pentru seria TTL este circuitul SI NU. Dac se pstreaz o singur
intrare a se obine poarta inversoare NU. Alte pori pot fi obinute tot prin simple modificri
ale circuitului fundamental.
88 Capitolul 4 : CIRCUITE LOGICE TTL

4.4.1. Poarta SI-SAU-NU TTL

n fig. 4.33. este prezentat poarta SI-SAU-NU cu 2X2 intrri.

Fig. 3.53. Poarta SI-SAU-NU TTL

Din structura circuitului se recunoate realizarea funciei SAU obinut prin punerea
n paralel a celor dou tranzistoare inversoare T2 i T2. Se observ c cel de-al doilea
tranzistor inversor este asociat cu un tranzistor multiemitor de intrare, notat T 1, care
realizeaz aceeai funcionare de circuit SI.
Dac la tranzistoarele de intrare T1 se renun la cte un emitor se obine funcia SAU-
NU cu dou variabile de intrare.. Extinderea funciei pentru mai multe variabile de intrare se
poate realiza similar prin adugarea unui nou tandem T1, T2 unde T2 se plaseaz n paralel cu
celelalte tranzistoare inversoare.

4.4.2. Poarta SI TTL

Poarta SI se obine pornindu-se de la poarta SI-NU prin adugarea a nc unui etaj

inversor. Se obine circuitul din fig. 4.34. n care etajul inversor suplimentar este realizat cu
T5, T6 i D1.
 89

Fig. 4.34. Poarta SI TTL

Tranzistorul T6 i dioda D1 au rolul de a asigura adaptarea nivelului de tensiune de la
ieirea tranzistorului T5 cu cel necesar pentru comanda saturat-blocat a tranzistorului T2
Functionarea circuitului este similar porii SI-NU.

Deoarece are un etaj suplimentar evident i ntrzierea circuitului SI crete fiind ceva
mai mare dect a unui circuit SI-NU.

4.4.3. Poarta SAU EXCLUSIV TTL

Constructiv, un circuit SAU-EXCLUSIV n varianta TTL standard (fig. 4.35.) este

compus din urmtoarele etaje:
Tranzistoarele de intrare T1 i T4 specifice familiei TTL.
Etajul de ieire n contratimp T10 , T11 comandat de inversorul T9 de asemenea specific
familiei TTL.
Etajele inversoare T2, T3 i respectiv T5, T6 similare cu cel ntlnit la poarta SI.
Etajul care realizeaz suma modulo doi negat realizat cu T7 i T8 i a crui funcionare
se poate urmri imediat din detaliu (fig.3. 55) i din tabelul de adevr alturat. Deoarece,
aa cum s-a spus, T9 mai realizeaz odat nc o negare, per ansamblu, funcia circuitului
este de SAU EXCLUSIV.
90 Capitolul 4 : CIRCUITE LOGICE TTL

Fig. 4.35. Poarta SAU EXCLUSIV TTL

4.5. Recomandri de utilizare pentru circuite TTL

n sistemele logice pot s apar mai multe tipuri de zgomote (tensiuni i cureni
parazii) care s deranjeze funcionarea acestora. Astfel se pot distinge:
zgomote exterioare, care intervin din mediul exterior prin radiaii, putnd induce
comutri nedorite. Pot fi produse de exemplu, de comutatoare mecanice, statice, periile
motoarelor etc.;
zgomote provenite de la reeaua de alimentare induse tot prin radiaii i avnd specific
frecvena reelei;
diafonia zgomote induse n cile de semnal ale circuitelor logice de ctre cile de
semnal alturate;
reflexii pe liniile de transmisie datorat neadaptrii liniilor de transmisie ; pot produce
oscilaii i supracreteri ale semnalului;
vrfuri tranzitorii ale curentului de alimentare datorat comutrii etajului de ieire
dintr-o stare logic n alta .
 91

Ca reguli de proiectare a cablajului imprimat astfel nct s se asigure protecia contra

acestor zgomote, se recomand:

1. Decuplarea alimentrii
Un factor de stabilizare de 5% este suficient pentru sursele de alimentare. Este deosebit de
important ns, s se realizeze decuplarea alimentrii la intrarea pe placa imprimat. Aceasta
se poate realiza cu o inductan de 2 10 H i un condensator C1 de valori 10 50 F n
paralel cu unul de valoare 10 100 nF (C2 - ceramic) pentru nalt frecven. n cazul
circuitelor mai complicate este de asemenea recomandabil s se foloseasc decuplarea cu
condensatoare distribuite pe ntregul cablaj, n imediata apropiere a circuitelor TTL, cel
puin cte 100 nF la 20 pori.

2. Traseul de mas
Este recomandabil ca traseul de mass fie mai gros i s se formeze o bucl de mas n jurul
plcii. n cazul circuitelor dublu placate, ambele fee ale plcii s fie aduse la sistemul de
mas prin borne separate. Este recomandabil de asemenea, s existe un plan de mas.

3. Ecranarea
n cazul funcionrii n medii industriale cu radiaii perturbatoare puternice este obligatorie
ecranarea montajului logic cu ecrane din metal feros (numai el asigur ecranare contra
cmpurilor magnetice). ntreg sistemul de ecrane trebuie legat la o singur born i aceasta
plasat ct mai aproape de borna de pmnt (de care evident este legat).De asemenea, se are
n vedere ecranarea i filtrarea sistemului de alimentare de la reea.
Este bine de reinut c datorit impedanelor de intrare sczute, circuitele TTL sunt mai puin
sensibile la zgomote dect circuitele CMOS sau chiar alte circuite logice.

4. Liniile de semnal
n cazul traseelor paralele este bine s se evite apropierea excesiv ntre linii pe distane mari.
n cazul folosirii legturilor prin cablu, pentru lungimi mici (sub 25 cm) se pot folosi
conexiuni din conductoare simple (neecranate) fr precauii deosebite. Conductoarele cu
semnal n acelai sens pot fi plasate la distane 0,3 ~ 5 mm (trunchi comun). Conductoarele cu
semnale de sensuri opuse trebuie s fie la cel puin 10 mm distan sau separate de un plan de
mas. Dac legtura depete 50 cm este obligatorie folosirea unui cablu coaxial avnd
ecranul legat la mas ct mai aproape de punctul de mas al circuitului integrat, n ambele
capete (i lng poarta emitoare i lng poarta receptoare) i, de asemenea, avnd ecranul
decuplat prin condensator la sursa +VCC.

5. Intrri i pori neutilizate

92 Capitolul 4 : CIRCUITE LOGICE TTL

n cazul circuitelor TTL o intrare lsat n aer echivaleaz cu aplicarea unui semnal 1
logic. n cazul n care rmn intrri nefolosite nu este recomandabil ca ele s fie lsate n gol
chiar dac aceasta nu deranjeaz din punct de vedere logic. Se recomand legarea lor la +V CC
(deci tot la 1 logic) fie direct, fie printr-o rezisten de cca.1k. Intrrile nefolosite pot fi
legate mpreun cu celelalte intrri ale porii dac nu se depete fan-out-ul porii de
comand. Se reamintete c prin legarea mpreun a mai multor intrri ale aceleiai pori,
curentul de intrare pentru 0 logic rmne acelai n schimb curentul de intrare pentru 1 logic
crete proporional cu numrul intrrilor.
n cazul n care rmn pori nefolosite ntr-un circuit integrat, se recomand legarea la
mas a intrrilor acestora.
Se reamintete faptul c, datorit etajului de ieire n contratimp, este cu desvrire
interzis a se lega mpreun mai multe ieiri de circuite TTL.