EE635N

2017-1

UNIVERSIDAD NACIONAL DE
INGENIERA
FACULTAD DE INGENIERA
ELECTRICA Y ELECTRNICA

[ HOJAS DE DATO DE FABRICANTES,

ALGEBRA DE BOOLE ]

PRE-INFORME

PROFESOR:

ROMERO GOYTENDIA, LUIS

INTEGRANTES:

TINOCO YGNACIO, JORDANY MARLON (20132526D)

CASASOLA HUAMANCUSI, GEFFERSON (20132682F)
RODRIGUEZ GATICA, KEDEIN YBSEN (20131114D)

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 1

 EE635N

Contenido

RESUMEN TERICO ................................................................................................................... 3

CUESTIONARIO DESARROLADO ................................................................................................ 4
BIBLIOGRAFIA .......................................................................................................................... 16

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 2

 EE635N

RESUMEN TERICO
lgebra de Boole tambin llamada lgebra booleana, en informtica y matemtica es
una estructura algebraica que esquematiza las operaciones lgicas Y, O, NO y SI (AND,
OR, NOT, IF), as como el conjunto de operaciones unin, interseccin y complemento.

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 3

 EE635N

CUESTIONARIO DESARROLADO
1) Del manual de C.I. defina lo siguiente:

a) Niveles lgicos TTL

Niveles Lgicos TTL
En el estudio de los circuitos lgicos, existen cuatro especificaciones lgicos
diferentes: VIL, VIH, VOL y VOH.
En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8 V que representa un nivel
lgico 0 (BAJO). El rango de tensin VIH representa la tensiones vlidas de un 1 lgico entre 2 y 5 V. El
rango de valores 0.8 a 2 V determina un funcionamiento no predecible, por lo tanto estos valores no son
permitidos. El rango de tensiones de salida VOL, VOH se muestra en la figura (h).

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 4

 EE635N

b) Niveles lgicos CMOS

Niveles Lgicos CMOS

En la figura (a) se muestran las tensiones VIL, VIH, VOL, VOH vlidas para los dispositivos CMOS de
nivel +5 VDC.

c) Inmunidad al ruido
El ruido es toda perturbacin no deseada que si se presenta en una entrada de una compuerta
puede producir un cambio no deseado en la salida. Algunas fuentes de ruido son el
accionamiento de interruptores, motores, conexin de cargas inductivas, etc.

La inmunidad al ruido mide la sensibilidad de un dispositivo digital al ruido electromagntico

ambiental. Debemos tener presente este parmetro al disear sistemas que deban operar en
ambientes hostiles como industrias, mquinas, automviles, etc.

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 5

 EE635N

d) Margen de ruido
La medida a la inmunidad de ruido se conoce como margen de ruido y se expresa en voltios.
As pues el margen de ruido de una familia de circuitos integrados digitales es la amplitud
mxima de la perturbacin que puede producirse en la entrada de una puerta sin que repercuta
en la salida puesto que existen dos estados o niveles lgicos se definen dos mrgenes de
ruido, uno VMH para nivel alto y otro VML para nivel bajo.

VMH (margen de ruido a nivel alto) = VOH mn - VIH mn

VML (margen de ruido a nivel bajo) = VIL mx - VOL mx

VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la
puerta lgica.

Supongamos que trabajamos a un nivel bajo de VOL = 0.4 V con VIL mx = 0.8 V. En estas
condiciones tendremos un margen de ruido para nivel bajo de: VML = 0.8 0.4 = 0.4 V.

e) Disipacin de potencia
Debemos tener en cuenta este parmetro cuando vamos a realizar un diseo. Es importante
minimizar el consumo de potencia, ya que esto afecta al diseo de la fuente de alimentacin
(costo y tamao), adems de producir calor en el sistema.

f) Retardo de propagacin
El retardo de propagacin (tP) es el tiempo que tarda una seal en propagarse desde la
entrada hacia la salida, es decir, es el tiempo usado para que un cambio en la entrada
produzca un cambio en la salida. El retardo de propagacin limita la frecuencia de trabajo. A
mayor retardo de propagacin, menor frecuencia de trabajo.

g) Producto velocidad-potencia
Las familias de circuitos integrados digitales histricamente se han caracterizado tanto por su
velocidad como por su potencia. En general es ms deseable tener menores retardos de
propagacin en la compuerta (mayor velocidad) y menores valores de disipacin de potencia.
Un medio comn para medir y comparar el desempeo global de una familia de circuitos
integrados es el producto velocidad-potencia, que se obtiene multiplicando el retardo de
propagacin de la compuerta por la disipacin de potencia de esta.

Producto velocidad-potencia = retardo de propagacin x disipacin de potencia.

Ejemplo: Suponga que una familia de circuitos integrados tiene como promedio un retardo de
propagacin de 10 ns y una disipacin de potencia de 5 mW en promedio tendr un producto
velocidad-potencia de:
10 ns x 5 mW = 50x 10-12 watt-segundo = 50 picojoules

h) Fan in y Fan out

El Fan-out indica el nmero mximo de compuertas lgicas que puede ser conectada a la
salida de otra compuerta sin afectar la tensin de salida.

El Fan-in representa la carga que presenta una compuerta a otra, esto es, la corriente que le
saca a otra compuerta.

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 6

 EE635N

2) Obtenga la curva de transferencia de la puerta NAND a partir del C.I. 74LS00.

V1 (V) V0 (V)
0 (V)
5
0.1 5
0.2 5
0.3 5
0.4 5
0.5 5
0.6 5
0.7 5
0.8 5
0.9 5
1 5
1.25 2
1.5 2
1.75 2
2 2
2.25 2
2.5 0
3 0
3.5 0
4 0
4.5 0
5 0

3) Utilizando el manual del C.I. TTL, verifique en el laboratorio la lgica de funcionamiento de

los siguientes C.I. verificando su tabla de funcionamiento:

74LS00 NAND DE DOS ENTRADAS

Entradas Salida
A B Q
0 0 1
0 1 1
1 0 1
1 1 0

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 7

 EE635N

74LS02 NOR DE DOS ENTRADAS

Entradas Salida
A B Q
0 0 1
0 1 0
1 0 0
1 1 0

74LS04 NOT

Entrada A Salida Q
0 1
1 0

74LS08 AND DE DOS ENTRADAS

Entradas Salida
A B Q
0 0 0
0 1 0
1 0 0
1 1 1

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 8

 EE635N

74LS32 OR DE DOS ENTRADAS

Entradas Salida
A B Q
0 0 0
0 1 1
1 0 1
1 1 1

74LS86 OR-EXCLUSIVO

Entradas Salida
A B Q
0 0 1
0 1 0
1 0 0
1 1 0

4) Implemente en el laboratorio el circuito lgico mostrado y haciendo uso de una tabla de

combinaciones hallar el valor de f(w, x, y, z). Verifique los valores tericos con los
obtenidos en el laboratorio. Considere la entrada w la ms significativa.

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 9

 EE635N

X Y Z W F(x,y,z,w)
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 1

5) Obtenga la curva de transferencia de la puerta mostrada en el osciloscopio.

utilizando como Multisim

Utilizando ISI-Proteus

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 10

 EE635N

6) Para los circuitos que se muestran en las figuras, encuentre su tabla de combinaciones,
determine qu tipo de compuerta son y a qu familia lgica pertenecen.

D4
D1
0 0
1N914 1N914

D2 ? D5 ?
0 0
1N914
1N914

R1
5.6k
R2
5.6k

BAT1
5V

De la simulacin en Proteus, obtenemos la tabla de verdad con cada uno de los 4 casos
posibles en el circuito de la izquieda:

D1 D1
0 0
1N914 1N914

D2 0 D2 0
0 1
1N914 1N914

R1 R1
5.6k 5.6k

BAT1 BAT1
5V
5V

D1 D1
1 1
1N914 1N914

D2 0 D2 1
0 1
1N914 1N914

R1 R1
5.6k 5.6k

BAT1 BAT1
5V 5V

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 11

 EE635N

A B S
0 0 0
0 1 0
1 0 0
1 1 1

Debido a que el nico caso en el que la salida es 1 lgico, es cuando los dos valores
son unos lgicos, el circuito se trata de una compuerta AND, y la familia lgica a la
que pertenece es la lgica diodo resistor o simplemente lgica de diodos DL (diode
logic), la cual se destaca por su simplicidad y por el limitado uso q tiene (solo pueden
elaborarse las compuertas AND y OR).

Obtenemos ahora resultados experimentales

A B S
0 0
0 1
1 0
1 1

Para el segundo circuito (derecha), obtenemos la tabla de verdad con todas las
configuraciones posibles:

D4 D4
0 1
1N914 1N914

D5 0 D5 1
0 0
1N914
1N914

R2 R2
5.6k
5.6k

D4 D4
0 1
1N914 1N914

D5 1 D5 1
1 1
1N914 1N914

R2 R2
5.6k 5.6k

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 12

 EE635N

A B S
0 0 0
0 1 1
1 0 1
1 1 1

En este circuito, el nico caso en el que la salida es 0 lgico se da cuando ambas entradas se
encuentran en 0 lgico, por lo que este circuito se trata de una compuerta OR, de la misma
familia lgica que el anterior, ya que los componentes de ste circuito no varan respecto al
anterior: se trata de la lgica de diodos (DL).

Obtenemos ahora resultados experimentales

A B S
0 0
0 1
1 0
1 1

7) Usando el circuito de la figura, ajuste P1 para que VIL sea 0.8 V. Ajuste P2 para que IOH sea
400 uA. Medir VOH = ______________. Ponga el miliampermetro en el pin de entrada de la
compuerta y mida IIL = ______________ - Conecte las dos entradas de cada una de las
cuatro compuertas que tiene este circuito integrado a cero volts (tierra) y mida I CCL.

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 13

 EE635N

En la simulacin de Multisim

Bajo las condiciones pedidas, el valor de = 5 V e = 0 A

En la simulacin de ISI-Proteus

A las condiciones de = 333, = 1.977

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 14

 EE635N

8) Usando el circuito de la figura, ajuste P1 para que VIH = 2V. Ajuste P2 para que IOL = 8 mA.
Mida bajo estas circunstancias VOL = __________. Cambie el miliampermetro al pin de
entrada de la compuerta y mida IIH = ________________. Conecte las dos entradas de
cada una de las cuatro compuertas que tiene este circuito integrado a cinco volts (V CC) y
mida ICCL.

A las condiciones de =2.512 V e = 500 , = 0

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 15

 EE635N

= 0

BIBLIOGRAFIA

Sistemas Digitales, Luis Romero Goyenda, Editorial Eduni.

https://es.wikipedia.org/wiki/Puerta_l%C3%B3gica
http://electronica-teoriaypractica.com/circuito-7402-ttl/
http://www.unicrom.com/Dig_NivelesLogicos.asp

HOJA DE DATOS DE FABRICANTES, ALGEBRA DE BOOLE Pgina 16