Convertidores Anlogo-Digital, Digital- Anlogo.

Navas Jcome Richard Fernando

rifenavasjacome@hotmail.com.ar
Pilatsig Sarabia Juan Carlos
Juankar995@hotmail.com

Ingeniera Mecatrnica, Sexto Nivel, Universidad de las Fuerzas Armadas ESPE

- Extensin Latacunga, Mrquez de Maenza S/N Latacunga, Ecuador.

Fecha de presentacin: 10/02/2017

Resumen: La conversin anloga-digital es el proceso

El anlisis de las diferentes seales
naturales existentes dentro de un sistema
dinmico es indispensable para el ptimo
funcionamiento del mismo, estas seales son
variables en el tiempo y lo hacen de forma
impredecible y muy rpidamente por lo cual es
necesario tener instrumentos de medida, los
mismos deben ser capaces de procesar las
seales, para lo cual existen diferentes
instrumentos que son capaces de realizar este
trabajo, los cuales son los convertidores de
seales analgicas a digitales. Una vez
procesada la seal analgica a digital estas
seales nuevamente deben convertirse a
seales analgicas, para lo cual existen
instrumentos capaces de realizar dicho trabajo.
Palabras Claves:
de convertir la salida de un circuito de muestreo
y retencin en un cdigo binario conocido como
cuantificacin.
Figura 1 Convertidor anlogo-digital.
Fuente: Fundamentos de Sistemas Digitales
2006. [Thomas Floyd]
El muestreo y la retencin. - Son
procesos calves previo a la conversin, la
misma tiene por objetivo representar la seal
original en valores discretos las misma que
deben mantenerse constante hasta la siguiente
muestra, tiempo necesario para que un ADC lo
pueda procesarla. [2]

Cuantificacin, Proceso, Analgico, Digital,

Resolucin.

1. Introduccin.
El procesamiento de la seal analgica
digital se la puede realizar por diferentes
mtodos los mismos que sern descritos a Figura 2 Operacin de muestreo y retencin.
continuacin, cada mtodo tendr las diferentes Fuente: Fundamentos de Sistemas Digitales
caractersticas para diferentes aplicaciones, se 2006. [Thomas Floyd]
describir el funcionamiento del ADC 0804 con
su respectiva distribucin de pines
2.1.1. Mtodos de conversin:
Parmetros del ADC.
2. Desarrollo.
2.1. Convertidor anlogo Resolucin (Numero de bits).
digital (ADC). Tasa de transferencia (frecuencia de
muestreo).
Para que una variable medida la misma
que es una seal analgica pueda ser 2.1.2. Conversin flash (Paralelo)
procesada, almacenada o mostrada, es
indispensable que esta est en formato digital. Para este tipo mtodo utiliza
[1] comparadores, las mismas comparan la entrada
anloga con tensiones de referencia.

1
 El nmero de comparadores a utilizar es
2n-1, siendo n el nmero de bits a la salida de
convertidor.

La resolucin para este tipo de mtodo ADC es

determinado por el nmero de bits.

Ventaja.

Velocidad de conversin rpida.

Desventaja.
Elevado nmero de comparadores para
un numero binario de tamao
razonable.
Un circuito divisor de voltaje resistivo es
aquel que determinar la tensin de referencia
utilizado para cada comparador.
Cada salida del comparador va conectado
a la entrada de un codificador con prioridad, el
mismo que es habilitado por medio de un
impulso aplicado a EN como se muestra en la
figura, cuya salida representa la seal anloga.
La siguiente figura muestra un esquema de ADC
flash. [1]
Figura 4 ADC de pendiente doble.
Fuente: Fundamentos de Sistemas Digitales
2006. [Thomas Floyd]
Este convertidor es utilizado comnmente
en dispositivos de medida como un voltmetro
digital. Por medio del interruptor SW comandado
por la lgica de control se le aplica un voltaje
constante Vin la misma que cargar al capacitor
C linealmente, como resultado, habr una
rampa negativa a la salida de A1 como se
muestra en la siguiente figura. [2]

Figura 5 Carga de Condensador.

Figura 3 ADC flash de 3 bits. Fuente:
Fundamentos de Sistemas Digitales 2006.
[Thomas Floyd]
Fuente: Fundamentos de Sistemas Digitales
2006. [Thomas Floyd]
El contador llega a su valor de cuenta
especfica, se pondr a cero (Reset), la lgica
de control conmutar a la tensin de referencia
(-Vref) aplicndola a la entrada A1 descargando
el condensador, produciendo una rampa positiva
en A1 como se muestra en la siguiente figura.

La precisin de la representacin de la
seal de entrada es determinada por la
frecuencia de los impulsos de la habilitacin y el
nmero de bits a la salida. Los pulsos de
habilitacin existen por cada nivel de muestreo
de la seal de entrada. [1]

2.1.3. Convertidor de pendiente

doble.
Figura 6 Descarga del condensador. Fuente:
La siguiente figura muestra un ADC de Fundamentos de Sistemas Digitales 2006.
puente doble. [Thomas Floyd]
A medida que el condensador se
descargue en contador avanza de su estado
Reset, y al llegar a cero el comparador A2
cambiara de estado (Nivel bajo) inhabilitando la
seal del reloj aplicada al contador.

2
 La cuenta binaria se almacenar en los Convertidor ADC por aproximaciones
Latches, esta cuenta es proporcional la Vin al sucesivas. La siguiente figura muestra el
igual que el voltaje en el condensador y su diagrama de bloques para este conversor.
tiempo de carga.

2.1.4. Convertidor por

aproximaciones sucesivas.
El ms utilizado ampliamente, con un
tiempo de conversin fijo, menor que el mtodo
de pendiente doble, pero ms lento que el
mtodo flash. La siguiente figua muestra un
ADC compuesto por un DAC (Digital Analogic
Converter) un SAR (Successive Approximation
Register ) y un comparador como se muestra en
la siguiente figura.

Figura 8 ADC 0804. Fuente: Fundamentos de

Sistemas Digitales 2006. [Thomas Floyd]

Caractersticas.

Alimentacin +5 V.
Ocho bits de resolucin.
Tiempo de conversin 10 s .
Las salidas de datos triestado sirven
Figura 7 Convertidor por aproximaciones
sucesivas. Fuente: Fundamentos de Sistemas para realizar la interfaz con el sistema
Digitales 2006. [Thomas Floyd] de buses de un microprocesador.

Funcionamiento.
Funcionamiento.
Los bits del DAC se habilitan
Contiene el equivalente a una red DAC de
sucesivamente a un nivel alto, cada vez que un
256 resistencias. La lgica de aproximaciones
bit se habilita el comparador determina si la
sucesivas secuencia la red para adaptar la
seal de entrada es mayor o menor que la
tensin analgica de entrada diferencial (Vin+
salida del DAC, si es menor la salida del
Vin) a una salida de la red resistiva. La
comparador estar a un nivel bajo, haciendo
comprobacin empieza desde el MSB
que el bit de registro pasa a cero, la secuencia
produciendo un cdigo binario de 8 bits se
en la entrada del DAC ser desde el MSB, una
transfiere a los latches de salida y la salida de
vez concluida el ciclo de conversin estar
completo. [2] interrupcin

INTR pasa a nivel BAJO. [1]

2.1.5. Convertidor Anlogo- El dispositivo puede funcionar en modo de

Digital ADC0804. conversin libre (free-running), conectando la
salida

INTR a la entrada de escritura

WR y manteniendo la entrada de inicio de
conversin, , a nivel BAJO. Para garantizar una
adecuada inicializacin bajo todas las posibles
condiciones, se requiere un nivel BAJO en la
entrada

WR durante el ciclo de conexin de
la alimentacin. A partir de ah, si se pone

CS a nivel BAJO en cualquier instante, se
interrumpir el proceso de conversin.

3
 2.2. Convertidor anlogo
digital (ADC).
Un convertidor digital- analgico (DAC)
toma un voltaje de entrada digital, y despus de
cierto tiempo produce un cdigo de salida
analgico el cual representa a la salida digital.
Un convertidor digital analgico (DAC)
toma un valor representado en cdigo digital
(como binario directo o BCD) y convertirlo en un
voltaje o corriente proporcional al valor digital.
La figura 7 muestra el smbolo para un
conversor D/A ordinario de cuatro bits.
Figura 9. Diagrama general de un ADC
Fuente: Tocci, 2007
Para cada nmero de entrada, el
voltaje de salida del convertidor D/A es un valor
nico. Como se muestra en la figura 8.
En general,
Salida anal gica=Kentrada digital
En donde K es el factor de
proporcionalidad y es un valor constante para un
DAC dado que se conecta a un voltaje de
referencia fijo.
Figura 10. Tabla de funcionamiento de un DAC
de 4 bits con salida de voltaje
Fuente: Tocci, 2007
4
La resolucin siempre es igual a la
ponderacin de LSB y tambin se le conoce
como el tamao del escalon, ya que es la
cantidad que cambiar Vsal a medida que
cambie el valor de entrada digital en un
intervalo, como se muestra en la figura 9.
Figura 11. Formas de onda de salida de un DAC
cuando un contador binario proporciona las
entradas
2.2.1. DAC DE PONDERACION
BINARIA
Este tipo de convertidor es simple y
trabajan en paralelo, pero su principal
desventaja es el gran nmero de resistencias de
distinto valor que se necesitan, como se
muestra en la figura 10. As, para un DAC de 10
bits son necesarias 10 resistencias con valores
de R a 512R, con una muy baja tolerancia para
poder mantener la precisin del convertidor.
Figura 12. Convertidor con ponderacin binaria
Fuente: Muoz Merino, 1989
El voltaje de salida ser igual a:
La operacin de este tipo de ADC es la
siguiente:
1. Se aplica un pulso de inicio para
restablecer el contador a 0. El nivel alto
en inicio tambin inhibe al reloj
2.2.2. DAC TIPO RED ESCALERA
El mayor problema es la gran diferencia
en los valores de las resistencias entre el LSB y
el MSB, en especial en los DACs de alta
resolucin (es decir, con muchos bits), es muy
difcil producir valores de resistencias con un
amplio intervalo y que mantenga una relacin
precisa, por lo que la red de escalera R/2R los
valores de resistencias guardan una relacin de
solo 2 a 1, como se muestra en la figura 11.
Figura 13. DAC bsico de escalera R/2R
Fuente: Tocci, 2007
La corriente Isal depende de las posiciones de
los cuatro interruptores y las entradas binarias
B3B2B1B0 controlan los estados de los
interruptores. A esta corriente se le permite fluir
a travs de un amplificador operacional
convertidor de corriente a voltaje para
desarrollar Vsal de la siguiente manera:
Donde B es el valor de la entrada binaria, la cual
puede variar de 0000(0) a 1111(15).
3. Conclusiones.
La conversin de seal analgica y digital
es indispensable dentro de cualquier
sistema dinmico, este determina el
comportamiento del mismo.
El convertidor analgico digital flash
(paralelo), entre los tres descritos en este
documento es quien tiene su velocidad de
conversin ms rpida.
La resolucin de la seal de salida del
conversor es determinada por medio del
nmero de bits a la salida de este.
El muestreo y la retencin es el proceso
previo a la conversin de la seal, las
misma que determina la calidad de
conversin de la seal de entrada.
4. Bibliografa
[1 ] T. L. Floyd, Fundamentos de Sistemas
Digitales., Madrid: Pearson Education., 206.
[2] J. D. L. Cruz, Electrnica y
Programacin., 4 Febrero 2012. [En lnea].
Available:
http://micropinguino.blogspot.com/2012/02/con
vermsor-analogo-digital-adc0804.html.