Documente Academic
Documente Profesional
Documente Cultură
Noviembre de 2008
Agradecimientos
1. INTRODUCCIN
La microelectrnica est en constante evolucin, debido a que las
nuevas tecnologas demandan cada vez ms y mejores prestaciones como
pueden ser altas velocidades de transmisin, recepcin y procesamiento,
menores consumos, menores dimensiones, etc. Todo esto hace que se
busquen circuitos electrnicos con caractersticas tales como gran ancho de
banda, elevada ganancia, bajos niveles de ruido, pero como se ha dicho
anteriormente, que el consumo, el tamaos y las dems prestaciones sean
iguales o mejores que las que tienes los dispositivos ya existentes.
NMOS
Regin Condicin Intensidad de drenador
Corte VGS < Vtn ID = 0
W V
Lineal VGS > Vtn , VDS < VGS Vtn I D = n C ox' VGS Vtn DS VDS
L 2
n C ox' W
Saturacin VGS > Vtn , VDS VGS Vtn ID = (VGS Vtn )2 (1 + VDS )
2 L
PMOS
Regin Condicin Intensidad de drenador
W V
Lineal VSG > Vtp , VSD < VSG Vtp I D = p C ox' VSG Vtp SD VSD
L 2
p C ox' W
Saturacin VSG > Vtp , VSD VSG Vtp ID =
2 L
(V SG Vtp ) (1 + V
2
SD )
n n C oxWn
I dn = (V gsn Vtn ) ,
2
con n = 1
2 Ln
p p C oxW p
I dp = (V gsp Vtp ) ,
2
con p = 2
2 Lp
1
a= ( n p ) 4
2
1
c=
2
(
p Vtn2 (Vdd + Vtp )2 ) 6
dicha Vc es
Las corrientes de salida Io1 e Io2 pueden ser calculadas, as como la intensidad
de salida diferencial Iod, obtenida restando las dos anteriores.
2
1 1
I o1 = a Vc Vtn + Vid + b Vc + Vid + c 8
2 2
2
1 1
I o 2 = a Vc Vtn Vid + b Vc Vid + c 9
2 2
obtenemos.
se resumen los valores de las resistencias que cargan los nodos Vo1 y Vo 2 .
esta tensin Vdd' es idntica para los inversores antes nombrados y el matcheo
gmd gm d gm d gm d
Ao = = = = 12
g out 3 3 gm
+ gm 4 gm3 + gm + gm
roi roi
mismo para gm3 y gm6 ( gm 4 = gm5 y gm3 = gm6 ). Si no fuese as, la conclusin
del clculo se mantiene vlida, sin embargo las dos salidas sern ligeramente
diferentes.
1.2.4. Distorsin
o
= 13
1 + VGS VT
tambin ( Vo ) << 1
2
Vo (5Vo ( n + p ) + 4) 1 (8Vo n p + n + p ) 1 3
I od Vid Vid 14
1 + 2 Vo ( n + p ) 2 1 + 4 Vo ( n + p ) 8
I od 2 VoVid ( n + p )Vid3 15
8
1.2.5. Ruido
2
i dt = 4 k T c gm f 16
i od = 4 k T c f gmi
2
17
1< c < 2 .
1.2.6. Resumen
i=
0 = C i (Vi VG ) C S (VG VS ) C D (VG V D ) C B (VG V B ) 18
i =1
Si elegimos X n = X p = X , Yn = Y p = Y y Z n = Z p = Z , y adems
sigue.
[ ]
I od = I o1 I o 2 = 2 n p (1 W p X )Vdd + 2 X Vb Vtn Vtp (Y Vid + Z Vod ) 21
[ ]
I od = I o1 I o 2 = 2 n p (1 W p X )Vdd + 2 X Vb Vtn Vtp Y Vid 22
Ventajas:
Desventajas:
existen que sean capaces de operar con muy baja tensin de alimentacin.
Este transconductor es el nico capaz de operar con un rango de tensiones de
entrada y salida entre los dos rales de alimentacin y ms de 400MHz de
ancho de banda con una tensin de alimentacin de 1.2V.
1
+1
vG = C k v k + C GS v S + C GD v D + C GB v B 23
CT k =1
+1
CT = C k + C GS + C GD + C GB 24
k =1
C LARGE 1
+1
vG = V BIAS + C k v k + C GS v S + C GD v D + C GB v B 25
CT CT k =1
incrementa bastante, adems si ese transistor forma parte del par diferencial de
entrada de un amplificador, se produce un descenso del producto ganancia
ancho de banda de dicho amplificador. Adems tenemos el problema de la
carga atrapada en la puerta durante el proceso de fabricacin que hace que se
necesiten pasos adicionales en el proceso de fabricacin para su eliminacin.
sRleak
+1
vG = C k v k + C GS v S + C GD v D + C GB v B 26
1 + sRleak CT k =1
CT = C k + C GS + C GD + C GB + C GD
'
27
k =1
Se puede observar que las entradas estn filtradas por un filtro paso
de alta con una frecuencia de corte 1 (2Rleak CT ) , la cual es muy baja. Por lo
tanto incluso para frecuencias muy bajas, tenemos una media ponderada de la
tensin ac de entrada, que depende de los valores de las capacidades, adems
de algunos trminos parsitos.
Algunas de las ventajas del uso de las tcnicas de QFG para la mejora
del transconductor de Nauta son las siguientes.
2. DISEO
En este captulo se desarrolla el diseo del nuevo transconductor, que
incorpora los transistores de puerta quasi-flotante. En primer lugar veremos una
descripcin de nuestro circuito, explicando brevemente cada parte del montaje,
para que cuando se vea como se ha diseado cada parte se comprenda mejor
su funcin.
Vemos que cada puerta de los transistores tiene una tensin Vbias . En
este caso las tensiones Vb 2 y Vb'2 , que son la que sirven para ajustar la
fuera ( Vb 2 para los inversores Inv1, Inv2, Inv3 e Inv6, y Vb'2 para los inversores
Inv4 e Inv5), nos dar la otra tensin de polarizacin necesaria ( Vb1 para los
inversores Inv1 e Inv2, Vb*1 para los inversores Inv3 e Inv6, y Vb'1 para los
inversores Inv4 e Inv5) para que la tensin de modo comn a la salida sea la
misma que a la entrada, es decir Vcm . Por lo tanto tenemos un ajuste dinmico
copia de los inversores Inv3 e Inv6, que a partir de Vb 2 nos da Vb*1 , esta tensin
Parmetro Valor
Vdd 1,4 V
Vtn 0,75 V
Vtp 0,95 V
Lmin 0,6 m
Id 50 A
longitud de canal, que ser igual para todos los transistores presentes en los
inversores que forman el transconductor, la escogeremos de doble tamao que
la longitud minima y por tanto tendr un valor de L = 1,2 m . Por ltimo decir
que la corriente de drenador la imponemos como se ha dicho antes, para fijar el
consumo de nuestro transconductor.
Figura 15 . Inv1-Inv2
este inversor.
Empezaremos por fijar los tamaos del transistor Mn. Como tenemos
que la corriente I d = 50 A y sabemos que la intensidad de drenador de un
1 W
In = n C ox n (VGS Vtn )2 28
2 Ln
A Wn
50A = 58 2
(0,2V )2 29
V Ln
Wn 50 A
= = 21,55 30
Ln A 2
58 2 0,04 V
V
L1n, 2 1,2 m
Wn1, 2 25,8m
Ahora como hemos fijado el valor de VGS Vtn = 0,2 V ( VSG Vtp = 0,2 V
forma.
Por tanto nos quedan los valores de las tensiones de polarizacin que
se ven en la tabla siguiente.
Vb1 950 mV
Vb 2 250 mV
Hay que decir que estos valores de las tensiones de polarizacin son
los que se han obtenido para el diseo inicial, pero en primer lugar la tensin
Vb1 se obtendr dinmicamente mediante el circuito de polarizacin ya
principio ser la misma para todos los inversores, posteriormente se vera que
para Inv3 e Inv4 esta tensin ser ligeramente distinta, y adems se irn
variando los valores de las tensiones Vb 2 para ver como vara la
Ya solo nos quedan los valores de los tamaos del transistor pMOS,
como ya sabemos la longitud la tenamos fijada y por tanto solo nos queda
halla el valor de la anchura del canal. Esta anchura la obtendremos mediante
simulaciones, para ello tenemos en Cadence el esquema de Inv1-Inv2 con las
tensiones de entrada y polarizacin ya vistas, y los valores de capacidades y
longitud y achura de los transistores expuestos anteriormente, con la salvedad
de la anchura del transistor Mp que es el parmetro que queremos hallar, este
valor lo dejaremos en W p , y empezaremos a realizar anlisis DC, para ver en
Por tanto los tamaos del pMOS son los que se ven en la siguiente tabla.
L1p, 2 1,2 m
W p1, 2 64,8m
caso esta formado nicamente por dos inversores Inv1 e Inv2. Para medir la
transconductancia habra que realizar un barrido en DC de la fuente de
entrada, pero como en nuestro caso tenemos transistores QFG, no podemos
hacerlo ya que como sabemos tenemos un filtro paso de alta y por tanto no
pasan las componente de DC, entonces para medir la g m lo que haremos ser
afinando cada vez mas el rango donde hacemos el anlisis paramtrico hasta
obtener exactamente la curva de 1 V pp , es decir igual que la entrada. Ahora con
el valor de R que ha hecho que la salida sea igual que la entrada, que en este
caso es de aproximadamente 2700 , podemos obtener el valor de g m de la
siguiente manera.
1 A
gm = = 740,75 33
R2 V
A
gm 740,75
V
Ganancia 33,5 dB
GBW 50,3 MHz
Fase ( f = GBW ) 90,91o
1 W Wn
In = n C ox n (VGS Vtn )2 11 34
2 Ln Ln
A
gm 363,63
V
Ganancia 36,48 dB
GBW 31,66 MHz
Fase ( f = GBW ) 90,30 o
la tensin que tendremos en las entradas del amplificador que esta en torno a
la tensin de modo comn ( 700 mV ), es imposible que podamos tener todos
los transistores que forman nuestro amplificador metidos en saturacin. Para
solucionar este problema lo que hacemos es usar el mismo esquema anterior
pero con entradas con transistores de puerta flotante (FG) para poder bajar la
tensin en la puerta y mantener as todos los transistores en saturacin,
quedando por tanto el esquema de la figura siguiente.
C1 C2
VG = Vin + V gnd 35
C1 + C 2 C1 + C 2
C1 V 200 mV
= G = = 0,285 C 2 = 2,5 C1 36
C1 + C 2 Vin 700 mV
Parmetro Valor
Vdd 1,4 V
Vtn 0,75 V
Vtp 0,95 V
Lmin 0,6 m
Id 5A
Parmetro Valor
L p = Ln 1,2 m
Wp 32,4 m
Wn 10,8m
C1 1 pF
C2 2,5 pF
CC 1 pF
RC 100
Ganancia 54,55 dB
Parmetro Valor
L p = Ln 1,2 m
W p1, 2 64,8m
Wn1, 2 25,8m
Vb 2 = Vb'2 250mV
A
gm 740,75
V
Ganancia 28,72 dB
gm 740,75 A
V
Ganancia 40,91 dB
GBW 50,11 MHz
Fase ( f = GBW ) 91,2 o
L p = Ln 1,2 m
Wn4,5 12,6 m
W p4,5 30,3m
graficas resultantes, y una vez obtenidas todas las caractersticas para estas
tensiones de polarizacin, resumiremos en una tabla tanto estas caractersticas
como las mismas caractersticas para varios valores de las tensiones de
polarizacin.
gm
f = donde C = C out + C1 pF 37
2 C
16 MHz ( 19,98 dB )
17 MHz ( 64,59 dB )
A continuacin vemos una primera tabla con los datos obtenidos de las
simulaciones para varios valores de las tensiones de polarizacin, en dicha
tabla podemos observar las tensiones de polarizacin introducidas, las
tensiones de polarizacin que han dado los circuitos de polarizacin, la
transconductancia, el IM 3 para una tensin de entrada de 400 mV pp , la mxima
Vb 2 (V ) Vb1 (V )
IM 3 Vinmax
V '
(V ) '
V (V )
( V)
gm A Vin = 400 mV pp IM 3 = 40dB
Consumo
(A)
b2 b1
(dB ) ( mV pp )
400 m 816,504 m
270,3 33 200 104
399 m 817,148 m
250 m 949,928 m
773,6 44,6 494 347,1
251 m 948,289 m
175 m 1,01827
1m 47,22 574 558,1
181 m 1,01135
100 m 1,08874
1,197 m 49,27 632 817,5
116 m 1,07138
Ruido
Vb 2 (V ) Ganancia GBW Fase ( ) C out C in nV
F
(dB ) (MHz ) (dB )
V '
b2 (V ) ( f = GBW ) ( pF ) ( pF ) Hz
400 m
43,93 16,3 91,25 1,64 0,21 13,29 29,31
399 m
250 m
43,26 50,3 91,41 1,44 0,22 7,44 25,26
251 m
175 m
42,39 64,78 91,37 1,46 0,22 6,79 23,48
181 m
100 m
42,43 77,28 91,38 1,46 0,22 6,45 23,04
116 m
Tensiones de entrada
(Offset=200mV)
Tensiones de salida
mantiene exactamente igual que con los tamaos iniciales, sin embargo si en
lugar de tener los circuitos de polarizacin, todas las tensiones de polarizacin
son introducidas desde fuera, la tensin de modo comn se va 25 mV por
debajo de la deseada, es decir que con nuestro circuito mantenemos la tensin
de modo comn siempre en el valor deseado.
mxima frecuencia del segundo polo de un filtro que se realice usando este
transconductor es la siguiente.
gm
f max = 712,5 MHz 38
C in + C out
observar el ancho de banda del transconductor cuando esta cargado con una
resistencia.
BW = 243,29 MHz
3. IMPLEMENTACIN
En primer lugar vamos a ver el layout del amplificador que forma parte
del circuito de polarizacin y comentaremos algunos aspectos que se han
tenido en cuenta a la hora de realizarlo.
pMOS nMOS
Rc=100
fF
C = Area C A donde C A = 0,9 1 40
m 2
C 21 C 22 C 21 C 22
C11 C 21 CC C12
C12 CC C 22 C11
C 21 C 22 C 21 C 22
Figura 23 . OPAMP-FG
3.2. Inversores
por tanto tienen pozos diferentes, en este caso como son ya de tamao
mnimo, simplemente se colocan uno al lado del otro (1-2-3). En la siguiente
figura se observa el layout de estos tres inversores.
pMOS nMOS
Figura 24 . Layout del OTA sin las capacidades (Un par de inversores)
C1 C2 C3
C4 C5 C6
C3 C2 C1
C6 C5 C4
En dicho layout se han conectado los tres pares de inversores con sus
correspondientes copias para el circuito de polarizacin, junto con los
amplificadores operacionales. Se ha colocado de la forma que vemos para que
todas las capacidades estn juntas y ponerles otro anillo de guarda alrededor.
Tambin se han puesto anillos de guarda a los dos grupos de transistores
IM 3
Vb1 (V )
Vb 2 (V )
Vb'1 (V )
( V)
gm A Vin = 400 mV pp Consumo (A)
'
V (V )
b2 (dB )
400 m 818,588 m
166,66 32,55 103,68
399 m 827,773 m
250 m 953,653 m
684,93 44,37 341,66
251 m 962,103 m
175 m 1,02296
900,9 47,57 548,46
181 m 1,02688
100 m 1,09433
1,081 m 48,01 803,72
116 m 1,08841
Ruido
Vb 2 (V ) Ganancia GBW Fase ( ) C out C in nV
F
(dB ) (MHz ) (dB )
V '
b2 (V ) ( f = GBW ) ( pF ) ( pF ) Hz
400 m
44,25 9,82 90,63 1,70 0,58 14,05 30,03
399 m
250 m
42,45 30,5 90,68 2,57 0,79 8,11 25,05
251 m
175 m
41,14 39,33 90,61 2,64 0,81 7,4 24,26
181 m
100 m
40,67 46,99 90,58 2,66 0,81 7,02 23,92
116 m
conectada a la salida y otro OTA idntico detrs que de nuevo har de buffer,
esto nos servir para medir la respuesta en frecuencia.
En esta ltima figura se puede ver el layout del montaje final, con el
anillo de pads que se conectarn en el encapsulado.
3.6. Resultados
Como se ha visto en el apartado anterior, se mando a fabricar un chip
para realizar medidas en el laboratorio y comprobar el funcionamiento de
nuestro OTA. Una vez fabricado el chip se procedi a su medida, para ello se
empleo un placa de medidas para OTAs genricos, adaptando algunas partes
para nuestro chip, en resumen, tenamos una placa que por medio de
reguladores nos daban tensiones de 5V y -5V y adems nuestra tensin de
alimentacin de 1,4V. Por medio de la tensin de alimentacin con un
potencimetro obtenamos la intensidad de polarizacin para los amplificadores
operacionales de nuestros circuitos de polarizacin, y con la tensin de 5V y
con varios potencimetros obtenamos las tensiones de modo comn y las dos
Vbias necesarias. Por ltimo metamos una seal, que por medio de un
transformador, la convertamos en una seal diferencial para introducirla en el
chip, realizando la operacin contraria a la salida.
4. CONCLUSIONES
BIBLIOGRAFA