DECODERS.

Leer detenidamente, observar los grficos y entender las instrucciones y seguirlas, para
realizar el laboratorio.
De no entender, leer detenidamente nuevamente, de no entender otra vez, entonces volver a
leer.

Decoder Binario. - Bloque funcional, de varias entradas y varias salidas (conjunto de

funciones), cuyas salidas comparten todas las mismas entradas.
Los decoders binarios tienen tantas salidas como combinaciones se puedan formar con sus
entradas. As tenemos que si el decoder tiene una entrada (variable A) entonces tiene dos
salidas. Si el decoder tuviese dos entradas (variables B A) entonces debe tener cuatro salidas.
As sucesivamente.

n entradas 2n salidas

Decoder binario de 1 entrada.

Insertar en el proteus los C.I. : 74LS04 74LS08. Y los controles de entrada y salida: LogicState
y logicProbe.
Realizar el siguiente circuito:

El decoder binario de una entrada, tiene una salida para cada combinacin posible en la
variable A.
Para la combinacin 0, tiene la primera salida que sera Anegada.
Para la combinacin 1, tiene la segunda salida que sera simplemente A.
Verificar su tabla de verdad, realizando la simulacin del circuito:

El
El decoder binario de una entrada tiene dos salidas: Y0 y Y1, que se activan para las
combinaciones 0 (cero) y 1(uno) respectivamente.

DECODER BINARIO DE DOS ENTRADAS

Realizar el siguiente circuito en el proteus.
Entonces podemos analizar la tabla de verdad de un decoders de dos entradas:

Observemos que existen cuatro salidas, es decir cuatro funciones que conforman el decoder,
observar que la primera columna o funcin Y0 slo se activa para la combinacin cero ( 0 0 )
, la segunda funcin o segunda salida (segunda columna) llamada Y1 slo se activa para la
combinacin uno (0 1) y la tercera Y2 se activa para la combinacin 2 y la cuarta Y3 se activa
para la combinacin 3.
Verificarlo en la simulacin del circuito del proteus.

CONCLUSIN: En el Decoder Binario slo una salida puede estar activa a la vez y
esta es la que corresponde a la combinacin de entrada presente.

ENTONCES :

SI EL DECODER ES DE DOS ENTRADAS ( B A) LA SALIDA Y1 ESTARA REPRESENTADA POR

SI EL DECODER ES DE TRES ENTRADAS ( C B A) LA SALIDA Y3 ESTARA REPRESENTADA POR

SI EL DECODER ES DE TRES ENTRADAS ( C B A) LA SALIDA Y6 ESTARA REPRESENTADA POR
SI EL DECODER ES DE CUATRO ENT. ( D C B A) LA SALIDA Y6 ESTARA REPRESENTADA POR

REALIZAR EN EL PROTEUS LA IMPLEMENTACION DE UN DECODER DE 3 ENTRADAS Y OCHO

SALIDAS.
(tiempo: 15 minutos)
Nota: insertar el integrado 74LS 11 para realizar las funciones usando compuertas AND de tres
entradas.
Al final el decoder debe responder segn la tabla de verdad siguiente:
USO Y APLICACIN DE UN DECODER.
Asumiendo que existiese un bloque funcional prediseado de un decoder en un circuito
integrado, es decir que no tuviramos la necesidad de implementarlo de manera discreta
usando las compuertas lgicas, si no que venga ya implementado completamente en circuito
integrado, por ejemplo un decoder binario de salidas directas de 3 entradas y 8 salidas:

Insertar en el proteus el decoder : DECODER_3_8 y comprobar su funcionamiento

colocando logic state en sus entradas y logic Probe en sus salidas.
Para que el bloque funcional se comporte como un decoder debe estar HABILITADO, para lo
cual es necesario que las entradas de control EN y ALL deben estar en 1 y 0 respectivamente.
Modificando los valores de D0, D1, y D2 , se introducen las combinaciones de 0 hasta 7, segn
la combinacin de entrada se activar la salida correspondiente.

1. Implementacin de una funcin lgica. (usando un decoder)

Expresen la funcion Fx en la suma de sus trminos: Fx = _______________________

Comparen la expresin booleana escrita con las funciones booleanas
correspondientes a cada salida del decoder.
A que es igual la salida Y1 del decoder? , corresponde a uno de los trminos de la
expresin escrita de Fx?
ENTONCES: Que salidas del decoder deben usarse? Y con que funcin lgica deben
unirse?.
DECODER DE SALIDAS NEGADAS
Expresemos la definicin del concepto de salida o entrada ACTIVA:
Cuando la lgica es directa una salida activa ser la que devuelva el estado lgico 1 (uno)
Cuando la lgica es negada una salida activa ser la que devuelva el estado lgico 0 (cero)

ENTONCES. Cuando se exprese la lgica en negacin la activacin ser dada por el estado
lgico 0 (cero)

As podremos expresar para decoders de salidas negadas lo siguiente:

En un decoder de salidas negadas de 2 entradas 4 salidas cuando se ingrese la
combinacin lgica 1 (es decir B=0 y A=1) la nica salida activa ser la salida Y1, es decir
Y1 devolver 0 (cero) y las dems salidas Y0,Y2, y Y3 devolvern 1 (estado inactivo).

Implementar un decoder de 2 a 4 de salidas negadas. Teniendo en cuenta su tabla de

verdad:

Nota: intentar hacer el circuito usando compuertas lgicas OR.

Expresar Y0 usando la expresin booleana que considera el nico cero en la combinacin 0.
Expresar Y1 usando la expresin booleana que considera el nico cero en la combinacin 1.
.
..
Como sera el circuito de un decoder de salidas negadas de 3 a 8 , usando compuertas OR de
tres entradas?
Cual sera la representacin booleana de cada una de sus salidas expresndolas solamente
considerando el nico cero en su tabla de verdad?