CAPA FISICA DE EXTREMO A EXTREMO 3GGP WCDMA

Juan Francisco Peralta Santosa

a Universidad de Cuenca

Abstract
This document exposes the model of the end-to-end physical layer used in 3GPP WCDMA FDD shown
in Figure 1. This model has been implemented in Matlab software in which the physical layer of the Node
B, the wireless channel and the User Equipment are implemented.
The analysis of these components will allow us to approach in a more profound way the operation of a
WCDMA system which will be important to address the systems implemented in the fourth generation LTE
networks. This system was standardized by the 3GPP (3rd Generation Partnership Project) in the late 90s,
currently this group is in charge of standardizing the new mobile communication technologies created.
Keywords: WCDMA, 3G, UTMS, Physical Channel.

1. Introduccion

Este documento expone el modelo de la capa fsica de extremo a extremo usado en 3GPP WCDMA
FDD que se muestra en la figura 1. Este modelo ha sido implementado en el software Matlab en el cual se
encuentra implementado la capa fsica del Node B, el canal inalambrico y el User Equipment.
El analisis de estos componentes nos permitira abordar de una manera mas profunda el funcionamiento de
un sistema WCDMA el cual sera importante para abordar los sistemas implementados en las redes de cuarta
generacion LTE.
Este sistema a sido estandarizado por el 3GPP (3rd Generation Partnership Project) a finales de los anos
90, actualmente este grupo es el encargado de estandarizar las nuevas tecnologas de comunicacion movil
creados.

Figura 1: Modelo de capa fsica de extremo a extremo WCDMA[1]

Email address: juan.peralta@ucuenca.ec (Juan Francisco Peralta Santos)

Preprint submitted to Universidad de Cuenca 13 de julio de 2017

2. Analisis del Sistema

2.1. Node B(BS-Base Station)

El subsistema del Esquema de Codificacion de Canales WCDMA DL Tx procesa cada canal de trans-
porte independientemente de los parametros de formato de transporte asociados con el. Este subsistema
implementa las siguientes funciones:

2.1.1. Bernoulli Binary Generator

El sistema cuenta con dos generadores de bits aleatorios de Bernoulli para establecer los datos de trafico
y control.
Esto establece los canales de control y trafico dedicados DTCH DCCH.

2.1.2. Wcdma Tx Channel Coding Scheme

Dentro de este bloque se realizan todos los procedimientos de codificacion, los cuales se pueden observar
en la figura 2.

Figura 2: Diagrama del bloque Wcdma Tx Channel Coding Scheme[1]

CRC Calculation : Se adiciona los bits CRC para la comprobacion luego de la codificacion del canal,
el polinomio usado se especifica en 3G TS 25.212.
TrBlk/Code Blk Segm : Calcula el numero de bits por canal de transporte, el numero de bits de relleno,
el numero de palabras de codigo, as como los bits de numero en cada palabra de codigo y divide estos
bits en cada canal de transporte.

Channel Coding : Se realiza la codificacion de cada bloque segun el esquema que se muestra en la figura
3.Los esquemas que se usan son codigo convolucional, turbo codigo o sin codificacion, la implementacion
de estos esquemas en Matlab se muestran en la figura 4.

Figura 3: Parametros de codificacion[2]

Las especificaciones de los esquemas de codificacion se encuentran en [2].

2
 Figura 4: Implementacion del codificador en Matlab

Rate Matching : El numero de bits en un canal de transporte puede variar entre diferentes intervalos
de tiempo de transmision. En el enlace descendente, la transmision se interrumpe si el numero de bits
es inferior al maximo se repiten o se perforan bits para asegurar que la tasa de bits total despues de la
segunda multiplexacion es identica a la velocidad de bits de canal total de los canales fsicos dedicados
asignados.
1st Interleaver : Es un intercalador de bloques con permutaciones entre columnas.
Radio Frame Segmentation : Cuando el intervalo de tiempo de transmision es superior a 10 ms, la
secuencia de bits de entrada se segmenta y se asigna a marcos de radio consecutivos. Despues de la
adaptacion de velocidad en el DL y la ecualizacion de tamano de trama de radio en el UL.

2.1.3. Wcdma Tx Physical Channel Mappingh

La asignacion de canal fsico de enlace descendente se encarga de organizar y multiplexar los bits del Canal
de Transporte Compuesto Codificado (CCTrCh), que es el resultado de la concatenacion de los diferentes
canales de transporte, En un canal fsico dedicado (DPCH) en forma de ranuras. Cada ranura del canal
fsico dedicado contiene datos de informacion as como bits de control generados por capa fsica.[1]
Este bloque cuenta con los subsistemas que se muestran en la figura 5.

Figura 5: Wcdma Tx Physical Channel Mappingh[1]

Ph Channel Segmentation : Cuando se utiliza mas de un PhCH, la segmentacion del canal fsico divide
los bits entre los diferentes PhCH.
2nd Interleaver : Intercalar el vector de entrada escribiendo los elementos en una matriz fila por fila,
realizando la permutacion entre columnas.
Slot Builder : Construye los slots con los datos procedentes de los diferentes canales segun se especifica
en [2]. La implementacion de este bloque se muestra en la figura 6.
3
 Figura 6: Implementacion del Slot Builder

A los bits de datos se agregan los bits pilotos de la trama, TFCI y TPC.

2.1.4. Wcdma BS Tx Antenna

Despues de combinar los diferentes canales de transporte en canales fsicos, los datos se envan a la antena
transmisora de la estacion base de enlace descendente en forma de ranuras.
En la antena transmisora, los datos se distribuyen por primera vez por un codigo de firma ortogonal de valor
real para la separacion de canales y luego se codifica por una secuencia de codigo de oro de valor complejo.
Finalmente, se anaden otros canales que tambien se transmiten durante una conexion con diferentes pesos
para crear la forma de onda que se enva a traves del canal despues de aplicar el filtro de conformacion de
impulsos del transmisor[1].
Este subsistema realiza las funciones que se muestran en la figura 7.

Figura 7: Wcdma BS Tx Antenna[1]

DPCH IQ Mapping : Cada par de bits DPCH es de convertido de serie a paralelo y asignado a una
rama I y Q. Los smbolos pares numerados se asignan a la rama I mientras que los numeros impares
se asignan a la rama Q.
Cada bit es convertido a un numero entero y modulado con un esquema de modulacion Q-PSK. La
implementacion de este bloque se muestra en la figura 9.

4
 Figura 8: Esquema de Modulacion DL

Figura 9: Implementacion del Bloque IQ Mapping en Matlab

Wcdma DL Common Channels Generator : Este bloque genera P-CPICH (Generador Piloto Comun
Primario), PICH (Canal Indicador de Paging) y P-CCPCH (Canal Fsico de Control Principal-Comun),
cada canal es generado por un generador aleatorio o por un valor de vector constante y un conversor
de senal de unipolar a bipolar como se muestra en la figura 10.

Figura 10: Generacion de los canales comunes de descarga

Dentro de este bloque el conversor unipolar a bipolar esta implementado por los bloques que se mues-
tran en la figura 11.

Figura 11: Conversor Unipolar a Bipolar

5
Wcdma Spreading : La secuencia de entrada de valor complejo mediante una secuencia ortogonal de
valor real, los codigos usados son codigos ortogonales con factor de dispersion variable OVSF, estos
codigos preservan la ortogonalidad entre los diferentes canales fsicos del usuario.
Los codigos OVSF se pueden definir usando el arbol de codigos de la figura 12.

Figura 12: Arbol de generacion de codigos OSVF[2]

El diagrama de bloques usado para el spreading de todos los canales fsicos de DL excepto SCH se
muestra en la figura 13.

Figura 13: Spreading para los canales fsicos DL[2]

La implementacion de el spreading en Matlab se muestra en la figura

6
 Figura 14: Spreading implementado en Matlab

Wcdma OCNS Generator : Genera interferencia OCNS, el ruido de canal ortogonal es un mecanismo
utilizado para simular los usuarios o senales de control en los otros canales ortogonales de un enlace
descendente. La implementacion del generador OCNS en Matlab se muestra en la figura 15.

Figura 15: Generador OCNS

Wcdma Scrambling : La secuencia de chips de valor complejo se codificara por un codigo de cifrado de
valor complejo cuyo perodo se trunca a 10 ms. La misma secuencia es utilizada por todos los canales
de la celda. La implementacion de este bloque se muestra en la figura 16.
7
 Figura 16: Implementacion de Scrambling

Wcdma SCH Generator : Genera los canales de sincronizacion primario y secundario como se muestra
en la figura 17.

Figura 17: Combinacion de canales fsicos de enlace descendente[2]

Wcdma SCH Multiplexer : El CCPCH primario no se transmite durante los primeros 256 chips de
cada ranura. En cambio, se transmiten SCH primarios y SCH secundarios durante este perodo

8
 Figura 18: Estructura de marco para el canal fsico de control comun primario[2]

Wcdma Power Adjustment : En este bloque se aplican los pesos correspondientes a los diferentes
canales.
Los niveles referenciales para cada canal se encuentran en el anexo C de la referencia [2].

Figura 19: Implementacion del ajuste de potencia en Matlab

Raised Cosine Transmit Filter : Filtra la senal de entrada usando un filtro FIR de coseno elevado con
raz normal o cuadrada.

2.2. AWG Channel Model

Se agrega ruido blanco gaussiano a la transmision como se muestra en la figura 20. Cuando se utiliza
cualquiera de los modos de varianza con entradas complejas, los valores de varianza se dividen igualmente
entre los componentes real e imaginario de la senal de entrada.

9
 Figura 20: Adicion del ruido blanco [1]

2.3. UE(User Equipment)

2.3.1. Wcdma UE Rx Antenna
Este subsistema esta compuesto de los bloques que se muestran en la figura 21.

Figura 21: Diagrama de bloques de la antena receptora[1]

Raised Cosine Receive Filter : Filtra la entrada y, si esta seleccionada, muestre la muestra, usando un
filtro FIR de coseno elevado de raz normal o cuadrada.
Wcdma Rake Receiver : El receptor del rastrillo esta hecho de 4 dedos. Cada dedo muestrea y modela
bits piloto y datos utilizando el codigo de canalizacion correspondiente y la secuencia de codigo de
spreading.
Los bits piloto se envan entonces al estimador de canal cuya salida se utiliza entonces para retirar
la senal de datos recibida. Los datos demodulados procesados por cada dedo rastrero se combinan
finalmente coherentemente antes de enviarlo al desmapeado del canal fsico.

10
 Figura 22: Diagrama del receptor Rake[1]

Cada dedo esta conformado por los siguientes bloques:

Wcdma Rake Finger: Cada dedo muestrea y modela bits piloto y datos utilizando el codigo de
canalizacion correspondiente y la secuencia de codigo de spreading. La implementacion in Matlab
se muestra en la figura 23.

Figura 23: Rake Finger

Wcdma Channel Estimation: Utiliza el canal piloto comun y el canal piloto de referencia para
estimar el ruido del canal, la implementacion del estimador se muestra en la figura 24.

11
 Figura 24: Implementacion del Estimador de Canal

Wcdma Data Derotation: Combina la estimacion del canal y los datos de entrada para limpiar el
ruido de los datos. La implementacion de este bloque se muestra en la figura 25.

Figura 25: Implementacion del bloque de De-rotacion

DPCH IQ Demapping : Transforma la senal compleja en dos senales reales concatenadas en serie.
Slot Rebuilder : Almacena smbolos de entrada para generar intervalos de datos, este bloque introduce
un retardo inicial correspondiente a una ranura de datos si el retardo inicial.

2.3.2. Wcdma Rx Physical Channel Demapping

Slot Splitter : Se encarga de dividir y organizar los bits del canal fsico demodulado. Su implementacion
se muestra en la figura 26.

Figura 26: Implementacion del Slot Splitter

2nd Deinterleaver : Intercalar el vector de entrada escribiendo los elementos en una matriz fila por fila,
realizando la permutacion entre columnas usando un patron especfico definido en 3GPP TS 25.212 y
leyendolos columna por columna[2].
Ph Channel Concatenation : Concatena los canales fsicos de entrada.

2.3.3. Wcdma DL Rx Channel Decoding Scheme

El esquema de descodificacion de canal de enlace descendente consiste en la deteccion de errores, correc-
cion de errores, asignacion de velocidad, intercalacion y division de canales de transporte desde el canal de
transporte compuesto codificado (CCTrCh).
12
Radio Frame Concatenation : Concatenacion de marco de radio, Divide el canal entrante en los canales
DTCH(Dedicated Traffic Channel) y DCCH(Dedicated Control Channel).

Figura 27: Implementacion del Frame Concatenation

1st Deinterleaver : Intercalar el vector de entrada escribiendo los elementos en una matriz fila por fila,
realizando la permutacion entre columnas usando un patron especfico definido en 3GPP TS 25.212
[1].

Rate DeMatching : Realiza el proceso inverso mostrado en el esquema de codificacion del transmisor.
Channel Decoding : Realiza la decodificacion de todos los canales codificados en el transmisor, de-
pendiendo del canal se realiza la decodificacion de canal de una codificacion convolucional o de un
turbocodigo como se muestra en la figura 28.

Figura 28: Esquema de Decodificador del Canal[1]

Code Blk Concatenation/TrBlk Segmentation : Calcula el numero de bits por canal de transporte,
el numero de bits de relleno, el numero de palabras de codigo, as como los bits de numero en cada
palabra de codigo.

Syndrome Detector : El detector de sndrome Wcdma CRC elimina los bits redundantes de las tramas
de datos de entrada segun los polinomios del generador especificados anteriormente y comprueba los
datos de entrada para cualquier error de trama.

13
3. Resultados de la simulacion

3.1. Parte real de las Secuencias

Figura 29: Bits antes del Spreading

Figura 30: Chips despues del Spreading

Figura 31: Chips antes del Pulse Shaping

3.2. Parte imaginaria de las Secuencias

Figura 32: Bits antes del Spreading

Figura 33: Chips despues del Spreading

Figura 34: Chips antes del Pulse Shaping

14
3.3. Estimacion del canal

Figura 35: Parte real e imaginaria de la estimacion del canal

3.4. Espectros de Potencia

Figura 36: Espectro antes del Spreading

Figura 37: Espectro antes del Shaping

15
 Figura 38: Espectro de la senal Tx

Figura 39: Espectro de la senal Rx

3.5. Diagramas de Constelacion

Figura 40: Senal DPCH Recibida

16
 Figura 41: Senal DPCH rotada

Figura 42: Senal DPCH combinada del Rake

4. Bibliografa
[1] MathWorks, Wcdma end-to-end physical layer 3gpp wcdma fdd (rel 99) downlink.
[2] T. G. P. P. (3GPP), Ts 25.212,technical specification (1999).
[3] T. G. P. P. (3GPP), Ts 25.101,technical specification (1999).
[4] T. G. P. P. (3GPP), Ts 25.102,technical specification (1999).
[5] T. G. P. P. (3GPP), Ts 25.213,technical specification (1999).

17