Contadores

Debo agradecer los textos e imgenes

que fueron tomadas del libro Tcnicas
Digitales del Ing. Jorge Sinderman

Ing. Daniel Acerbi Junio 2016

Generalidades

Son dispositivos secuenciales basados en flip-
flip-flops que
cambian de estado cada vez que reciben un pulso a contar,
por lo que conociendo su estado se puede determinar el
nmero de pulsos a contar recibido.

Los contadores se pueden clasificar en:
Sincrnicos,, en los que los pulsos a contar se aplican
Sincrnicos
como seal de reloj a todos los flip-
flip-flops que componen
el contador
Asincrnicos,, en los cuales eso no ocurre (al menos un
Asincrnicos
flip-
flip-flop recibe como seal de reloj la salida de otro flip
flip--
flop)
Los sincrnicos tienen mejor desempeo que los
asincrnicos, pero estos ltimos son circuitos ms
simple.

Ing. Daniel Acerbi 2

Ing. Daniel Acerbi 1

 Mdulo

El nmero finito de flip-
flip-flops que tiene un contador limita el
nmero de estados que estos pueden tomar y, por
consiguiente, la capacidad de conteo del contador.

Cuando en un contador se sobrepasa la capacidad de
conteo, lo ms frecuente es que retome el estado inicial y
siga contando desde ese punto .

El nmero de estados por el que pasa el contador antes de
reciclar su operacin, se denomina mdulo del contador

Un contador de mdulo M cuenta entre 0 y M- M- 1

Un contador hecho con n flip-
flip-flops no puede tener un
mdulo mayor que 2n

Un contador de mdulo M puede ser visto como un divisor
de frecuencia por M (porque necesita M pulsos para dar una
vuelta completa)

Ing. Daniel Acerbi 3

Contadores Binarios Sincrnicos

Ing. Daniel Acerbi 2

 Generalidades

Los contadores binarios sincrnicos son circuitos
secuenciales sincrnicos .

Pueden tener entradas de :
MR : Reset Asincrnico, pone a 0 el contador
en el arranque,
RS : Reset Sincrnico, pone a 0 el contador
en sincronismo con la seal de reloj .
PE : Carga un dato en paralelo,
sincrnicamente con la seal del reloj .

Ing. Daniel Acerbi 5

Contador Sincrnico Binario Mdulo 8

Diagrama de Estados y Transiciones
A B C Estado Inicial

Contador 111 000 001

Sincrnico
CLK mdulo 8

110 010
C B A C* B* A*

0 0 0 0 0 1

0 0 1 0 1 0

0 1 0 0 1 1 101 100 011

0 1 1 1 0 0

1 0 0 1 0 1

1 0 1 1 1 0

1 1 0 1 1 1

1 1 1 0 0 0

Ing. Daniel Acerbi 6

Ing. Daniel Acerbi 3

 Contador Sincrnico Binario Mdulo 8 con Salida de Cuenta
Terminal ( TC )

Diagrama de Estados y Transiciones
A B C Estado Final
TC /1 /0
Contador 111 000 001
Sinc.
CLK mdulo 8 /0
/0

C B A C* B* A* TC 010
110

0 0 0 0 0 1 0
/0 /0
0 0 1 0 1 0 0
/0 /0
0 1 0 0 1 1 0 101 100 011

0 1 1 1 0 0 0
TC es la llamada cuenta terminal (o acarreo de
1 0 0 1 0 1 0 salida, CO), que indica que todos los flip-flops
estn en 1, que el contador est habilitado y que
1 0 1 1 1 0 0
en el prximo pulso de reloj ir a su estado
1 1 0 1 1 1 0 inicial, con todos los flip-flops en 0.

1 1 1 0 0 0 1
Ing. Daniel Acerbi 7

Circuito de un Contador Binario Mdulo 8 con Salida de

Cuenta Terminal ( TC )
A B C

TC

A B C
En Rojo -
Contador mdulo
4

Tiene un tiempo de establecimiento igual al de propagacin de un flip-

flop, lo cual es considerablemente menor que el de los contadores
asincrnicos que requieren de la propagacin por n flip-flops. Esto se
debe a que todos los flip-flops cambian de estado simultneamente
Tiene un retardo en la lgica combinacional que proporciona el acarreo
escalonado (que es de n-2 niveles), que limita la frecuencia de conteo
Puede hacerse modular, como muestra la figura con un recuadro en
rojo, para un contador mdulo 4
Ing. Daniel Acerbi 8

Ing. Daniel Acerbi 4

 Contador Binario Mdulo 8 con Salida de Cuenta Terminal ( TC ) y
Entrada de Habilitacin de Cuenta ( ET )

Diagrama de Estados y Transiciones
A B C

ET C B A C* B* A* TC
ET TC
0 0 0 0 0 0 0 0
Contador
Sinc. 0 0 0 1 0 0 1 0
CLK mdulo 8 0 0 1 0 0 1 0 0
0 0 1 1 0 1 1 0
0/0
0/0 0 1 0 0 1 0 0 0
1/1 1/0
0/0 0 1 0 1 1 0 1 0
111 000 001
0 1 1 0 1 1 0 0

1/0 0 1 1 1 1 1 1 0
1/0
1 0 0 0 0 0 1 0
010 0/0 1 0 0 1 0 1 0 0
0/0 110
1 0 1 0 0 1 1 0
1 0 1 1 1 0 0 0
1/0 1/0
1 1 0 0 1 0 1 0
1/0 1/0
1 1 0 1 1 1 0 0
101 100 011 0/0
0/0
1 1 1 0 1 1 1 0
1 1 1 1 0 0 0 1
0/0
Ing. Daniel Acerbi 9

Descripcin de un contador binario con

entrada de habilitacin

Utiliz una seal (temp
(temp)
) para llevar la cuenta del
contador:

10

Ing. Daniel Acerbi 5

 Descripcin de un contador binario con
entrada de habilitacin (ET)

Secuencia
No cuenta Reset
del 0 - 7
ET = 0 asincrnico

Tiempo de demora del

contador 7,9 ns.
Frecuencia maxima de
operacin 126 MHz

Ing. Daniel Acerbi 11

Descripcin de un contador BCD Natural con

entrada de habilitacin y salida de cuenta terminal

Vamos a describir el contador utilizando una VARIABLE,
denominada temp.
temp.

La Variable genera un vector numrico no signado (Variable
temp : unsigned (3 downto 0)) incompatible con una seal
std_logic_vector.. Por lo tanto debemos convertir el vector.
std_logic_vector

Para la conversin utilizo una librera normalizada de la IEEE,
IEEE,
la IEEE.NUMERIC_STD
IEEE.NUMERIC_STD,, dicha librera me permite optimizar la
conversin.

Para convertir el vector utilizo la instruccin ([std_logic_vector
([std_logic_vector
(temp
temp))] ), cargando el vector modificado en la seal Sal:
Sal <= std_logic_vector (temp)
temp)

A partir de la seal Sal obtengo por asignaciones simples la
seal de salida y la cuenta terminal (TC), ambas son seales
std_logic..
std_logic

Ing. Daniel Acerbi 12

Ing. Daniel Acerbi 6

 Descripcin de un contador BCD Natural con
entrada de habilitacin y salida de cuenta terminal

Descripcin del contador:

13

Diagramas temporales

Simulacin Temporal:

Secuencia de 0 - 9
Detengo cuenta
Reset ET = 0 Reset
Asincrnico Asincrnico

Ing. Daniel Acerbi 14

Ing. Daniel Acerbi 7

 Circuito de un Contador Binario Mdulo 8 con Salida de Cuenta
Terminal ( TC ) y Entrada de Habilitacin de Propagacin ( ET )

EL diseo modular permite conectar varios de estos contadores en

cascada para multiplicar sus mdulos
TC es la llamada cuenta terminal
ET (trickle enable), es una seal de habilitacin tanto para el conteo
como para la cuenta terminal, usualmente empleada para recibir de los
mdulos que preceden al contador en la cascada, la informacin que
ellos tambin estn en su cuenta terminal .
La demora en establecerse la seal TC depende de la cantidad de
mdulos del contador, o sea a mayor modulo la seal TC tendr una
mayor demora .

TC
A B C

Ing. Daniel Acerbi 15

Contador Sincrnico en cascada mdulo 4096

contador sincrn. contador sincrn. contador sincrn. contador sincrn.

1
ET mod. 8 TC ET mod. 8 TC ET mod. 8 TC ET mod. 8 TC
A B C D

reloj

Mod TOT = Mod.A * Mod.B * Mod.C * Mod.D = 4096

La frecuencia mxima de operacin del contador modulo 4096 es

menor que la mxima frecuencia de los contadores modulo 8,
esto se debe a la demora en obtener el TC final .

Ing. Daniel Acerbi 16

Ing. Daniel Acerbi 8

 Contador Sincrnico modulo 16 con doble entrada de Habilitacin

ET es la habilitacin para el conteo y la cuenta terminal ya

vista.

EP es llamada habilitacin de conteo en paralelo,
paralelo, y habilita slo
el conteo (no influye sobre la cuenta terminal)

Este circuito disminuye la demora en establecerse la seal TC .

EP

ET

TC
0 1 2 3
T Q T Q T Q T Q
A B C D

reloj

Ing. Daniel Acerbi 17

Contadores sincrnicos con reset y

carga paralelo
Se necesita :

Disponer de una entrada de reset maestro (MR) es til
para colocar al contador en un estado inicial de todos
en 0 .

Disponer de una entrada de reset sincrnico (SR) es til
para modificar el mdulo del contador sin que deje de
ser sincrnico .

Disponer de una entrada de carga paralelo sincrnica
(PE) con sus correspondiente lneas de datos, es til
para colocar al contador, en determinado momento, en
un estado particular .

Cargar Datos en un FF T no es simple, por lo tanto sera
conveniente reemplazar el FF T por un FF D y escasa
lgica adicional .
Ing. Daniel Acerbi 18

Ing. Daniel Acerbi 9

 Implementar un FF T con un FF D

PS
D Q
T
clock

Q
CL

Q* = T Q Q* = D = T Q

Ing. Daniel Acerbi 19

Circuito que permite el manejo de las seales SR y PE

Utilizando un Multiplexor con Habilitacin ( EN ) podr

tener las seales SR; PE y el dato a cargar entrar por
la seal D

Multiplexor
de 2 vas
SR
EN D Q
PE
A0

T I0
O
D I1

reloj

Ing. Daniel Acerbi 20

Ing. Daniel Acerbi 10

 Contador sincrnico con reset sincrnico y carga paralelo
sincrnica (tipo 74LS
74LS163,
163, pero ste tiene PE y SR activos en
bajo)

EP

ET

TC
0 1 2 3
T Q T Q T Q T Q
D D D D

PE PE PE PE

SR SR SR SR

reloj
SR
PE

D0 D1 D2 D3
Ing. Daniel Acerbi 21

Contador sincronico binario de modulo

programable

El contador resultante es generalmente de menor
o igual mdulo que el que se utiliza como base .

Para simplificar el circuito, trabajo con una sola
entrada de habilitacin (ET) .

ET
contador sincrnico
TC
ET detector
reloj N=M-1
de estado
SR terminal

Reset sincrnico Contador base

Ing. Daniel Acerbi 22

Ing. Daniel Acerbi 11

 Contador Sincrnico mdulo programable
( BCD Natural )

Partimos de un contador sincrnico binario modulo 16

ET
contador sincrnico
Q0
Q1
ET
reloj TC
Q2
Q3
SR

Detecta el numero
binario 1001 ( 9 )

Ing. Daniel Acerbi 23

Contador sincrnico decimal

(en BCD Aiken)
En este caso usamos un contador binario con entrada de carga
paralelo sincrnica ( PE ) .
Cuando se alcanza el estado 01xx (el 4), el siguiente debe ser el
1011 (el 5)

ET
Detecta el 01XX
contador sincrnico

reloj ET
TC
TC
PE
1 D0 Q0
Carga el 1101,
1 D1 Q1
la seal de PE,
0 D2 Q2
maneja la
carga 1 D3 Q3

Ing. Daniel Acerbi 24

Ing. Daniel Acerbi 12

 Contador Binario
Sincrnico 74LS163

Ing. Daniel Acerbi 25

Diagrama de Estados y Transiciones del 74LS163

Contador binario

Cuenta en Binario ( 0 a 15 )

Ing. Daniel Acerbi 26

Ing. Daniel Acerbi 13

 74LS163
PE = Carga Paralelo
Entrada de Datos

CEP = Hab. Conteo

Paralelo

CET = Hab. Conteo Cuenta Terminal

por Propagacin

Salidas de Datos
CP = Clock

SR = Reset Sincrnico

Ing. Daniel Acerbi 27

Contador BCD Sincrnico

74LS162

Ing. Daniel Acerbi 28

Ing. Daniel Acerbi 14

 Diagrama de Estados y Transiciones del 74LS162A
Contador de Dcadas BCD

Cuenta en BCD
Natural ( 0 a 9 )

Ing. Daniel Acerbi 29

74LS162
PE = Carga Paralelo
Entrada de Datos

CEP = Hab. Conteo

Paralelo

CET = Hab. Conteo Cuenta Terminal

por Propagacin

Salidas de Datos
CP = Clock

SR = Reset Sincrnico

Ing. Daniel Acerbi 30

Ing. Daniel Acerbi 15

 Contadores UP / Down

Son contadores sincrnicos que mediante una seal
de control (up/down) pueden contar de manera
ascendente o descendente respectivamente.

Si seleccionamos tecnologa CMOS para implementar
la solucin los contadores tpicos son:
BCD Natural (mod. 10) MC14510
Binario (mod. 16) MC14516
BCD Natural / Binario MC14029, mediante una seal de control
cambio la cuenta final

Si seleccionamos tecnologa TTL los contadores tpicos
son:
BCD Natural (mod. 10) 74LS168
Binario (mod. 16) 74LS169

Ing. Daniel Acerbi 31

MC14510 Contador BCD Natural

VDD de 3V a 15V, fmax= 8 MHz para 15V

La entrada Up/Down (pata 10) cambia el modo del contador.

La entrada asincrnica de Preset enable (PE) se utiliza para
cargar un dato en el contador. Las entradas del dato son: P1-4

La entrada Carry In se utiliza para acoplar etapas en cascada

La salida Carry Out equivale al TC (Terminal counter).

La entrada R es el reset asincrnico

Ing. Daniel Acerbi 32

Ing. Daniel Acerbi 16

 MC14510 Contador BCD Natural

Diagramas de estados y transiciones

Ing. Daniel Acerbi 33

MC14510 Contador BCD Natural

Circuito
interno

Ing. Daniel Acerbi 34

Ing. Daniel Acerbi 17

 MC14516 Contador Binario

VDD de 3V a 15V, fmax= 8 MHz para 15V

La entrada Up/Down (pata 10) cambia el modo del contador.

La entrada asincrnica de Preset enable (PE) se utiliza para
cargar un dato en el contador. Las entradas del dato son: P1-4

La entrada Carry In se utiliza para acoplar etapas en cascada.

La salida Carry Out equivale al TC (Terminal counter).

La entrada R es el reset asincrnico (activo alto).

Ing. Daniel Acerbi 35

Contador up/down
up/down binario mdulo 15 con
Reset Sincrnico

Descripcion de Reset
Sincronico, este
contador no posee
Reset Asincronica

Ing. Daniel Acerbi 36

Ing. Daniel Acerbi 18

 Contador up/down
up/down binario mdulo 15 con
Reset Sincrnico

Simulacin temporal:

Ascendente Descendente

Cuenta de 0 a 15

Reset Reset
Sincrnico Sincrnico

Ing. Daniel Acerbi 37

MC14029 Contador Up/Down

Up/Down--BCD Natural/Binario

Contador Up/Down de tecnologa CMOS, VDD de 3V a
15V, fmax= 10 MHz para 15V

La entrada Up/Down (pata 10) cambia el modo del
contador.

La entrada B/D (pata 9) conmuta la cuenta.

La entrada asincrnica de Preset enable (PE) se utiliza
para cargar un dato en el contador. Las entradas del
dato son: P1-4

La entrada Carry In se utiliza para acoplar etapas en
cascada.

La salida Carry Out equivale al TC (Terminal counter).

No posee entrada de Reset asincrnico.

Ing. Daniel Acerbi 38

Ing. Daniel Acerbi 19

 MC14029 Tabla
de verdad y
diagrama temporal

Ing. Daniel Acerbi 39

Aplicaciones

Ing. Daniel Acerbi 40

Ing. Daniel Acerbi 20

 Conversor de palabras Serie a
Paralelo de 8 bits

Contador md. 8 Multiplexor de 8

vas
Q0 A0

Q1 A1
pulsos de
avance Q2 A2

O O
I0 I0
I1 I1
I2 I2
Informacin I3 I3
de 8 bits a I4 I4
Serializar I5 I5
I6 I6
I7 I7

Ing. Daniel Acerbi 41

Descripcin de un Conversor de palabras

Serie a Paralelo de 8 bits

Describimos un Conversor utilizando una MEF:

Ingreso de
dato en
paralelo

Ing. Daniel Acerbi 42

Ing. Daniel Acerbi 21

 Diagrama temporal

Diagrama temporal, dato a serializar 11101110
11101110, 1er. dato a salir es
el menos significativo:

Ultimo bit Ultimo bit 1er. bit

1er. bit
Reset, CL= 0
Por Y sale del Por Y sale del
dato serializado: dato serializado:

11101110 11101110

Ing. Daniel Acerbi 43

Generador de seales cclicas

El mdulo del contador debe ser igual al nmero
de pasos de la secuencia.

La lgica combinacional debe ser tal que genera
las salidas necesarias en cada paso.

Contador md. 16 Lgica

combinacional
Q0 O1
O2
O3
Q1
O4
O5
Q2 O6
reloj O7
O8
Q3
O9

Ing. Daniel Acerbi 44

Ing. Daniel Acerbi 22

 Descripcin en VHDL
Salida activa baja

Ing. Daniel Acerbi 45

Control de un semforo en un cruce de 2 calles

Segundos Calle A Calle B

Perodo 90 segundos

En los 45 segundos que est
un semforo en rojo (no 1
avanzar), el otro:
Durante el primer 2 a 43
segundo prende el rojo y
el amarillo (prepararse) 44 y 45
En los 42 segundos
siguientes, prende el 46
verde (va libre)
En los restantes 2 47 a 88
segundos prende el
amarillo (parar. Pero en 89 y 90
la Argentina acelerar!)

Se usar un reloj de 1 Hz, el
contador ser mdulo 90, y
la lgica combinacional
tendr 6 salidas.
salidas.

Ing. Daniel Acerbi 46

Ing. Daniel Acerbi 23

 Ejemplo del estacionamiento

Se desea automatizar el sistema de acceso de vehculos en un
estacionamiento pblico de 150 plazas. El sistema consta de
los siguientes elementos:

Una clula fotoelctrica instalada en la entrada del
estacionamiento, que proporciona un 1 cuando entra un coche
(entra
entra).).

Una clula fotoelctrica instalada en la salida del
estacionamiento, que proporciona un 1 cuando sale un coche
(sale
sale).
).

Dos semforos en la entrada que indican cundo el
aparcamiento est libre (semforo L) u ocupado (semforo O)-
O)-
Esto se arma a partir de la seal de alarma .

Ing. Daniel Acerbi 47

Ejemplo del estacionamiento - Circuito

Al ingresar un auto entra
pasa a 1 y cuando el auto Alarma : se
entra =
Up/Down deja el sensor; la entrada activa cuando el
pasa a 0. En ese momento estacionamiento
se dispara el contador alcanza los 150
incrementndolo en 1 autos

n=8

CLK

Comparador

n=8
Alarma : se
desactiva
150 = 10010110 cuando el
estacionamiento
alcanz los 150
Cantidad mxima de autos y sale uno
vehculos

Ing. Daniel Acerbi 48

Ing. Daniel Acerbi 24

 Descripcin en
VHDL
Para describir el
contador uso una
variable y la
mxima cantidad de
autos es 15

Sensor de entrada detecta un auto Ent = 1

Sensor de salida detecta un auto Sal = 1

Ing. Daniel Acerbi 49

Simulacin
Funcional

Mxima cantidad de
autos = 15

Se completa el
estacionamiento y
se activa la
alarma y se
bloquea el ingreso
de autos

Ing. Daniel Acerbi 50

Ing. Daniel Acerbi 25

 Fin de la Presentacin

Les deseo unas muy Felices

Fiestas y Vacaciones..!!!!

Ing. Daniel Acerbi 51

Ing. Daniel Acerbi 26