PCBs Multilayer

Los agujeros metalizados son la base de placas

multilayer, dan la posibilidad de aprovechar el desarrollo
de la tecnologa de semiconductores.
Permiten interconexin elctrica confiable y econmica.
El uso de finas capas dielctricas (Prepreg) hizo posible el
apilado (Stack) de capas y a travs de los agujeros
metalizados su conexin.

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stack

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stack
Pre
Impregned
Cooper Foil
Fiber Glass
(Lamina de
(Adhesivo)
Cobre)

Rigid Fiber
Glass (FR4)

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Ventajas
Da posibilidad de mejorar el layout en los siguientes aspectos

Alimentaciones a travs de planos

Mayor rea de Cableado
Menor tiempo de Diseo
EMC
Permite configuraciones con impedancia controlada

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Desventajas
Desde el punto de vista comercial podemos decir que:

El costo ser mayor que una placa de las mismas dimensiones

con 2 layers
Limitamos la cantidad de proveedores disponibles

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Qu evaluar:
Tamao del producto
Encapsulados de componentes a utilizar
Cantidad de seales a rutear
Cantidad de Alimentaciones y consumo de corriente
Tipo de seales a rutear
Frecuencia de Trabajo
Requerimientos de emisin
Target de precio del producto

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Una vez que decidimos:
Cantidad de layers de ruteo?
Cantidad de planos de alimentacin?
Orden de Layers?
Distancia entre planos?

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stacks Standards
Segn IPC-317

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stacks Standards
Segn IPC-317

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stacks de Fabricantes
Sierra Circuits 4 Layers

10

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stacks de Fabricantes
Sierra Circuits 6 Layers

11

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stacks de Fabricantes
Circuitos Impresos SEI 4 Layers

12

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Stacks de Fabricantes
Circuitos Impresos SEI 6 Layers

13

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Layer Stack Manager

14

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Tipos de vias

15

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Lneas de Transmisin: Microstrip

Ejemplo:
W = 8 mil H = 5 mil
Zo 50
Er = 4.1 (FR4) T = 1.4 mil (1oz) 16

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Lneas de Transmisin: Microstrip

17

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Lneas de Transmisin: Stripline

Ejemplo:
W = 9 mil H = 24 mil
Zo 50
Er = 4.1 (FR4) T = 1.4 mil (1oz) 18

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Lneas de Transmisin: Stripline

19

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Lneas de Transmisin: CPW

20

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Calculador: TXLine

21

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Caso de Estudio

EP4CE40U19I7N

2 x Memoria LPDDR 512Mbit

MT46H32M16LFBF-5 IT
22

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Caractersticas Importantes
Tipo de Cpsulas BGA
Pitch 0,8mm

FPGA:
Cantidad de pines 484
Cantidad de pines utilizados 422
Cantidad de Alimentaciones 4

Memoria:
Cantidad de pines 60
Requiere pistas con largo e impedancia controladas 23

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Caractersticas Importantes
Tipo de Capsula BGA

Stencil Acero Inoxidable con Corte Laser

Ensamble e Inspeccin ptica exigentes
Terminacin de Fabricacin: Electroless Nickel Immersion Gold

24

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Caractersticas Importantes
Pitch 0.8mm

Siempre buscar la cpsula con

mayor pitch
Define la mayora de las reglas

25

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 26

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 27

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 28

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 BGA: Vista Lateral

29

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 BGA: Conexiones

30

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Diseo PCB

31

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Diseo PCB
Track Width: 5mils (0,127mm)
Via Hole Size: 8mils (0,2032mm)
Via Diameter: 16mils (0,406mm)
Annular Ring: 4mils (0,106mm)
Clearance: 5mils (0,127mm)

32

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Caractersticas Importantes
Cantidad de pines utilizados Stack
Cantidad de Alimentaciones Definen Reglas
Tipo de seales

33

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Desacoples
En un diseo deben contemplarse arrays de capacitores para
desacoplar distintos tramos del espectro de frecuencias:
Capacitores de alto valor (47uF) para baja frecuencia.
Capacitores de menor valor (4.7uF 0805/0603) para
frecuencias intermedias.
Capacitores de bajo valor (0.1uF 0402/0201) para alta
frecuencia.
Cuanto mayor es el valor de capacidad para una misma
cpsula menor es el valor de ESR.
Cuanto menor es la capsula para un mismo valor de capacidad
menor es el valor de ESL.
34

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Consideraciones sobre
Capacitores de desacople
Placement
Los capacitores de mayor valor pueden ubicarse prcticamente
en cualquier lugar del PCB desde el punto de vista de
funcionamiento dinmico.
Los capacitores que afectan al rango de frecuencias intermedias
(4.7uF) deben ser ubicados cerca de la FPGA sin intervenir su
posicin en componentes ms crticos. Deben estar dentro de las
2 desde el borde de la FPGA.
Para los capacitores que actan sobre las frecuencias medias
altas (0.10uF 0402/0201) podemos decir que su ubicacin es
crtica. Deben estar lo ms cerca de la FPGA.
Los capacitores de desacople pueden estar en el bottom si la
distancia entre los planos y los mismos no es muy grande. 35

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri
 Consideraciones sobre
Capacitores de desacople

36

IDCI FRBA 2016 Ing. Rubn Lozano - Ing. Fabio Marano Gastn Pierri