Sunteți pe pagina 1din 12

UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

TELECOMUNICACIONES III

LABORATORIO 04
MODULACION Y DEMODULACION QPSK CON MODULOS EMONA

MODULADOR QPSK
La modulacin por desplazamiento de fase en cuadratura (QPSK) es una variante de la
modulacin por desplazamiento de fase (PSK). Recuerde que BPSK es bsicamente un
esquema de modulacin AM-DBL-PS con informacin digital como mensaje. La
informacin digital en BPSK es enviada un bit a la vez por cada smbolo de la seal
portadora. QPSK es tambin un esquema de modulacin AM-DBL-PS pero enva dos
bits de informacin digital por smbolo de la seal portadora. Ambas variantes de PSK
usan una sola frecuencia portadora.

Ya que QPSK enva dos bits de datos a la vez por smbolo, podra pensarse que es dos
veces ms rpido que BPSK, pero no es necesariamente as. La conversin de los datos
digitales, desde una rfaga serial de bits individuales, a dos rfagas seriales de bits
reduce a la mitad la tasa de bits. Esto elimina la necesidad de mayor velocidad al enviar
dos bits a la vez. Para un mismo BW de canal, QPSK enva el doble de datos que BPSK.

Por qu el inters por QPSK? La reduccin a la mitad de la tasa de bits tiene una ventaja
significativa. La cantidad de espectro de radiofrecuencia requerida para transmitir QPSK
es la mitad que la requerida para BPSK. En concreto, se aprovecha mejor el espectro y
permite la disponibilidad de ms canales de transmisin.

La Figura 01 muestra el diagrama de bloques de la implementacin matemtica de


QPSK.

Figura 01 Diagrama de bloques de un modulador QPSK

A la entrada del modulador, los bits pares (EVEN) de los datos digitales (esto es, bits 0,
2, 4 y dems) son retirados de la rfaga de datos por un bit-splitter (divisor de bits) y
multiplicados con una portadora para generar una seal BPSK (denominada PSKI). Al
mismo tiempo, los bits de datos impares (ODD, bits 1, 3, 5 y as sucesivamente) son
retirados de la rfaga de datos y multiplicados con la misma portadora, pero desfasada
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

en 90, para generar una segunda seal BPSK (llamada PSKQ). Esta es la clave de la
modulacin QPSK, es la suma de dos BPSKs.

Las dos seales BPSK sumadas conforman la seal QPSK para transmisin y, como
tienen la misma frecuencia portadora, ocupan la misma porcin del espectro de
radiofrecuencia. Esto podra sugerir que las dos seales se mezclan
irremediablemente; sin embargo, la separacin de fase de 90 entre las portadoras
permite la demodulacin usando discriminacin de fase (visto en experimentos previos).
Adems, las seales seno y coseno son ortogonales o independientes entre s.

DEMODULADOR QPSK
La Figura 02 muestra el diagrama de bloques de una implementacin de la demodulacin
QPSK.

Figura 02 Diagrama de bloques de un demodulador QPSK de tipo sncrono

Note que el arreglo usa DOS DETECTORES de producto para, simultneamente,


demodular las dos seales BPSK. Simultneamente se recuperan los pares de bits de
los datos originales. Las dos seales son acondicionadas usando un comparador, luego
los bits son puestos nuevamente en orden usando un conversor paralelo a serie.

Para comprender como cada DETECTOR toma solamente una de las seales BPSK y
no ambas, recuerde que la deteccin de producto de las seales AM-DBL-PS es
sensible a la fase. Esto es, la recuperacin del mensaje es ptimo si las portadoras local
(Local Carrier, vea la Figura 2) y transmitida estn en fase una con respecto a la otra. El
mensaje recuperado es atenuado si las dos portadoras no estn exactamente en fase
(este punto se discute en experimentos previos).

El demodulador QPSK toma ventaja de este hecho. Note que los dos DETECTORES de
producto reciben seales desfasadas 90 entre s, pero comparten la misma portadora
local. Siendo este el caso, una vez que la fase de la portadora local, de uno de los
detectores, iguala a la fase de la portadora de transmisin para una de las seales BPSK,
existe automticamente un error de fase de 90 entre la portadora local y la portadora de
transmisin de la otra seal BPSK. As, el detector recupera los datos de una de las
seales BPSK y rechaza a la otra seal BPSK, esto ocurre en forma alternada.
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

Preguntas 01 (lea las pginas 1 y 2 y responda)

01.- Cuntos bits por smbolo transmiten BPSK y QPSK? _______ y ______, respect.

02.- Puede afirmar que QPSK es un caso de modulacin AM? Por qu? _________

______________________________________________________________________

03.- Si QPSK enva ms bits por smbolo de la portadora que BPSK, por qu no ocupa
mayor ancho de banda o espectro de RF?

______________________________________________________________________

04.- Para una misma seal digital como banda base, qu ventaja tiene usar QPSK
sobre BPSK?

______________________________________________________________________

______________________________________________________________________

05.- Qu funcin cumple un BIT SPLITTER?

______________________________________________________________________

06.- Qu entiende por discriminacin de fase?

______________________________________________________________________

OBJETIVO
En este experimento usar el EMONA TELECOMS-TRAINER 101 para generar una
seal QPSK implementando su modelo matemtico. Una vez generada, observar la
seal QPSK usando el osciloscopio. Entonces, examinar como la discriminacin de
fase, mediante deteccin de producto, puede emplearse para retirar los datos de las
seales BPSK.

EQUIPAMIENTO
01 EMONA TELECOMS-TRAINER 101 (incluyendo adaptador de poder)
01 osciloscopio de doble canal
03 terminales para osciloscopio de EMONA TELECOMS-TRAINER 101
20 cables de conexin del para EMONA TELECOMS-TRAINER 101

PROCEDIMIENTO
PARTE A GENERACION DE UNA SEAL QPSK
01.- Consiga todo el equipamiento requerido.
02.- Configure el osciloscopio
03.- Fije el control TRIGGER SOURCE del osciloscopio a la posicin EXT.
04.- Fije el control TRIGGER SOURCE COUPLING del osciloscopio a HF REJ.
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

05.- Fije los controles INPUT COUPLING de los canales 1 y 2 del osciloscopio a la
posicin DC.
06.- Fije el control TIMEBASE del osciloscopio a la posicin 0.5ms/DIV.
07.- Realice las conexiones mostradas en el diagrama de bloques de la Figura 03.
08.- Ubique el mdulo DIVIDER y fjelo en divisor por 2 empujando hacia arriba el switch
del lado izquierdo y hacia abajo el switch del lado derecho.

El mdulo SEQUENCE GENERATOR se emplea para proveer los datos digitales. El


mdulo SERIAL-TO-PARALLEL de dos bits se emplea para separar los bits de datos en
rfagas de bits pares e impares. Como se mencion en la discusin preliminar,
separando los datos de esa manera se reduce a la mitad la tasa de bits de los nuevos
datos. Por ello, la salida SYNC del mdulo SEQUENCE GENERATOR deber ser
dividido entre dos para ser usado como seal de disparo por el osciloscopio.

Figura 04 Generacin de DIBITs (Q e I)

Figura 04 Conexiones para el diagrama de bloques de la Figura 3


UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

09.- Fije el control MODE del osciloscopio a la posicin DUAL para ver las dos salidas
del mdulo SERIAL-TO-PARALLEL CONVERTER.
10.- Compare las seales. Debe apreciar dos seales digitales diferentes entre s.

Preguntas 02

01.- Por qu se divide entre dos la frecuencia de la seal SYNC del generador de
secuencia antes de ingresarlo como sincronismo de disparo al osciloscopio?

______________________________________________________________________

______________________________________________________________________

02.- Cul es la tasa de bits de la banda base y de las seales a la salida del
SPLITTER digital?

______________________________________________________________________

11.- Modifique las conexiones tal como se muestran en la Figura 05.

Note que las dos salidas del separador de bits (BIT SPLITTER) estn conectadas a
mdulos MULTIPLIER Independientes. La otra entrada de los mdulos MULTIPLIER son
senoidales de 100KHz. No obstante, estn desfasadas 90 entre si lo cual es un
requerimiento de QPSK.

Figura 05 Multiplicacin del DIBIT por las respectivas portadoras


UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

Figura 06 Conexiones para el diagrama de bloques de la Figura 06

12.- Compare los bits pares de los datos con la salida del mdulo MULTIPLIER (PSKI).
13.- Fije el control TIMEBASE del osciloscopio a la posicin 0.2ms/DIV.
14.- Use el control HORIZONTAL POSITION del osciloscopio para encontrar una
transicin en la secuencia de datos.
15.- Examine la portadora y note de qu forma cambia durante la transicin de la
secuencia.

Preguntas 03

01.- Qu caracterstica de la salida del MULTIPLIER le sugiere que se trata de una


seal BPSK?
______________________________________________________________________

______________________________________________________________________

02.- Cuntas portadoras se emplean para la modulacin? _____________________

03.- Cada smbolo de la portadora, a cuntos bits corresponde? _________________

04.- Cuntos periodos contiene la portadora durante un bit? _____________________


UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

16.- Mueva las conexiones del osciloscopio para reconectar segn se muestra en la
Figura 07.

Figura 07 Visualizacin del canal PAR (EVEN)

Figura 08 Conexiones para el diagrama de bloques de la Figura 7

17.- Use el control HORIZONTAL POSITION del osciloscopio para ubicar una transicin
en la secuencia de datos.
18.- Examine la portadora y note en qu forma cambia en la transicin de la secuencia.
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

Preguntas 04
01.- Qu tipo de seal est presente a la salida del MULTIPLIER?

______________________________________________________________________

02.- Qu es un smbolo? _______________________________________________

19.- Modifique las conexiones tal como se muestran en la Figura 09.

Figura 09 Diagrama de bloques del modulador QPSK completo

La configuracin de la Figura 09 corresponde al diagrama de conexiones de la


Figura 10. El mdulo sumador se emplea para sumar las seales PSK I y PSKQ.
Esto convierte al circuito en modulador QPSK completo.

Figura 10 Diagrama de conexiones de la Figura 09

20.- Gire el control G del mdulo ADDER totalmente en sentido antihorario. Esto elimina
la seal BPSKI de la seal en la salida del mdulo ADDER.
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

21.- Ajuste el control g del mdulo ADDER para obtener 4Vp-p en la salida.
22.- Desconecte el cable de la entrada B del mdulo ADDER. Esto elimina la seal
BPSKQ de la seal en la salida del mdulo ADDER.
23.- Ajuste el control G del sumador para obtener 4Vp-p.
24.- Reconecte el cable a la entrada B del mdulo ADDER.

Preguntas 05

01.- De acuerdo a la teora, qu tipo de transmisin de seal est presente sobre la


salida del mdulo ADDER?

______________________________________________________________________

02.- Por qu existe solamente una onda senoidal cuando la seal QPSK est
compuesta de dos seales BPSK?

______________________________________________________________________

______________________________________________________________________

PARTE B USO DE DISCRIMINACION DE FASE PARA EXTRAER UNA DE LAS


SEALES BPSK DE LA SEAL QPSK
No es posible implementar a la vez un modulador y un demodulador QPSK con un
EMONA TELECOMS-TRAINER 101. Sin embargo, es posible demostrar cmo se
emplea la discriminacin de fase en el demodulador QPSK para extraer cualquiera de
las dos seales BPSK que conforman la seal QPSK. A continuacin, realizar lo
descrito.

25.- Retorne el control TIMEBASE del osciloscopio a la posicin 1ms/DIV.


26.- Ubique el mdulo TUNEABLE LPF y gire su control CUT-OFF FREQUENCY
completamente en sentido horario.

27.- Fije el control GAIN (ganancia) del mdulo TUNEABLE LPF aproximadamente a la
mitad de su recorrido.
28.- Ubique el mdulo PHASE SHIFTER y fije su control PHASE CHANGE a la posicin
0.
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

29.- Realice las conexiones tal como se muestran en la Figura 11.

SIN
E
Figura 11 Extraccin de seal de uno de los canales QPSK

Las conexiones realizadas pueden ser representadas por el diagrama de la Figura 12. Si
lo compara con la Figura 02, notar que corresponde a una seccin (ya sea I o Q) del
demodulador QPSK.

Figura 12 Conexiones para el diagrama de bloques de la Figura 11

30.- Compare los bits de datos pares en la salida X1 del mdulo SERIAL-TO-PARALLEL
CONVERTER con la salida del mdulo TUNEABLE LPF.
31.- Vare hacia la derecha e izquierda el control PHASE ADJUST del mdulo PHASE
SHIFTER y observe el efecto sobre la seal demodulada. El objetivo es recuperar
una seal bipolar (dos niveles) similar a las seales X1 o X2 del mdulo SERIAL-
TO-PARALLEL CONVERTER.
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

32.- Fije el control PHASE CHANGE del mdulo PHASE SHIFTER a la posicin 180 y
repita el paso 31.

Pregunta 06
01.- En qu caso se recupera la banda base? ______________________________

33.- Modifique las conexiones tal como se muestran en la Figura 13.

Figura 13 Recuperacin de datos de unos de los canales de la seal QPSK

La adicin del comparador del mdulo UTILITIES se muestra en la Figura 13 y Figura14.


Si lo compara con el diagrama de bloques de la Figura 02, notar que este cambio
completa una rama del demodulador QPSK.

Figura 14 Conexiones para el diagrama de bloques de la Figura 13

34.- Fije el control PHASE SHIFTER del mdulo PHASE SHIFTER a la posicin 0.
35.- Compare los bits de datos pares en la salida X1 del mdulo SERIAL-TO-PARALLEL
COVERTER con la salida del mdulo BANDPASS LPF.

36.- Ajuste el control PHASE ADJUST del mdulo PHASE SHIFTER hasta que recupere
los bits de datos pares (ignore el desfase).
UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

CARRERA PROFESIONAL DE INGENIERIA ELECTRONICA Y TELECOMUNICACIONES

AO LECTIVO 2017 I VIII CICLO

37.- Desconecte la entrada del canal 1 del osciloscopio de la salida X1 del mdulo
SERIAL-TO-PARALLEL CONVERTER y conctelo a su salida X2 para ver los bits
de datos impares.

38.- Compare los bits de datos impares con los datos recuperados. Pueden ser
diferentes.
39.- Fije el control PHASE CHANGE del mdulo PHASE SHIFTER a la posicin 180.

40.- Ajuste el control PAHSE ADJUST del mdulo PHASE SHIFTER hasta que recupere
los bits de datos impares (ignore el desfase).
____________________________________________________________________________
Edgard Oporto
Profesor del curso Villa El Salvador, junio de 2017

S-ar putea să vă placă și