Caractersticas de los Circuitos Digitales:

Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas
lgicas o circuitos lgicos ms complejos.

Estos componentes estn estandarizados, para que haya una compatibilidad entre fabricantes, de
forma que las caractersticas ms importantes sean comunes. De forma global los componentes
lgicos se engloban dentro de una de las dos familias siguientes:

TTL: diseada para una alta velocidad.

CMOS: diseada para un bajo consumo.

Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de
ambas: un bajo consumo y una alta velocidad.

No se hace referencia a la familia lgica ECL, la cual se encuentra a caballo entre la TTL y la
CMOS. Esta familia naci como un intento de conseguir la rapidez de TTL y el bajo consumo de
CMOS, pero en raras ocasiones se emplea.

ALGUNAS DE LAS CARACTERSTICAS DE LAS PUERTAS LGICAS SON

Caractersticas de transferencia
Dado un circuito con un puerto de entrada y otro de salida, la caracterstica de
transferencia consiste en representar grficamente la tensin de salida VO en funcin de la
tensin de entrada VI cuando sta toma todos los valores de su rango de variacin. Dicho rango de
variacin coincide normalmente con el valor de tensin Vcc de la fuente de alimentacin del
circuito.

A partir de esta caracterstica se deducen los rangos de tensin correspondientes a los valores de
0 y 1 lgicos.
VIL: es la tensin de entrada requerida para un nivel lgico bajo en la entrada de la puerta. Es
decir, ser el valor mximo de tensin permisible para el 0. (Consideramos siempre que estamos
en lgica positiva).

VIH: es la tensin de entrada necesaria para obtener un nivel alto a la entrada de la puerta. Al
contrario que el valor anterior, ste ser la tensin mnima permisible para tener un 1.

VOL: es la tensin de salida de la puerta en nivel bajo.

VOH: es la tensin de salida en nivel alto.

Ruido
Aunque es un concepto muy amplio, en sistemas digitales se considera como ruido cualquier
perturbacin no voluntaria que puede causar un cambio indeseado en el nivel de salida de un C.I.
digital.

Hay varios tipos de ruido que se pueden considerar:

Ruido generado externamente, o ambiental, y que es radiado en las cercanas de nuestra puerta
lgica. Tal es el caso de la influencia de interruptores, escobillas en motores, rels, etc.
Ruido generado externamente pero que se acopla a nuestro C.I. a travs de la alimentacin.
Ruido por acoplo con conexiones lneas cercanas.
Picos de corriente de alimentacin, ICC.
Reflexiones y oscilaciones causadas por lneas mal adaptadas.
En general, el acoplo capacitivo es el ms importante para este ruido en alterna (ruido AC).

Por otra parte, es interesante conocer la posibilidad de que el circuito lgico permita tensiones
continuas de entrada, distintas de sus valores normales, sin que varen los niveles de salida. Tal es
el denominado ruido en continua (ruido DC).
 Caractersticas en rgimen transitorio
La velocidad de conmutacin de las puertas es una de las caractersticas ms destacables, ya que
permitir que nuestro sistema reaccione con mayor o menor rapidez. Esta velocidad puede venir
definida de diversas maneras, utilizando los distintos tiempos de respuesta que existen:

tpHL: es el tiempo de retraso en una transicin a la salida desde un nivel alto a un nivel bajo.
tpLH: es idntico al anterior pero cuando hay una transicin de nivel bajo a alto.
tr: llamado tambin tiempo de subida, nos mide el momento en que la seal pasa desde un 10% del
valor final hasta el instante que alcanza el 90%, en una transicin de nivel bajo a alto.
tf: o tiempo de bajada, que es igual al anterior pero en un cambio de nivel alto a bajo.

Capacidad de carga
Cuando se acopla la salida de una puerta con varias entradas de otras, hay que tener en cuenta la
capacidad de salida de esa puerta en funcin de las otras puertas que constituyen la carga. Para
ello, es necesario conocer los valores correspondientes a las intensidades de entrada y salida.

Cuando las puertas excitadas son anlogas a la excitadora, al mximo nmero de puertas que sta
puede soportar, permaneciendo los niveles en los mrgenes garantizados, se le llama fan-out o
capacidad de salida.

Anlogamente, la capacidad de entrada o fan-in de una puerta es la medida de cunto carga una
de sus entradas al circuito excitador.

En caso de que estemos ante lgicas distintas, este valor ya no nos ser de gran utilidad, aunque
podamos interconectar puertas con diferente diseo. Uno de los problemas que se pueden
presentar es que cada tipo de lgica tiene distintos niveles de tensin para el nivel alto y el bajo. En
este caso no es posible realizar un acoplamiento directo sino que habr que poner algo por medio
para poder efectuar la interconexin.
 2. EL SKEW
Es la diferencia de tiempo entre el mismo flanco de reloj observado en distintos puntos de un
circuito.

Este fenmeno inevitable, tanto en un VLSI como en un PCB, se debe a:

Las diferencias de longitudes de las lneas.

La diferencia en parmetros (tales como capacidad y resistencia) entre las lneas que llevan el reloj.
La diferencia entre los buffers de reloj.
Los diferentes umbrales de carga de los registros.
La consecuencia prctica del skew es la limitacin de la frecuencia de reloj del sistema y por tanto,
de su velocidad.

Para minimizar ste fenmeno el CPLD dispone de 3 nets globales de clock (GCK1, GCK2 y
GCK3).
 3. EL GLITCH
Es un impulso, no deseado a la salida de un circuito, de corta duracin.

El GLITCH es el responsable del 70% del consumo en los circuitos grandes, implementados en los
dispositivos lgicos programables.

En un sistema digital complejo, las seales se propagan a travs de diferentes caminos, atravesando en
cada uno de ellos un nmero diferente de puertas, cada una de las cuales introduce un cierto retardo.
Cuando varias de estas seales deben coincidir, por ejemplo con las entradas de una puerta, las pequeas
diferencias de tiempo existentes dan lugar a transitorios caracterizados por la presencia de estados no
previstos o indeseables.

4. EL SLEW RATE
Es la capacidad de cambio de la seal de salida.

En el CPLD XC9572 cada salida tiene control independiente de la velocidad de respuesta (slew
rate) y las velocidades del flanco de salida pueden ser ralentizadas para reducir el ruido en el
sistema (con un retardo adicional de TSLEW).
 5. EL DUTY CYCLE
Ciclo de trabajo.

Es el tanto por ciento de tiempo que dura el pulso cuadrado (el ancho de pulso).

6. LOS PARMETROS TEMPORALES DE LOS BIESTABLES SON

Tiempo de propagacin o retardo del biestable(delay time)
Tiempo necesario para que el efecto de un cambio en la entrada se haga estable en la salida.

tpHL: Cuando la salida cambia de H a L.

tpLH: Cuando la salida cambia de L a H.

tpd: Media de los dos anteriores.

Tiempo de establecimiento(setup time)

Tiempo mnimo anterior al flanco de disparo en que las entradas no deben variar (tiempo necesario
para que el biestable asiente las entradas antes del flanco).

Tiempo de mantenimiento(hold time)

Es el tiempo mximo posterior al flanco de disparo en que las entradas no deben variar (tiempo
necesario para que el biestable procese las entradas).
 Anchura del reloj tWH y tWL
Duracin mnima necesaria para los pulsos de nivel alto y bajo respectivamente.

Frecuencia mxima fMAX

Mxima frecuencia permitida al reloj del biestable. Si se supera, el biestable puede funcionar mal.

Tiempo del preset y clear

Es el tiempo mnimo que debe durar el nivel activo de las entradas asncronas de puesta a 1 y
puesta a 0 para que el biestable tome el valor pertinente. Este tiempo suele estar incluido en tpLH
y tpHL respectivamente.

7. LA METAESTABILIDAD
Los flip-flops son registros activados en algn flanco de la seal de reloj. Para que el
comportamiento de los flip-flops sea predecible, se requiere que sus entradas permanezcan
estables cierto tiempo antes de la llegada del flanco activo de reloj. Este tiempo se denomina
tiempo de setup (setup time).

Hay muchos sistemas sncronos que operan con entradas asncronas. En estos sistemas se
presentan ocasiones en las que no se satisface el setup time. Cuando no se cumple el tiempo
de setup, la salida del flip-flop puede ser igual a la salida proporcionada cuando se cumple el
tiempo de setup (el setup time es un valor calculado en el peor de los casos), o la salida puede ser
inestable durante un periodo de tiempo indeterminado para quedar, finalmente, en un nivel lgico
cualquiera. Esta condicin se conoce por METAESTABILIDAD.
Una de las tcnicas ms empleadas para tratar la metaestabilidad consiste en sincronizar las
entradas con otro flipflop. Si el primer flip-flop queda en un estado metaestable, se supone que el
retardo entre dos pulsos consecutivos de reloj permitir que la salida del primer flip-flop se
estabilice y evite la metaestabilidad en la salida del segundo flip-flop.

La tcnica resulta penalizada por la necesidad de otro flip-flop; adems, el tiempo de respuesta del
sistema se retarda en un pulso de reloj. Por otro lado, la posibilidad de metaestabilidad se reduce
pero no se elimina.

La mejor forma de acabar con la metaestabilidad es evitar la sincronizacin si ello es posible. En

estos casos, en lugar de utilizar flip-flops conviene utilizar latches (S-R por ejemplo), en los que la
salida cambia en los flancos de subida de las entradas y no en los flancos de subida de reloj.

La metaestabilidad es una caracterstica de los flip-flops que no afecta a los latches.

No siempre es posible saber si un biestable se encuentra o no en estado metaestable, y tampoco
es posible conocer en trminos absolutos cunto tiempo va a durar dicho estado. Existen frmulas
empricas que dan la probabilidad (nunca la certeza) de que se produzca un fallo en un sistema por
causa de la metaestabilidad.

8. EL NETLIST
El netlist, o lista de conexiones, es la primera forma de describir un circuito mediante un lenguaje.
Consiste en dar una lista de componentes, sus interconexiones y las entradas y salidas. No es un
lenguaje de alto nivel, por lo que no describe cmo funciona el circuito, sino que simplemente se
limita a describir los componentes que posee y las conexiones entre ellos.

El EDIF es el formato de intercambio estndar, aunque dada su complejidad, se utilizan, a veces,

otros lenguajes de netlist mucho ms sencillos. Lo que suelen hacer los fabricantes es utilizar un
lenguaje propio y proveer los programas traductores necesarios para pasar de su lenguaje al EDIF
y viceversa.
 9. EL FORMATO EDIF
Dada la gran proliferacin de lenguajes para la comunicacin de descripciones del diseo entre
herramientas, fue necesario crear un formato estndar y que todas las herramientas pudieran
entender. As es como apareci el formato EDIF.

El formato EDIF (Electronic Design Interchange Format) es un estndar industrial para facilitar el
intercambio de datos de diseo electrnico entre sistemas EDA (Electronic Design Automation).
Este formato de intercambio est diseado para tener en cuenta cualquier tipo de informacin
elctrica, incluyendo diseo de esquemas, trazado de pistas (fsicas y simblicas), conectividad e
informacin de texto, como por ejemplo, las propiedades de los objetos de un diseo.

El formato EDIF fue originalmente propuesto como estndar por Mentor Graphics, Motorota,
National Semiconductor, Texas Instruments, Daisy Systems, Tektronix y la Universidad de
California en Berkeley, todos ellos implicados cooperativamente en su desarrollo. Desde entonces,
el EDIF ha sido aceptado por ms y ms compaas. Fue aprobado como estndar por la EIA
(Electronic Industries Association) en 1987 y por el ANSI (American National

Standards Institute) en 1988.

La filosofa del formato EDIF es ms la de un lenguaje de descripcin para el intercambio de

informacin entre herramientas de diseo, que un formato para intercambio de informacin entre
diseadores. En cualquier caso, siempre es posible describir circuitos utilizando este lenguaje.