Conversores CC CC Bidirecionais

ELETRNICA DE POTNCIA
CONVERSORES CCCC
BIDIRECIONAIS
Prof. Ivo Barbi

Agosto de 2015

Este texto rene os relatrios das atividades realizadas
pelospsgraduandosquecursaramadisciplinaConversoresCC
CC Bidirecionais, que ministrei em 2014, no Programa de Ps
GraduaoemEngenhariaEltricadaUFSC.
Florianpolis,agostode2015.
Prof.IvoBarbi
Universidade Federal de Santa Catarina
Programa de Ps-Graduao em Engenharia Eltrica
INEP - Instituto de Eletrnica de Potncia
TRABALHO 01
Determinao da Funo de Transferncia do Conversor 01 com Filtro LC
Aluno: Davi Rabelo Joca e Jssica Santos Guimares
Disciplina: Conversores Estticos CC-CC Bidirecionais
Prof.: Ivo Barbi
Fortaleza, 27 de maro de 2014.

1. Objetivos
Neste trabalho, apresentado o desenvolvimento para se obter o ganho esttico e da

funo de transferncia (FT) do conversor CC-CC bidirecional 01 com filtro de entrada tipo LC.
2. Introduo
Na Fig. 1 apresentado o conversor 01, discutido no primeiro captulo da disciplina de

conversores estticos CC-CC bidirecionais.
Esta topologia composta por uma fonte de entrada de tenso contnua V1 , um filtro de
entrada composto pelo indutor filtro LF, resistncia de amortecimento RF e capacitor filtro CF, dois
interruptores S1 e S2 (com resistncia intrnseca RS), um indutor L e sua resistncia srie RL e uma
fonte de sada de tenso contnua V2 .
O filtro de entrada serve para atenuar os efeitos do chaveamento que causam pulsos na
corrente de entrada. Estes efeitos podem evoluir para sobrecorrentes nos interruptores,
contribuindo para a reduo de sua vida til e, at mesmo, na sua destruio.
Entretanto, sua utilizao acarretar na mudana da funo de transferncia iL /d(s).
Fig. 1 - Conversor CC-CC bidirecional 01.
2.1. Etapas de Operao
Devido sua aplicao na bidirecionalidade do fluxo de potncia, os conversores

bidirecionais devero sempre operar em modo de conduo contnua.
Nas Figs. 2 e 3 so apresentadas as duas etapas de operao do conversor CC-CC 01
(sem o filtro de entrada) e na Fig. 4, suas principais formas de onda.
Fig. 2 - Primeira etapa de operao (0, D.T).

Fig. 3 - Segunda etapa de operao (D.T, T).
Fig. 4 - Principais formas de onda do conversor CC-CC 01.
2.2. Clculo do Ganho Esttico
O ganho esttico pode ser determinado de diversas formas, uma delas atravs da tenso
mdia no indutor que dever ser igual a zero. Abaixo est descrito o desenvolvimento.
VLmdia = 0
V1 V2
D T V2 ( 1 D) T = 0
T
V2
Ge = =D (para 0 < D < 1) ( 1)
V1
2.3. Clculo da Indutncia
O valor da indutncia pode ser determinado por meio do mdulo da tenso no indutor em
um intervalo de tempo, como descrito abaixo.
iL
d
VL = L i = L
dt T
Como, V2 = D V1
Observa-se que:
VL = V1 V2 ou VL = V2
|
e e
T = D T | T = ( 1 D) T
| iL
iL V2 = L
V1 V2 = L T
T |
iL
iL | D V1 = L
V1 D V1 = L ( 1 D) T
D T
| iL
iL V1 ( 1 D) = L
V1 ( 1 D) = L D T
D T |
Por ambas as formas, possvel determinar o valor da indutncia, dada por (2):
V1 D ( 1 D)
L= ( 2)
iL f
3. Obteno do Circuito Equivalente
A partir da Fig. 1, observa-se que o conversor possui dois estados

topolgicos, com trs variveis cada, apresentados nas Figs. 5 e 6, respectivamente.
Fig. 5 - Estado topolgico 1: intervalo (0, D.T).
Fig. 6 - Estado topolgico 2: intervalo (D.T, T).
Analisando as Figs. 5 e 6 e utilizando as leis de Kirchhoff, so levantadas as seguintes

equaes para o estado topolgico 1:
d
V1 = LF i1 RF i1 VC ( 3)
dt
d

VC = L iL RS RL iL V2 ( 4)
dt
d
C VC = i1 iL ( 5)
d t
E para o estado topolgico 2:
d
V1 = LF i1 RF i1 VC ( 6)
dt
d

0 = L iL RS RL iL V2 ( 7)
dt
d
C VC = i1 ( 8)
d t
Considerando:
R = RS RL
Organizando as equaes (3-8) para o modelo de espao de estados:
Estado topolgico 1
RF 1 V1
d
i1 = i1 VC ( 9)
dt LF LF LF
R 1 V2
d
iL = iL VC ( 10)
dt L L L
d 1 1
VC = i1 iL ( 11)
dt C C
Estado topolgico 2
RF 1 V1
d
i1 = i1 VC ( 12)
dt LF LF LF
R V2
d
iL = iL ( 13)
dt L L
d 1
VC = i1 ( 14)
dt C
Para se obter o circuito equivalente do conversor (modelo de valores mdios quase

instantneos), multiplicam-se as equaes do estados topolgicos 1 e 2 por seus respectivos
intervalos de operao, D e (1-D), e somando estas equaes equivalentes. Por fim, aplicam-se as
perturbaes e diferenciais. A seguir descrito este desenvolvimento.
Multiplicando-se (9) por D, (12) por (1-D) e somando-as:

D RF D D V1
d
D i1 = i1 VC
dt LF LF LF
+ ( 1 D) RF ( 1 D) ( 1 D) V1
d
( 1 D) i1 = i1 VC
dt LF LF LF
__________________________________________________
RF 1 V1
d
i1 = i1 VC ( 15)
dt LF LF LF
D R D D V2
d
D iL = iL VC
dt L L L
+
( 1 D) R ( 1 D) V2
d
( 1 D) iL = iL
dt L L
__________________________________________________
R D V2 ( 16)
d
iL = iL VC
dt L L L
d D D
D VC = i1 iL
dt C C
+
d ( 1 D)
( 1 D) VC = i1
dt C
__________________________________________________
d 1 D
VC = i1 iL ( 17)
dt C C
Reescrevendo (15) e (17), encontram-se (18) e (19) com as quais pode-se obter o primeiro
ramo do circuito equivalente de valores mdios quase instantneos, visto pela fonte de entrada V1
conforme mostram as Figs. 7 e 8:
d
LF i1 = RF i1 VC V1
dt
d
V1 VC = RF i1 LF i1 ( 18)
dt
d
C VC = i1 D iL ( 19)
dt
Fig. 7 - Primeiro ramo do circuito equivalente visto pela fonte de entrada V1 .
Fig. 8 - Segundo ramo do circuito equivalente visto pela fonte de entrada V1 .
Reescrevendo (16), obtm-se (20) que determina o segundo ramo do circuito:
d
L iL R iL = D VC V2
dt
L d R V2
iL iL = VC
D dt D D
V2

L d R
D iL D iL = VC
2 dt 2 D ( 20)
D D
A Fig. 9 representa o circuito equivalente completo de valores mdios quase instantneos e

a Fig. 10 representa o mesmo circuito em regime permanente.
Fig. 9 - Circuito equivalente completo visto pela fonte de entrada V 1 .

Fig. 10 - Circuito equivalente completo visto pela fonte de entrada V1 em regime permanente.
Uma outra manipulao matemtica poderia ser feita de forma a ser obtido um outro circuito
equivalente, visto da fonte de sada V2 . Reescrevem-se (16) e (17) e obtm-se (21) e (22) das
quais j pode ser observado como representado um primeiro ramo do circuito equivalente (Figs.
11 e 12):
d
D VC V2 = R iL L iL
dt ( 21)
d
D iL = i1 C VC
dt
i1

C d ( 22)
iL = D VC
D 2 dt
D
Fig. 11 - Primeiro ramo do circuito equivalente visto pela fonte de entrada V2 .
Fig. 12 - Segundo ramo do circuito equivalente visto pela fonte de entrada V2 .

Reescrevendo a equao (15), tem-se:
d
V1 VC = LF i1 RF i1
dt
d
D V1 D VC = D LF i1 D RF i1
dt
d 1 i1
2 i
D V1 D VC = D LF D2 RF ( 23)
dt D D
A Fig. 13 representa o circuito completo do circuito equivalente de valores mdios quase

instantneos e a Fig. 14 representa o mesmo circuito em regime permanente.
Fig. 13 - Circuito equivalente completo visto pela fonte de entrada V2 .
Fig. 14 - Circuito equivalente completo visto pela fonte de entrada V2 em regime permanente.
4. Obteno da Funo de Transferncia iL(s)/d(s)

So consideradas as seguintes variveis de estados que sofrero perturbao:

i1 = I10 i1

iL = IL0 iL

VC = VC0 v C

D = D0 d
Aplicam-se as perturbaes e Laplace em (15):

V1

RF 1
d
I10 i1 = I10 i1 VC0 v C
dt LF LF LF
d
RF 1
i1 = i v
dt LF 1 LF C
RF 1
s i1 ( s) = i ( s) v ( s)
LF 1 LF C
RF 1
s i ( s) = v C( s) ( 24)
LF 1
LF

D0 d
d
dt

R

IL0 iL = IL0 iL
L

L
V2
VC0 v C
L

d R D0 v C d VC0
iL = iL
dt L L

R D0 v C( s) d ( s) VC0
s iL( s) = iL( s)
L L

D0 v C( s) d ( s) VC0
s R ( 25)
iL( s) =
L L

D0 d
d
dt
1

VC0 v C = I10 i1
C

C

IL0 iL

D0 IL0 d
d 1
v C = i1 i
dt C C L C

1 D0 IL0 d ( s)
s v C( s) = i1 ( s) i ( s) ( 26)
C C L C
Algumas manipulaes matemticas so realizadas para que se obtenha a funo de

transferncia final iL (s)/d(s). Inicia-se reescrevendo (24):

v C( s)
i1 ( s) =
RF LF s ( 27)
(25):

( R L s) iL( s) VC0 d ( s)
v C( s) = ( 28)
D0 D0
E tambm (26):

s C v C( s) = i1 ( s) D0 iL( s) IL0 d ( s)

s C v C( s) i1 ( s) = D0 iL( s) IL0 d ( s)

i1 ( s) D0 iL( s) IL0 d ( s)
v C( s) = ( 27)
s C
Substituindo (25) e (26) em (27), tem-se:

( R L s) iL( s) VC0 d( s)

D0 D0
D i
( s) IL0 d ( s)
( R L s) iL( s) VC0 d ( s) RF LF s 0 L
=

D0 s C
D0

Simplificando (24), obtem-se:

iL( s)
VC0 D0 IL0 RF C RF VC0 D0 IL0 LF s C LF VC0 s
2

=
R D 2 R L D 2 L C R R s C L R C L R s2 C L L s3
d ( s)
0 F 0 F F F F F
( 28)
Considerando a condio de regime permanente, de (23) obtm-se que:
VC0 = V1 D0 RF IL0 ( 29)
Substituindo (29) em (28):

V1 2 D0 IL0 RF C V1 RF C D0 IL0 RF D0 IL0 LF s C LF V1 C D0 IL0 LF RF s

2 2
iL( s)

=
R D 2 R L D 2 L C R R s C L R C L R s2 C L L s3
d ( s)
0 F 0 F F F F F
5. Exemplo de Projeto
5.1. Especificaes de Projeto

V1 100
V2 50
V2
D0 D0 0.5
V1
IL0 10
fs 40000
I IL0 15% I 1.5

D0 1 D0 V1 6
L L 416.667 10
fs I
RL 0.48 RS 0.02
R RL RS R 0.5
5.2. Clculo do Filtro de Entrada
Vc 5
IL0 6
C C 12.5 10
4 fs Vc
s( f ) fsj 2 f 3
f0 4 10
10
1 6
LF 126.651 10
2 2
4 C f0
Q 5
1 LF
RF 0.637
Q C
5.3. Resposta em Frequncia da Planta G1(s)
5.3.1. Consideraes iniciais
j 1 f 1 50 1000000
s( f ) j 2 f
Por ser um conversor bidirecional, a corrente no indutor pode apresentar os dois sentidos
e, portanto, analisando a funo de transferncia iL (s)/d(s), percebe-se a existncia de duas
possveis equaes para a anlise do controle em malha fechada
Para o sentido de corrente positivo (V1 -> V2 ):
V1 2 D0 IL0 RF C V1 RF C D0 IL0 RF D0 IL0 LF s( f ) C LF V1 C D0 IL0 LF RF s( f )

2 2
G1 ( f )

R D 2 R L D 2 L C R R s( f ) C L R C L R s( f ) 2 C L L s( f ) 3
0 F 0 F F F F F
Para o sentido de corrente negativo (V1 <- V2 ):
V1 2 D0 IL0 RF C V1 RF C D0 IL0 RF D0 IL0 LF s( f ) C LF V1 C D0 IL0 LF RF s( f )

2 2
G2 ( f )

R D 2 R L D 2 L C R R s( f ) C L R C L R s( f ) 2 C L L s( f ) 3
0 F 0 F F F F F
A partir destas equaes, na Fig. 15 mostrado o diagrama de Bode de ambas as funes.

50
33.333

20 log G 1( f ) 16.667
Ganho (dB)
20 log G 2( f ) 0
0
16.667
33.333
50
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
f
30
60

180
arg G1( f )
Fase ()

90

180
arg G2( f )

120
150 G1(s)
G2(s)
180
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
f
Fig. 15 - Diagrama de Bode de G1 (s) e G2 (s).
6. Controle
Para o funcionamento adequado do controle em malha fechada, mostrado na Fig. 16, alguns
requisitos devem ser atendidos, tais como:
Fig. 16 - Esquemtico do circuito com controle.
6.1. Definio da Frequncia de Cruzamento
A frequncia de cruzamento ponto em que o ganho (em dB) do conversor igual a um. A
escolha deve ser feita cautelosamente, pois esta frequncia tambm est diretamente relacionada
com o tempo de resposta ao degrau.
Um dos detalhes mais importantes no projeto o controle de conversores estticos, que
esta frequncia deve ser, pelo menos, um quarto da frequncia de chaveamento do conversor. Isto
se deve s no linearidades ocorridas no funcionamento do conversor medida que a frequncia
de cruzamente se aproxima da frequncia de chaveamento, tornando praticamente impossvel sua
modelagem e controle.
fs
fc fc 1600
25
Utilizando o compensador PI (proporcional e integral), devem ser calculados os parmetros

de (30):
Ki
C( s) = Kp ( 30)
s
6.2. Clculo do Ganho Kp
O clculo de Kp (ganho) feito a partir das formas de onda de portadora e da moduladora,

como mostram a figura Fig. 17, uma vez que a moduladora proporcional variao de corrente
no indutor.
Fig. 17 - Formas de onda da portadora e da moduladora.
Considerando,
Vp = 1
Percebe-se que para que no ocorram pulsos indesejados em um mesmo perodo de

chaveamento, a derivada da moduladora dever ser menor que a derivada da portadora. Assim:
Kpmax I Vp

t T
Kpmax I Vp

( 1 D) T T
Vp ( 1 D)
Kpmax ( 31)
I
Calculando:

1 1 D0
Kpmax 0.333 Kp 0.025
I
6.3. Clculo da Constante de Integrao Ki
O clculo de Ki (constante de integrao) feita a partir da frequncia do zero do

compensador. Este deve ser alocado de acordo com o diagrama de Bode da planta, buscando-se
sempre obter elevado ganho em baixas frequncias, uma curvatura de de -20dB e margem de fase
entre 45 e 90, estes dois ltimos na frequncia de cruzamento.
Assim, o Ki pode ser determinado por (32):
Ki = 2 Kp fz ( 32)
Como o ganho considerado muito pequeno, adotou-se uma frequncia do zero igual a
frequncia de cruzamento para acelerar a resposta do sistema. Normalmente, utilizam-se valores
inferiores frequncia de cruzamento.
fz fc fz 1600
Ki 2 Kp fz Ki 251
Desta forma, pode ser calculado o compensador, a margem de fase e obter os diagramas
de Bode do conversor com corrente positiva no indutor, G1 (s); conversor com corrente negativa no
indutor, G2 (s); compensador C1 (s) e funo de transferncia de lao aberto FTLA(s), mostrados na
Fig. 18.
Ki
C1 ( f ) Kp FTLA ( f ) G1 ( f ) C1 ( f )
s( f )
50
33.333

20 log G 1( f )
20 log G 2( f )
16.667
Ganho (dB)
20 log C1( f ) 0
20 log FTLA( f )
0 16.667
33.333
50
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
f
0
30

180
arg G1( f )

60

180
arg G2( f )
Fase ()

90

180
arg C1( f )

120
180 G1(s)
arg( FTLA( f ) )
G2(s)
150 C(s)
FTLA(s)
180
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
f
Fig. 18 - Diagrama de Bode de G1 (s), G2 (s), C1 (s) e FTLA(s).
A margem de fase resultante :
180
MF3 180 arg( FTLA ( 1200) ) MF3 45.318

7. Simulao e Resultados
A simulao foi feita utilizando o software PSIM, conforme o esquemtico mostrado na Fig. 16,
com as especificaes descritas no tpico 5. Os resultados so apresentados a seguir.
Na Fig. 19 so mostradas as formas de onda da moduladora e portadura. Nela possvel
visualizar que a derivada da portadora menor que a derivada da moduladora, garantindo o
funcionamento adequado do chaveamento do conversor.
Vmod Vpor
1
0.8
0.6
0.4
0.2
0
0.22455 0.2246 0.22465 0.2247
Time (s)
Fig. 19 - Formas de onda da moduladora e da portadora.
Nas Figs. 20 e 21 so mostradas, respectivamente, as formas de onda da corrente na entrada

e tenso de sada do filtro. Percebe-se que a corrente na entrada possui um formato contnuo,
garantindo que o filtro est corretamente dimensionado, diferentemente do que ocorreria com o
conversor sem filtro de entrada, no qual apresentariam pulsos de corrente. J a tenso no capacitor
possui um valor mdio 122 V e com uma variao de tenso de 4 V.
i1
5
0
0.22455 0.2246 0.22465 0.2247
Time (s)
Fig. 20 - Forma de onda da corrente na entrada.
Vc
110
105
100
95
90
85
80
0.2245 0.2246 0.2247
Time (s)
Fig. 21 - Forma de onda da tenso de sada do filtro.
A Fig. 22 mostra a forma de onda da corrente no indutor e a referncia de corrente da malha

de controle, as quais apresentam valores mdios iguais, garantindo seu funcionamento adequado.
iL Iref
8
0
0.22455 0.2246 0.22465 0.2247
Time (s)
Fig. 22 - Formas de onda da corrente no indutor e referncia de corrente.
Para testar a bidirecionalidade do conversor, uma forma de onda quadrada foi adicionada na
referncia de corrente, a qual condiciona a mudana do sentido da corrente no indutor. Na Fig. 23,
nota-se a corrente de entrada com formato contnuo em regime permanente e seguindo a referncia
que proporcionado pela referncia de onda quadrada na corrente.
i1
4
-2
-4
0.1 0.2 0.3 0.4
Time (s)
Fig. 23 - Forma de onda da corrente na entrada operando com bidirecionalidade.
A Fig. 24 mostra a tenso de sada do filtro e percebe-se a presena de picos (de at 112 V)
na transio de mudana no sentido da corrente no indutor. Esta caracterstica considerada
intrseca utilizao do filtro de entrada LC, sendo ela uma de suas principais desvantagens.
Vc
120
110
100
90
80
0.1 0.2 0.3 0.4
Time (s)
Fig. 24 - Forma de onda da tenso de sada do filtro com bidirecionalidade.
Na Fig. 25 so mostradas as formas de onda da corrente no indutor seguindo a referncia de

corrente quadrada, na qual percebe-se o seu adequado comportamento.
iL Iref
-5
0.1 0.2 0.3 0.4

Time (s)
Fig. 25 - Formas de onda da corrente no indutor e referncia de corrente com bidirecionalidade.
Por fim, nas Figs. 26, 27 e 28 so mostradas, respectivamente, as formas de onda da tenso
de sada do filtro, corrente de entrada e corrente no indutor durante a inverso da referncia de
corrente no indutor de positiva para negativa. Da mesma forma,nas Figs. 29, 30 e 31,
respectivamente, a inverso da referncia de corrente no indutor de negativa para positiva.
Vc
115
110
105
100
95
90
0.245 0.25 0.255 0.26 0.265
Time (s)
Fig. 26 - Forma de onda da tenso de sada do filtro durante a transio da corrente no indutor de positiva ->
negativa.
i1
-5
0.245 0.25 0.255 0.26 0.265

Time (s)
Fig. 27 - Forma de onda da corrente na entrada durante a transio da corrente no indutor de positiva ->
negativa.
iL Iref
15
10
-5
-10
-15
0.25 0.255 0.26 0.265
Time (s)
Fig. 28 - Forma de onda da corrente no indutor durante a transio da corrente no indutor de positiva ->
negativa.
Vc
115
110
105
100
95
90
85
80
0.295 0.3 0.305 0.31 0.315
Time (s)
Fig. 29 - Forma de onda da tenso na sada do filtro durante a transio da corrente no indutor de negativa ->
positiva.
i1
-5
0.295 0.3 0.305 0.31 0.315

Time (s)
Fig. 30 - Forma de onda da corrente na entrada durante a transio da corrente no indutor de negativa ->
positiva.
iL Iref
15
10
-5
-10
-15
0.295 0.3 0.305 0.31 0.315
Time (s)
Fig. 31 - Forma de onda da corrente no indutor durante a transio da corrente no indutor de negativa ->
positiva.
8. Concluso
A tcnica utilizada aplicando espao de estado e ponderando as variveis de estado sobre um
perodo de chaveamento revela-se uma ferramenta muito conveniente por agregar facilidade e
velocidade ao processo de transformao de um circuito no linear em um equivalente linear.
Dessa forma, a anlise dos parmetros de projeto e do controle tornam-se mais simplificado
contrinuindo para a obteno de resultados bastante satisfatrios. Pode-se verificar esta concluso
diante da utilizao de um controlador relativamente simples (proporcional integral) para regular uma
funo de transferncia de 3 ordem.
Referncias
[1] BARBI, Ivo. Notas de Aula 1 e 2 - Prof. Ivo Barbi. FLORIANPOLIS: Do Autor, 11 e 13 de maro,
2014. 23p.
[2] BARBI, Ivo; MARTINS, Denizar Cruz. Eletrnica de potncia. 4.ed. FLORIANPOLIS: Dos Autores,
2011. 377p.
[3] BARBI, Ivo. Eletrnica de potncia. 2. ed. FLORIANPOLIS: Do Autor, 2007. 334p.
UNIVERSIDADE FEDERAL DE SANTA CATARINA
Ps-Graduao em Engenharia Eltrica

Centro Tecnolgico
INEP - Instituto de Eletrnica de Potncia
Conversor CC-CC Flying Capacitor, Interleaved
Alunos: Mauro Andr Pagliosa
Jacson Luis de Oliveira
Professor: Ivo Barbi, Dr. Ing.
Florianpolis, Abril de 2014.

1
Sumrio
1. INTRODUO ........................................................................................................................ 2
2. PRINCPIO DE FUNCIONAMENTO DO CONVERSOR ................................................................ 2
3. ANLISE MATEMTICA DO CONVERSOR 6 ............................................................................ 3
3.1 DETERMINAO DO GANHO ESTTICO DO CONVERSOR 6................................................................. 4
ONDULAO DA CORRENTE DE SADA : .................................................................................. 9

3.2 ONDULAO DA CORRENTE EM CADA INDUTNCIA: IA = IB = IC ................................................ 5
ANLISE DA CORRENTE DE ENTRADA . .................................................................................... 14

3.3
CORRENTE NO CAPACITOR .................................................................................................. 16

3.4
3.5
4. MODELAGEM DO CONVERSOR............................................................................................ 17
4.1 CONTROLE DA CORRENTE NO INDUTOR ...................................................................................... 17

4.2 CONTROLE DA TENSO NO CAPACITOR ....................................................................................... 20
4.3 RESULTADOS DE SIMULAO ................................................................................................... 22
4.4 CONSIDERAES SOBRE O SISTEMA DE MALHA FECHADA ............................................................... 27
5. CONCLUSO ........................................................................................................................ 28
2
1. Introduo
Este trabalho apresenta o funcionamento do circuito de potncia do Conversor CC-CC

Bidirecional de 3 Nveis Flying Capacitor, Interleaved, as principais formas de onda e a
anlise matemtica dos principais parmetros do conversor. A obteno das funes de
transferncia para controle do conversor e uma proposta de estratgia de controle sero
apresentadas e validadas por simulao.
2. Princpio de Funcionamento do Conversor
O conversor Flying Capacitor, Interleaved de 3 Nveis com 3 Braos (m=3), que neste
trabalho ser identificado como Conversor 06, ser estudado como sendo uma combinao dos
conversores Flying Capacitor de trs nveis e o conversor Interleaved m=3.
A tabela da Figura 1 mostra cada um dos conversores citados com as suas respectivas
regies de operao. Observa-se que o nmero de regies de operao do conversor 6 igual ao
mltiplos do nmero de regies de operao dos outros dois conversores citados.
Figura 1 Conversores e suas regies de operao.
Os sinais de comando de cada um dos conversores so apresentados na Figura 2

considerando a primeira regio de operao respectiva a cada conversor.
3
Figura 2 Sinais de comando dos interruptores
3. Anlise Matemtica do Conversor 6
A partir dos sinais do comando apresentados para o conversor 6 possvel fazer a anlise
das etapas de operao.
A Figura 3 apresenta as etapas de operao do conversor 6 para a primeira regio de

operao, ou seja, para o intervalo onde a razo cclica fica entre 0 e T/6.
4
Figura 3 Etapas de operao para D < 1/6.
3.1 Determinao do ganho esttico do conversor 6
O ganho esttico pode ser encontrado analisando a tenso em uma das indutncias do
conversor. Como cada indutncia est conectada diretamente em um nico brao do conversor,
determina-se a tenso na indutncia analisando o circuito para apenas um nico brao, ou seja,
exatamente igual ao conversor Flying Capacitor de 3 nveis. Alm disso, observando a atuao
5
dos interruptores que esto associados ao primeiro brao (S1, S2, S11 e S22), conclui-se que
haver duas regies de operao, uma para 0 D 0,5 e outra para 0,5 D 1. Alm disso,
devido a simetria nos tempos de comutao entre os interruptores do mesmo brao, conclui-se
que a tenso no capacitor associado ao brao tem a metade da tenso de entrada V1.
Ser considerado nesta anlise a regio de operao 0 D 0,5.
Figura 4 Etapas de operao do primeiro brao do conversor 6 operando com D .
Observando a forma de onda da tenso VLa e sabendo que seu valor mdio zero,
encontra-se o ganho esttico:
* - /20 12 = / *- 10 22 3-1
+, ,
5679 :;<<>?9: 5 = +, = 1 3-2

+-
3.2 Ondulao da corrente em cada indutncia: Ia = Ib = Ic
A tenso VLa dada pela equao 3-3 no perodo DT e no perodo (0,5 D)T dada pela
equao 3-4.
/A6 = /2 3-3
+,
-
/A6 = /2 3-4
6
Figura 5 Tenso e corrente no indutor a.
Utilizando a equao 3-3 no seu respectivo perodo encontra-se a ondulao de

corrente Ia.
/A6 = A = /2 3-5
BCDE +,
BF -
/A6 = A = /2 3-6
HE +,
IJ -
MN
* P+-0.I
KL = O
Q.R
3-7
Sendo:
/2 = 1/1 3-8
A equao para IV pode ainda ser expressa como:
KL = 3-9
W,P-IXI.+,
-.R.Q
+,
-.R.Q
Separando o termo da equao 3-9 chega-se a equao da ondulao da corrente no
indutor parametrizada:
[[[[[[
K_6 = W1 21X1 3-10
A curva mostrada na figura abaixo representa a amplitude corrente parametrizada em cada

indutor em funo da razo cclica para o intervalo 1 D 0,5.
7
0.25
0.225
0.2
0.175
0.15
) 0.125
0.1
0.075
0.05
0.025
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
Figura 6 Ondulao da corrente na indutncia parametrizada para 0 D 0,5.

d
Para a regio de operao 0,5 D 1 so apresentadas as etapas de operao

observadas apenas para o primeiro brao do conversor.
Figura 7 Etapas de operao observando o primeiro brao do conversor.
A Figura 8 mostra as formas de tenso e corrente no indutor A e os sinais de comando dos

interruptores associados ao primeiro brao do conversor.
8
Figura 8 Formas de onda de corrente e tenso no indutor A.
A ondulao de corrente KL para a regio de operao entre 0,5 e 1, obtida de forma

semelhante a regio de operao anterior considerando as formas de onda da Figura 8.
No intervalo *1 ,-0 2 a tenso VLa pode ser escrita como:
/A6 = A = /2 3-11
BCDE +,
BF -
/A6 = A = /2 3-12
HE +,
N
*IP 0J -
O
KL =
W+,P-.+-X.W,PIX
3-13
-.Q.R
Sendo:
/2 = 1/1 3-14
A equao para IV pode ainda ser expressa como:

9
KL = 3-15
W,P-IXW,PIX.+,
-.R.Q
+,
-.R.Q
Separando o termo da equao 3-15 chega-se a equao da ondulao da corrente no
indutor parametrizada:
[[[[[[
K_6 = W1 21XW1 1X 3-16
A curva mostrada na Figura 9 representa a amplitude corrente parametrizada em cada

indutor em funo da razo cclica para o intervalo 0,5 D 1.
0.25
0.225
0.2
0.175
0.15
) 0.125
0.1
0.075
0.05
0.025
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
Figura 9 Ondulao da corrente na indutncia parametrizada para o intervalo D 1.

d
As curvas de cada regio de operao pode ento ser representadas em um nico grfico
como mostrado na Figura 10.
0.25
0.225
0.2
0.175
0.15
0.125
0.1
0.075
0.05
0.025
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
0 d 1
Figura 10 Ondulao da corrente na indutncia paramentrizada.
3.3 Ondulao da corrente de sada :
A corrente K2 composta pela soma das correntes em cada indutor que esto defasadas
entre si de 1200. A Figura 11 mostra o comportamento da corrente K2 para a regio de operao
0 < D < 1/6. Observa-se que a freqncia da corrente K2 o trs vezes maior que a freqncia da
10
corrente em cada indutncia, resultado da combinao dos trs braos, e seis vezes maior que a
freqncia de chaveamento, favorecendo assim, o dimensionamento dos indutores de sada.
A exemplo da determinao da ondulao de corrente K6, a ondulao da corrente K2

tambm pode ser determinada por regies de operao, porm, neste caso considerando as seis
regies j definidas anteriormente.
Primeira regio de operao: 0 t T/6
A Figura 11 mostra o comportamento da corrente K2 e os sinais do comando para os

interruptores, lembrando que os sinais de comando complementares no esto representados
nesta figura.
Figura 11 Corrente de sada para a primeira regio de operao.

Para este intervalo, podem-se obter os circuitos equivalentes para um perodo da corrente de
sada.
Considerando o circuito equivalente para o intervalo DT defini-se o conjunto de

equaes mostrado em 3-17:
g - /2 = A BF
+, BCL
e
/2 = A BF j 3-17
BCh
f
e /2 = A BCi
d BF
Somando as trs equaes tem-se:

11
3. /2 = A 3-18
+, BWCLlChlCiX
- BF
Sabendo que:
Figura 12 Etapas de operao para um perodo da corrente de sada com D 1/6.
>2 = >6 + >n + >? 3-19
Ento:
3. /2 = A 3-20
+, BC-
- BF
Substituindo o< por < e o>2 por K2 se obtm 3-21:
3. /2 = A 3-21
+, H-
- F
No perodo analisado, < = 12, assim pode-se encontrar a expresso para K2:
K2 = 3-22
W+,Pp+-X.I
-.Q.R
E sabendo que /2 = 1. /1, ento:
K2 = 3-23
W,PpIX.I.+,
-.Q.R
A ondulao de corrente K2 pode ser ainda expressa na forma parametrizada em funo de

+,
-.Q.R
, portanto:
K2 = W1 61X. 1 3-24
A Figura 13 mostra a curva caracterstica da ondulao da corrente de sada parametrizada em

funo da razo cclica para a primeira regio de operao:
12
0.25
0.225
0.2
0.175
0.15
) 0.125
0.1
0.075
0.05
0.025
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
Figura 13 Ondulao da corrente de sada parametrizada para 0 D 1/6.

d
Seguindo o mesmo procedimento adotado para a regio de operao 0 t T/6, obtm-se a

ondulao da corrente de sada para as outras cinco regies.
A Tabela I mostra o resultado das expresses de K2 por regio e parametrizada em funo de

+,
-.Q.R
.
Tabela I Ondulao da corrente de sada parametrizada.
K2 parametrizada em funo de -.Q.R

+,
Regio de operao
1
1. W1 61X 01
6
W61 1X. W1 31X 1 1
1
3 6 3
1 1
W31 1X. W1 21X 1
3 2
1 2
W21 1X. W2 31X 1
2 3
W31 2X. W5 61X 2 5
1
3 3 6
5
W61 5X. W1 1X 11
6
A Figura 14 mostra a curva caracterstica da ondulao da corrente de sada parametrizada em

funo da razo cclica para cada regio de operao.
13
0.25
0.225
0.2
0.175
0.15
0.125
0.1
0.075
0.05
0.025
Figura 14 Ondulao da corrente

corrente de sada parametrizada.
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
d
Para efeito de comparao,, a Figura 15 mostra o comportamento da ondulao da corrente de

sada da topologia em estudo e as topologias precursoras.
pr
Observa-se
se que a ondulao da corrente de sada reduz proporcionalmente ao nmero de regies
de operao.
0.25 0.25
0.225 0.225
0.2 0.2
0.175 0.175
0.15 0.15
0.125 0.125
0.1 0.1
0.075 0.075
0.05 0.05
0.025 0.025
0 0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
d d
0.25
0.25
0.225
0.225
0.2 0.2
0.175 0.175
0.15 0.15
0.125
0.125
0.1
0.1
0.075
0.075
0.05
0.05
0.025
0.025
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
0
Figura 15 Ondulao da corrente de sada por conversor.

d 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
d
14
3.4 Anlise da corrente de entrada .
A corrente de entrada est associada aos intervalos de conduo dos interruptores S1, S3 e S5
conforme pode ser observado
bservado no circuito da Figura 16. Estes interruptores operam em trs
regies distintas 0 1 , 1 1 1. Portanto, a anlise da corrente de
, , - -
q q q q
e
que a corrente de entrada K2 a soma das correntes K;1, K;2 e K;3.

entrada ser realizada para estas regies de operao. Observa-see pelo circuito do conversor,
Figura 16 Circuito para anlise da corrente de entrada.
Regio de operao: 0 1 q,
,

Observando os sinais de comando para os interruptores S1, S2 e S3 nesta regio, defini-se

defini a
forma de onda da corrente de entrada considerando
onsiderando que existe equilbrio de corrente em cada
indutor.
K;1 = K6 =
H-
q
no intervalo de conduo de S1
O mesmo ocorre para K;2 e K;3

K; nos seus respectivos perodos de conduo conforme pode ser
observado no Figura 17.
A expresso para o clculo do valor eficaz da corrente K1,, pode ser escrita como:
-
K1rR = sJ tu * qO 0 o< 3-25
25
q IJ H
K1rR = K- . s q para a regio 0 1 3-26

26
I ,
q
Regio de operao: q 1 q,
, -

Nesta regio ocorre um intervalo de tempo onde dois interruptores associados a corrente de
entrada esto em conduo, portanto a corrente de entrada K1 = 2
H-
q
e um outro intervalo onde
apenas um interruptor est em conduo, sendo ento, K1 =
H-
q
.
15
Figura 17 Corrente nos interruptores S1, S3, S5 e corrente de entrada I1.
Figura 18 Correntes Is1, Is2, Is3 e I1.

16
1 1,
-
q
Regio de operao:
entrada esto em conduo, portanto a corrente de entrada K1 = K2 e um outro intervalo onde

Nesta regio ocorre um intervalo de tempo onde os trs interruptores associados a corrente de
dois interruptor esto em conduo, sendo ento, K1 = 2.

H-
q
3.5 Corrente no capacitor
Observa-se no circuito do conversor 6 que a corrente no capacitor est associado a apenas

um par de chaves, no caso do primeiro brao do conversor, pode-se considerar a operao das
chaves S1 e S2 para esta anlise.
Figura 19 Correntes Is1, Is2, Is3 e I1 para 2/3 D 1.

17
Figura 20 Circuito para anlise da corrente no capacitor.
Observa-se
se que haver corrente no capacitor somente se a chave S1 estiver em conduo
ou somente see a chaves S2 estiver conduzindo, nas outras situaes onde S1 e S2 esto
conduzindo ou bloqueadas, a corrente no capacitor nula.
Dessa forma, a maior valor de corrente eficaz no capacitor ocorrer para D = 0,5, pois
quando ocorre a maior durao no intervalo
intervalo com apenas uma das chaves em conduo.
A corrente eficaz no capacitor pode ser definida como:
KvrR = 3-27
HH-
q
4. Modelagem do conversor
O interesse principal do sistema em malha fechada controlar a corrente de sada do conversor.

Como estratgia de controle est sendo proposta uma malha de controle para a corrente em cada
indutor, que somadas compem a corrente de sada garantindo estabilidade
lidade para o sistema e erro
nulo em regime permanente, mesmo na ocorrncia de algum desequilbrio nos parmetros do
conversor. Alm da corrente de sada, necessrio garantir a estabilidade de tenso nos
capacitores, por isso, outra malha para controle da
d tenso em cada capacitor ser empregada.
Como hiptese, ser adotada que a dinmica da malha de controle da corrente suficientemente
mais rpida que a malha de controle de tenso para serem considerados dois sistemas
desacoplados.
4.1 Controle da corrente no indutor
Obteno do circuito equivalente e funo transferncia para o controle de corrente no indutor a

(K6) :
Para efeito de anlise ser adotada a primeira regio de operao do conversor, 0 1 p.

,
Nesta regio de operao, tem-se

tem dos topolgicos relacionados a corrente K6
os seguintes estados
considerando que a tenso no capacitor constante durante os intervalos de tempo envolvidos.
18
Figura 21 Estados topolgicos para 0 1 p.

,
A forma de onda da tenso Va est representada abaixo:
Figura 22 Forma de onda da tenso Va.

19
Define-se
se ento a tenso Va dentro de um perodo de chaveamento considerando os
estados topolgicos.
/6 = 1 +1 = 1. /1 4-1
1
+, +,
- -
Com a equao 3-27

27 defini-se
defini o circuito equivalente visto para a corrente ILa .
Figura 23 Circuito equivalente para a corrente no indutor a.
K2 = K6 + Kn + K?
K6 = Kn = K?, portanto:
Lembrando que em termos de valores mdios
mdios, e que
K6 = 4-2
H-
q
A funo transferncia para o controle da corrente K6 ser definida pela equao 3-28
3 que
obtida a partir do circuito equivalente
equivalent encontrado. .
/1. o + zA6 + >6. W{A + 2. {X + /2 = 0 4-3
Ou ainda:
/1. o >6. W{A + 2. {X /2 = A 4-4

BCL
BF
Perturbando a equao 3-29

29 nos termos de D e Ia:
o = 1 + o| 4-5
>6 = K6 + }6
4-6
Assim, a equao perturbada fica sendo:
/1. ~1 + o| WK6 + }6
X. W{A + 2. {X /2 = A BF 4-7
X
BWHLlL
Linearizando a equao 3-32

32 obtm-se
obtm a equao 3-33.
/1. ~o| W}6

W X. W{A + 2. {X = A 4-8
X
BWL
BF
Aplicando a transformada de Laplace na equao 3-33 se chega a funo de transferncia para

controle da corrente no indutor a.
20
W X K6WX. W{A + 2. {X = A. . K6WX

/1. 1WX 4-9
= 4-10
10
HLWX +,
IWX WQl-.X
QlWQ
Por similaridade, o controle das correntes Kn e K? consideram a mesma funo de transferncia.
4.2 Controle da tenso no capacitor
Observa-se
se pelo circuito do conversor, que a carga de cada capacitor controlada por apenas
um par de chaves, se for considerado o primeiro brao do conversor, pode-se
pode se definir as chaves
S1 e S2 como instrumentos de controle da tenso no capacitor 1.
Figura 24 Circuito para obteno da funo de transferncia de controle da tenso no

capacitor 1.
A corrente no capacitor pode ser definida como:

K? = K;1 K;2
K; 4-11
11
Mas:
K;1 = 1, K6 4-12
12
K;2 = 1- K6 4-13
13
Onde 1, e 1- correspondem a razo cclica das chaves S1 e S2.
Ento:
K? = 1, K6 1- K6 4-14
14
importante lembrar, que embora deseje controlar duas variveis (K6 : /?1 1), inicialmente se
tem apenas uma varivel de controle que a razo cclica D. Como estratgia de controle, ser
1) entre as chaves S1 e S2 para o controle

admitida uma razo cclica D determinada pelo controlador de corrente, e uma pequena variao
no valor desta razo cclica ( ontrole da tenso no capacitor.
capacitor
Sendo:
21
1= 4-15
+B
+
Onde / o valor de pico do sinal da portadora e /9o o sinal de controle da corrente na

indutncia.
Neste estudo ser adotado / = 1, ento:

1 = /9o 4-16
As razes cclicas para os interruptores S1 e S2 so definidas em 3-43 e 3-44.

1, = /9o + z 4-17
1- = /9o z 4-18
Sendo / o sinal de controle da tenso no capacitor, ento a corrente no capacitor pode ser
expressa como:
K? = W/9o + zXK6 W/9o zXK6 4-19
>? = 2. z. K6 4-20
E ainda:
= 2. z. K6 4-21
B+i
BF
Aplicando a transformada de Laplace se tem a funo de transferncia para o controle da tenso

no capacitor.
/WX = 2. /WX. K6 4-22
Ou ainda:
= 4-23
+WX -.HL
+WX v
corrente K6, ento a funo de transferncia para controle da tenso no capacitor fica definida
Por uma questo de controle e a bidirecionalidade do conversor, ser adotado o mdulo da
como:
= 4-24
+WX -.|HL|
+WX v
Por fim, a figura seguinte mostra o diagrama com a estratgia de controle adotada para um
brao. Para os outros dois braos necessrio apenas replicar os componentes com as
portadoras defasadas de +1200 e -1200.
22
Figura 25 Estratgia de controle para corrente no indutor e tenso no capacitor visto

para um brao.
4.3 Resultados de Simulao
O circuito de simulao utiliza os parmetros especificados em projeto, para validao do

estudo realizado, e encontra-se
se no apndice deste relatrio.
Comportamento da ondulao das correntes Ia e I2 para variao da razo cclica.
Para D = 0,25 ocorre a maior ondulao

ondulao de corrente, tanto na sada quanto no indutor. A
Figura 26 mostra as correntes Ia e I2 para D = 0,25.
Figura 26 - Correntes Ia e I2 para D =
Observa-se na Figura 27 e Figura 28 que a ondulao da corrente na sada novamente

nula quando D = 1/6 e D = 1/3.
H
Observa-see que a corrente de referencia equivale a O , uma vez que a corrente de sada
q
composta pela soma das correntes em cada um dos trs indutores.
23
Figura 27 Correntes Ia e I2 para D = 1/6.
Figura 28 Correntes Ia e I2 para D = 1/3
A Figura 29 mostra que a ondulao da corrente no indutor e na sada do conversor nula

para D = 0,5, conforme demonstrado matematicamente.
Figura 29 Correntes Ia e I2 para D = 1/2.
Corrente de entrada I1.
A corrente de entrada mostrada para trs regies da razo cclica (0 1/3), (1/3 2/3) e
(2/3 1).
Pode-se observar o aumento do valor mdio da corrente de entrada com o incremento da

razo cclica para um mesmo valor da corrente de sada.
24
Figura 30 Corrente de entrada I1 e sada I2 para D 1/3.
Figura 31 Correntes I1, W1/3X.I2, W2/3X.I2 e I2 para 1/3 D 2/3.
Figura 32 - Correntes I1, W1/3X.I2, W2/3X.I2 e I2 para 2/3 D 1.
Figura 33 Sinais de comando, correntes I1 e I2 para D = 2/3.

25
A Figura 34 mostra os sinais de comando para uma razo cclica inferior 1/3, as correntes
em cada indutor e a corrente de sada. fcil observar que a corrente de sada composta pela
soma das correntes dos indutores.
Figura 34 Correntes nos indutores de sada.
A Figura 35 mostra a corrente de sada seguindo a referencia com erro nulo e

comprovando a caracterstica de bidirecionalidade do conversor.
Figura 35 Corrente de sada com inverso de sentido.
O sinal de comando para o interruptor S1, a sua portadora e o seu sinal de controle esto
apresentados na Figura 36.
Figura 36 Sinais de comando para a chave S1.
Para testar a malha de controle da tenso nos capacitores, o conversor foi simulado com
tenses iniciais desequilibradas para os capacitores. Observa-se na Figura 37 que ocorreu o
equilbrio destas tenses indicando um bom desempenho da estratgia de controle para a tenso.
26
Figura 37 Tenso nos capacitores Wdesequilbrio inicial de tensoX.
A Figura 38, Figura 39 e Figura 40 mostram o comportamento da corrente no capacitor

comprovando que a maior corrente eficaz que circula por este componente ocorre para D = 0,5.
Figura 38 Corrente no capacitor para D < 1/2.
Figura 39 Corrente no capacitor para D = 1/2.

27
Figura 40 Corrente no capacitor para D > .
4.4 Consideraes sobre o sistema de malha fechada
Inicialmente se tentou controlar a corrente de sada atravs de um controlador nico de

corrente monitorando a prpria corrente de sada. Para isso, obteve-se a funo de transferncia
considerando o desacoplamento do controle da corrente de sada em relao ao controle de
tenso nos capacitores. A funo de transferncia para controle da corrente de sada obtida de
forma simplificada dada por 4-26.
=D 4-25
HLWX +,
IWX l
WDO.X

A mesma estratgia de controle de corrente apresentada anteriormente foi empregada para

controlar a corrente de sada.
Os resultados de simulao apontaram que est havendo interao entre a malha de

controle da corrente de sada e a malha de controle da tenso no capacitor, portanto, no
validando este modelo de controle. A Figura 41 mostra o comportamento da corrente de sada e
a tenso em cada um dos trs capacitores.
Com base nos resultados encontrados por simulao, sugere-se que a funo de
transferncia para controle da corrente de sada, atravs de um nico controlador de corrente,
seja obtida considerando a presena dos capacitores no modelo e no como dois sistemas
desacoplados como inicialmente adotado.
28
Figura 41 Corrente de sada e tenso nos capacitores.
5. Concluso
Os resultados de simulao mostraram que a estratgia adotada para o controle da corrente

de sada, atravs do controle da corrente em cada indutor, e o equilbrio da tenso nos
capacitores foi vlida, inclusive para os dois sentidos da corrente. Porm, se o controle de
corrente for determinado apenas pelo monitoramento da corrente de sada, dever ser
considerado a interferncia dos capacitores nos parmetros da funo de transferncia.
As formas de onda apresentadas e as equaes obtidas na anlise terica do conversor

tambm foram validadas por simulao. Os parmetros de operao definidos para o conversor
esto especificados na planilha de projeto no apndice deste relatrio, e tambm foram
validados pelos resultados de simulao.
Embora no tenha sido discutido ao longo do trabalho, o conversor apresentado soma os

benefcios do conversor Flying Capacitor com os do conversor Interlvead em termos de esforos
nos semicondutores e dimensionamento dos indutores, e amplia o benefcio da reduo de
ondulao da corrente de sada.
APNDICE
DISCIPLINA: CONVERSORES CC-CC BIDIRECIONAIS
PROFESSOR: IVO BARBI
ALUNOS: MAURO ANDR PAGLIOSA
JACSON LUIS DE OLIVEIRA
Conversor CC-CC Flying Capacitor Interleaved m = 3
Parmetros definidos:
IL := 1 A V := 0.005 %
I2 := 10 A
fs := 20000 Hz
R L := 0.1
Vo := 1000 V
R s := 0.05
Vi := 2000 V
______________________________________________________________________________
Valor de capacitancia mnima do capacitor:
Vi V
Vc :=
2
D := 0.5 considerao para o pior caso de ondulao de tenso no capacitor: D=0,5
Vc = 5 V
I2 D
C :=
3fs Vc
5
C = 1.667 10 F
Corrente Eficaz no Capacitor:

I2
IC :=
3
IC = 3.333 A
Ser adotado um capacitor de C = 50 uF

_______________________________________________________________________________
Valor da indutancia do indutor L para o pior caso da ondulao da corrente de sada I2: D= 1/12
para a primeira regio de operao:
1
D :=
12
( 1 6 D) D Vi
L := expresso para a primeira regio de operao: 0 < D < (1/12)
2 fs IL
3
L = 2.083 10 H
_________________________________________________________________________________
Definio do Modelo da planta da malha de corrente de entrada IL(S)/D(S)
f := 1 , 10 .. 10000
j := 1
s( f ) := j 2 f
Leq := L
(
R eq := RL + 2 Rs )
Vi
G( f ) := Funo de transferencia para controle da corrente no
s( f ) Leq + Req indutor
Gmod( f ) := 20 log ( G( f ) ) onde: G(S) = Is(S) / D(S)
Req
p :=
Leq
p
fp :=
2
fp = 15.279 Hz Frequencia do polo de G(S)

Resposta em frequencia da planta:
60
Gmod( f ) 40
20
0
3 4
1 10 100 110 1 10
f
________________________________________________________________________________
Controlador da corrente no indutor por brao IL(S)/D(S)
Vp := 1 tenso de pico do dente de serra do modulador
D
Kp_max := 2.Vp
IL
Kp_max = 0.167 valor mximo do ganho proporcional do controlador (PI)

para uma portadora triangular
Pelo modelo da planta um Integrador pode ser suficiente.
fs
fc :=
8
3
fc = 2.5 10 frequencia mxima de cruzamento por zero
fc
fz := frequencia do zero do compensador definida em 30 vezes
30 menor que a frequencia de cruzamento. Este valor
proporcionou uma boa margem de fase.
GfcdB := Gmod fc ( )
GfcdB = 35.723 ganho em dB da planta na frequencia de cruzamento

1
Gs :=
Vp
Gs = 1 ganho do modulador (dente de serra)
GsdB := 20 log
1

Vp
GsdB = 0 em dB
Gsensor := 1 ganho do sensor de corrente da entrada
(
GsensordB := 20 log Gsensor )
GsensordB = 0 em dB
Determinao do ganho do compensador para atingir a fc no ponto especificado:
C fcdb := GfcdB GsdB GsensordB
C fcdb = 35.723 ganho do compensador em dB

Cfcdb
20
Kp := 10
Kp = 0.016 ganho Kp inferior ao Kp mximo
Ki := fz Kp 2
Ki = 8.568 ganho Ki
1
:=
Ki
constante de tempo integradora
= 0.117
Ki
C ( f ) := Kp + funo transferencia do controlador P+I
s( f )
C mod( f ) := 20 log ( C ( f ) )
FTMA( f ) := G( f ) C ( f )
FTMAdB( f ) := 20 log( FTMA( f ) )
RESPOSTAS DA PLANTA , DO COMPENSADOR E DO SE NSOR DE CORRENTE
100
FTMAdB( f )
100
3 4
1 10 100 1 10 1 10
f
GFTMA.fc := FTMAdB fc ( )
3
GFTMA.fc = 4.823 10 Ganho em MA na frequencia de cruzamento
(2,5 kHz) aproximadamente zero
FASE DO SISTEMA EM MALHA ABERTA PARA CONTROLE DA CORRE NTE NO INDUTOR
100
120
180
arg( FTMA ( f ) )
140
160
180
3 4
1 10 100 1 10 110
f
_______________________________________________________________________________
Modelo da planta para controle da tenso no capacitor:
Lembrando que:
6
C := 50 10 F
2
G2 ( f ) :=
s( f ) C funo de transferencia da planta para controle da tenso
(
Gmod2( f ) := 20 log G2 ( f ) )
Vp := 1 tenso de pico do dente de serra do modulador

fc
fc2 :=
100
fc2 = 25 frequencia mxima de cruzamento por zero definida em

100 vezes menor que a frequencia de cruzamento do
GfcdB2 := Gmod2 fc2 ( ) sistema em malha aberta para controle de corrente
GfcdB2 = 48.119 ganho em dB da planta na frequencia de cruzamento
1
Gs :=
Vp
Gs = 1 ganho do modulador (trinagular)
GsdB := 20 log
1

Vp
GsdB = 0 em dB
Gsensor := 0.01 ganho do sensor de corrente da entrada
(
GsensordB := 20 log Gsensor )
GsensordB = 40 em dB
______________________________________________________________________________
Determinao do ganho do compensador para atingir a fc no ponto especificado:
Pela caracterstica da planta de tenso, supem-se que um ganho ser suficinte para controlar a
tenso
C fcdb2 := GfcdB2 GsdB GsensordB

C fcdb = 35.723 ganho do compensador em dB
Cfcdb2
20
C fc2 := 10
C fc2 = 0.393
Kp2 := Cfc2 constante de integrao do compensador para obter a fc

no ponto especificado
Kp2 = 0.393
controlador proporcional (P)

C 2 ( f ) := Kp2
(
C mod2( f ) := 20 log C2 ( f ) )
FTMA2 ( f ) := G2 ( f ) C2 ( f ) Gsensor
FTMAdB2 ( f ) := 20 log( FTMA2 ( f ) )
RESPOSTAS DO SISTEMA EM MALHA ABERTA PARA CONTROLE DA TENSO

NOS CAPACITORES
100
50
FTMAdB2( f ) 0
50
100
3 4
1 10 100 1 10 110
f
GFTMA2.fc2 := FTMAdB2 fc2 ( )

15 Ganho em MA na frequencia de cruzamento
GFTMA2.fc2 = 3.857 10
(25 Hz) aproximadamente zero
INSTITUTO DE ELETRNICA DE POTNCIA
Departamento de Engenharia Eltrica
Centro Tecnolgico
CONVERSOR CC-CC BIDIRECIONAL BUCK+BOOST FLYING

CAPACITOR INTERLEAVED
Disciplina: Conversores Estticos cc-cc Bidirecionais
Alunos: Francisco Jos Barbosa de Brito Jnior

Ronny Glauber de Almeida Cacau
Florianpolis, 23 de Abril de 2014.
Caixa Postal 5119, CEP: 88.040-970 - Florianpolis - SC

Tel. : (048) 331.9204 - Fax: (048) 234.5422 Internet: www.inep.ufsc.br
Instituto de Eletrnica de Potncia
Conversores Estticos cc-cc Bidirecionais
NDICE
1 INTRODUO ....................................................................................................................................................... 3
2 ANLISE TERICA DO CONVERSOR CC-CC BIDIRECIONAL BUCK+BOOST FLYING CAPACITOR

INTERLEAVED ................................................................................................................................................................ 6
2.1 ESTRATGIA DE MODULAO............................................................................................................................... 6
2.2 ESTADOS TOPOLGICOS ........................................................................................................................................ 7
2.3 PRINCIPAIS FORMAS DE ONDA .............................................................................................................................. 9
2.4 GANHO ESTTICO ............................................................................................................................................... 11
2.5 TENSO MDIA NA SADA DE CADA BRAO ....................................................................................................... 11
2.6 CORRENTE MDIA NOS CAPACITORES ................................................................................................................ 13
2.7 ONDULAO DE CORRENTE TOTAL IT ................................................................................................................. 14
2.7.1 Regio 1 (0 < D < 1/4) ............................................................................................................................. 14
2.7.2 Regio 2 (1/4 < D < 1/2) .......................................................................................................................... 15
2.7.3 Regio 3 (1/2 < D < 3/4) .......................................................................................................................... 16
2.7.4 Regio 4 (3/4 < D < 1) ............................................................................................................................. 16
2.8 ONDULAO DE TENSO E ESFOROS DE CORRENTE NOS CAPACITORES ........................................................... 19
2.9 ANLISE DAS CORRENTES DE ENTRADA E SADA ............................................................................................... 20
2.10 MODELAGEM E OBTENO DAS FUNES DE TRANSFERNCIA ..................................................................... 21
2.10.1 Obteno do Circuito Equivalente ....................................................................................................... 21
2.10.2 Funo de Transferncia para o Controle da Corrente iT ................................................................... 23
2.10.3 Restrio para os Parmetros do Controlador de Corrente ................................................................ 23
2.10.4 Funo de Transferncia para o Controle das Tenses nos Capacitores ............................................ 24
3 EXEMPLO DE PROJETO .................................................................................................................................. 25
3.1 ESPECIFICAES ................................................................................................................................................. 25
3.2 PROJETO DOS PRINCIPAIS COMPONENTES DO ESTGIO DE POTNCIA ................................................................. 25
3.2.1 Clculo das Indutncias La e Lb ................................................................................................................ 25
3.2.2 Clculo dos Capacitores C1, C2, C3 e C4 .................................................................................................. 26
3.2.3 Clculo das Resistncias Equivalentes dos Braos .................................................................................. 26
3.3 PROJETO DOS CONTROLADORES.......................................................................................................................... 27
3.3.1 Parmetros Equivalentes .......................................................................................................................... 27
3.3.2 Controlador de Corrente .......................................................................................................................... 27
3.3.3 Controlador de Tenso ............................................................................................................................. 29
4 RESULTADOS DE SIMULAO ..................................................................................................................... 31
4.1 OPERAO EM REGIME PERMANENTE ................................................................................................................ 31
4.2 OPERAO EM REGIME DINMICO ..................................................................................................................... 35
5 CONCLUSO ....................................................................................................................................................... 38
6 REFERNCIAS BIBLIOGRFICAS ................................................................................................................ 39
7 ANEXO ESQUEMTICOS DE SIMULAO .............................................................................................. 40
2
1 INTRODUO
Os atuais desafios na transmisso de energia exigem solues tcnicas flexveis e eficazes.
Os sistemas de transmisso em corrente contnua em alta tenso (HVDC) representam uma soluo
bastante atrativa para transmisso de grandes quantidades de energia por longas distncias. Sistemas
HVDC tambm so bastante aplicados em interligao de redes de energia de corrente alternada
incompatveis (redes eltricas assncronas ou de frequncias diferentes).
Conversores cc-cc so utilizados neste tipo de sistema para o controle do fluxo de potncia e
adequao dos nveis de tenso entre sistemas de transmisso e distribuio em corrente contnua ou
entre dois sistemas de transmisso ou de distribuio. Uma vez que sistemas HVDC so aplicados
para os mais variados nveis de tenso e requerem elevados nveis de potncia processada, os
conversores cc-cc em muitas vezes so submetidos a elevados nveis de tenso e corrente e, por
isso, devem ter a capacidade de operar com elevada tenso na entrada e/ou sada do conversor. Em
muitas aplicaes tambm requerido a bidirecionalidade do fluxo de potncia.
Para este tipo de aplicao, os conversores cc-cc clssicos no so capazes de atender as
exigncias citadas acima devido as suas limitaes em relao aos nveis de tenso envolvidos e a
potncia processada pelo conversor. Neste contexto, este trabalho apresenta uma proposta de um
conversor cc-cc bidirecional para aplicaes em altas tenses e altas correntes. O conversor cc-cc
bidirecional Buck+Boost Flying Capacitor Interleaved estudado neste trabalho derivado da
topologia de trs nveis mostrada na Figura 1 j estudada na literatura.
L1 D33
D1
S1 S33
S11 S3
C1 D11 D3 C3
V1 V2
S22 S4
C2 D22 D4 C4
D2 D44
S2 S44
Figura 1 Conversor cc-cc Buck+Boost de trs nveis.
Representando a topologia do conversor cc-cc de trs nveis de outra maneira, como mostra
a Figura 2 (a), possvel verificar que os capacitores C2 e C4 so redundantes e podem ser retirados
da topologia, uma vez que a tenso nos capacitores C1 e C3 podem ser controladas e ficam
submetidos a nveis de tenso de V1/2 e V2/2, respectivamente. A Figura 2 (b) mostra a topologia do
3
conversor cc-cc de trs nveis com a ausncia dos capacitores redundantes.
S1 S33 S1 S33
D1 D33 D1 D33
L1 L1
C1 C3 C1 C3
S11 S3 S11 S3
D11 D3 D11 D3
V1 V2 V1 V2
S22 S4 S22 S4
D22 D4 D22 D4
C2 C4
S2 D44 S44 S2 D44 S44

D2 D2
(a) (b)
Figura 2 Topologia do conversor cc-cc de trs nveis: (a) Completa; (b) Sem capacitor redundante.
Analisando a topologia da Figura 2 (b), possvel perceber que os interruptores S2 e S44

esto em srie com a fonte de entrada V1 e a fonte de sada V2, respectivamente. Desta forma, estes
interruptores podem ser deslocados da parte inferior (terminal negativo da fonte) para a parte
superior (terminal positivo da fonte), como mostra a Figura 3, gerando a topologia denominada de
conversor cc-cc bidirecional Buck+Boost Flying Capacitor.
S2 S44
D2 D44
S1 S33
D1 D33
L1
V1 C1 C3 V2
S11 S3
D11 D3
S22 D4 S4
D22
Figura 3 Conversor cc-cc Buck+Boost Flying Capacitor.
As vantagens desta topologia so a reduo da tenso aplicada aos interruptores e a

multiplicao da frequncia de operao do indutor L1. Para a topologia de trs nveis cada
interruptor fica submetido metade da tenso da fonte e a frequncia de operao do indutor L1 o
dobro da frequncia de comutao dos interruptores, reduzindo o peso e volume do elemento
magntico.
4
Porm, para aplicaes que requerem elevados nveis de corrente este conversor no
representa uma soluo atrativa, uma vez que os interruptores devem ter a capacidade de conduzir
toda a corrente de carga. Neste contexto, este trabalho tem por objetivo a proposta e o estudo de
uma topologia de conversor cc-cc bidirecional multinvel para aplicaes em elevadas correntes. A
Figura 4 apresenta a topologia do conversor cc-cc Buck+Boost Flying Capacitor Interleaved, a qual
apresenta como vantagens:
- a reduo da tenso aplicada aos interruptores (metade da tenso da fonte);
- a distribuio de corrente entre os interruptores, reduzindo assim as perdas por conduo;
- as tenses de sada de cada brao podem assumir trs nveis de tenso distintos
dependendo da regio de operao;
- e a frequncia da corrente total (corrente virtual que representa a soma das correntes nos
indutores La e Lb) quatro vezes superior frequncia de comutao dos interruptores, sendo a
frequncia de operao dos indutores individuais o dobro da frequncia de comutao dos
interruptores, permitindo reduzir o peso e volume dos elementos magnticos.
S1 S3 S66 S77
D1 D3 D66 D77
S2 S4 S55 S88
D2 D4 D55 D88
La
va1 vb1
V1 C1 C2 Lb C3 C4 V2
va2 vb2
S22 S44 S5 S8
D22 D44 D5 D8
S11 S33 S6 S7
D11 D33 D6 D7
Figura 4 Conversor cc-cc Buck+Boost Flying Capacitor Interleaved.
5
2 ANLISE TERICA DO CONVERSOR CC-CC BIDIRECIONAL

BUCK+BOOST FLYING CAPACITOR INTERLEAVED
Este captulo apresenta a anlise qualitativa e quantitativa do conversor cc-cc bidirecional
Buck+Boost Flying Capacitor Interleaved. A estratgia de modulao, estados topolgicos,
principais formas e onda, determinao do ganho esttico, anlise das correntes de entrada e sada,
ondulao de corrente e modelagem e obteno das funes de transferncia do conversor so
apresentados neste captulo.
2.1 Estratgia de Modulao

A estratgia de modulao escolhida baseada em quatro portadoras defasadas de 90 entre
si, como mostra a Figura 5 (a). As portadoras vp1, vp2, vp3 e vp4 quando comparadas com as
moduladoras geram os sinais de comando dos interruptores S1, S2, S3 e S4. Os sinais de comando dos
interruptores S11, S22, S33 e S44 so gerados atravs da complementaridade dos sinais de comando
dos interruptores S1, S2, S3 e S4, como pode ser visto na Figura 5 (b).
+
vmod1
vmod + S1
vp1
vp1 S11
t +_
vmod2
S2
vp2
vp2 S22
t vmod3
+
vp3 + S3
vp3 S33
t
vmod4
+_
vp4 S4
t vx vp4 S44
Ts/2 Ts 2Ts
Figura 5 Estratgia de modulao escolhida: (a) Disposio das portadoras; (b) Circuito de comando do conversor.
Os sinais de comando dos interruptores S6, S5, S7 e S8 tambm so gerados atravs da

comparao da moduladora com as portadoras vp1, vp2, vp3 e vp4, respectivamente. Vale ressaltar que
a defasagem entre os sinais de comando dos interruptores S1 e S2 (vlido tambm para S3 e S4) de
180, enquanto que a defasagem entre o brao do interruptor S1 e o brao do interruptor S3 do
conversor de 90. O balano da tenso nos capacitores dado atravs da tenso vx que ser
explicado detalhadamente mais adiante.
6
2.2 Estados Topolgicos

Com a utilizao da estratgia de modulao mostrada na seo 2.2, o conversor proposto
apresenta quatro regies de operao, de acordo com o valor da razo cclica D, como mostra a
Tabela 1. Para cada regio de operao as tenses de sada de cada brao va1, va2, vb1 e vb2
apresentam dois nveis de tenso. Porm, esta topologia denominada conversor de trs nveis, pois
as tenses de sada de cada brao podem assumir trs nveis de tenso distintos dependendo da
regio de operao.
Tabela 1 Regies de operao do conversor Buck+Boost Flying Capacitor Interleaved.
Regio de Operao Razo Cclica Nveis de Tenso va1 e va2 Nveis de Tenso vb1 e vb2
1 0 < D < 1/4 0 V1/2 V2 V2/2
2 1/4 < D < 1/2 0 V1/2 V2 V2/2
3 1/2 < D < 3/4 V1/2 V1 V2/2 0
4 3/4 < D < 1 V1/2 V1 V2/2 0
Os estados topolgicos do conversor Buck+Boost Flying Capacitor Interleaved so

analisados de acordo com a regio de operao em que o conversor se encontra. Com a estratgia de
modulao adotada, este conversor apresenta catorze estados topolgicos que sero descritos a
seguir. Para a anlise dos estados topolgicos foi considerado que as tenses nos capacitores esto
balanceadas em seus valores de projeto, os semicondutores so ideias e o fluxo de potncia est
direcionado da fonte V1 para a fonte V2. A Figura 6 apresenta todos os catorze estados topolgicos.
Nos quatros primeiros estados topolgicos, onde apenas dois interruptores esto em
conduo, o conversor est operando na regio de operao 1 (0 < D < 1/4). Para esta regio de
operao, as tenses de sada dos braos va1 e va2 assumem valores de tenso de zero e V1/2.
Enquanto as tenses de sada dos braos vb1 e vb2 assumem valores de tenso de V2 e V2/2. A regio
de operao 2 (1/4 < D < 1/2) representada na Figura 6 (e) (h), onde quatro interruptores esto
em estado de conduo. As tenses de sada de cada brao do conversor assumem valores idnticos
aos valores da regio de operao 1. Do nono ao dcimo segundo estado, h seis interruptores
conduzindo simultaneamente, caracterizando a regio de operao 3 (1/2 < D < 3/4). Para esta
regio de operao, as tenses de sada dos braos va1 e va2 assumem valores de tenso de V1/2 e V1.
Enquanto as tenses de sada dos braos vb1 e vb2 assumem valores de tenso de V2/2 e zero. No
dcimo terceiro estado, oito interruptores esto conduzindo, caracterizando a regio de operao 4
(3/4 < D < 1). Por ltimo, o dcimo quarto estado caracterizado pela ausncia de interruptores em
estado de conduo (somente os diodos conduzem). Nos dois ltimos estados topolgicos, as
7
correntes nos capacitores so nulas, consequentemente as tenses nos capacitores no se alteram.
S1 S3 S66 S77 S1 S3 S66 S77

D1 D3 D66 D77 D1 D3 D66 D77
S2 S4 S55 S88 S2 S4 S55 S88

D2 D4 D55 D88 D2 D4 D55 D88
La La
V1 C1 C2 Lb C3 C4 V2 V1 C1 C2 Lb C3 C4 V2
S22 S44 S5 S8 S22 S44 S5 S8

D22 D44 D5 D8 D22 D44 D5 D8
S11 S33 S6 S7 S11 S33 S6 S7

D11 D33 D6 D7 D11 D33 D6 D7
(a) Primeiro estado topolgico. (b) Segundo estado topolgico.
S1 S3 S66 S77 S1 S3 S66 S77

D1 D3 D66 D77 D1 D3 D66 D77
S2 S4 S55 S88 S2 S4 S55 S88

D2 D4 D55 D88 D2 D4 D55 D88
La La
S22 S44 S5 S8 S22 S44 S5 S8

D22 D44 D5 D8 D22 D44 D5 D8
S11 S33 S6 S7 S11 S33 S6 S7

D11 D33 D6 D7 D11 D33 D6 D7
(c) Terceiro estado topolgico. (d) Quarto estado topolgico.
S1 S3 S66 S77 S1 S3 S66 S77

D1 D3 D66 D77 D1 D3 D66 D77
S2 S4 S55 S88 S2 S4 S55 S88

D2 D4 D55 D88 D2 D4 D55 D88
La La
S22 S44 S5 S8 S22 S44 S5 S8

D22 D44 D5 D8 D22 D44 D5 D8
S11 S33 S6 S7 S11 S33 S6 S7

D11 D33 D6 D7 D11 D33 D6 D7
(e) Quinto estado topolgico. (f) Sexto estado topolgico.
S1 S3 S66 S77 S1 S3 S66 S77

D1 D3 D66 D77 D1 D3 D66 D77
S2 S4 S55 S88 S2 S4 S55 S88

D2 D4 D55 D88 D2 D4 D55 D88
La La
S22 S44 S5 S8 S22 S44 S5 S8

D22 D44 D5 D8 D22 D44 D5 D8
S11 S33 S6 S7 S11 S33 S6 S7

D11 D33 D6 D7 D11 D33 D6 D7
(g) Stimo estado topolgico. (h) Oitavo estado topolgico.
8
S1 S3 S66 S77 S1 S3 S66 S77

D1 D3 D66 D77 D1 D3 D66 D77
S2 S4 S55 S88 S2 S4 S55 S88

D2 D4 D55 D88 D2 D4 D55 D88
La La
S22 S44 S5 S8 S22 S44 S5 S8

D22 D44 D5 D8 D22 D44 D5 D8
S11 S33 S6 S7 S11 S33 S6 S7

D11 D33 D6 D7 D11 D33 D6 D7
(i) Nono estado topolgico. (j) Dcimo estado topolgico.
S1 S3 S66 S77 S1 S3 S66 S77

D1 D3 D66 D77 D1 D3 D66 D77
S2 S4 S55 S88 S2 S4 S55 S88

D2 D4 D55 D88 D2 D4 D55 D88
La La
S22 S44 S5 S8 S22 S44 S5 S8

D22 D44 D5 D8 D22 D44 D5 D8
S11 S33 S6 S7 S11 S33 S6 S7

D11 D33 D6 D7 D11 D33 D6 D7
(k) Dcimo primeiro estado topolgico. (l) Dcimo segundo estado topolgico.
S1 S3 S66 S77 S1 S3 S66 S77

D1 D3 D66 D77 D1 D3 D66 D77
S2 S4 S55 S88 S2 S4 S55 S88

D2 D4 D55 D88 D2 D4 D55 D88
La La
S22 S44 S5 S8 S22 S44 S5 S8

D22 D44 D5 D8 D22 D44 D5 D8
S11 S33 S6 S7 S11 S33 S6 S7

D11 D33 D6 D7 D11 D33 D6 D7
(m) Dcimo terceiro estado topolgico. (n) Dcimo quarto estado topolgico.
Figura 6 Estados topolgicos do conversor Buck+Boost Flying Capacitor Interleaved.
2.3 Principais Formas de Onda

Em cada regio de operao do conversor Buck+Boost Flying Capacitor Interleaved, para
um perodo de comutao Ts, o conversor apresenta oito etapas de operao e at oito estados
topolgicos diferentes. As principais formas de onda para cada regio de operao e os
correspondentes estados topolgicos so mostradas na Figura 7. A tenso sobre o indutor e as
tenses de sada em cada brao so mostradas apenas para o indutor La, uma vez que so
semelhantes para o indutor Lb, sendo apenas defasado de 90. A corrente iT uma corrente virtual
9
que representa a soma das corrente nos indutores La e Lb, como mencionado anteriormente.
Ts/4 Ts/2 Ts Ts/4 Ts/2 Ts
S1 S1
t1 t2 t3 t4
S2 S2
S3 S3
S4 S4
iLb iLb
D iL D iL
iLa,iLb iLa,iLb
iLa iLa
iT D iT iT D iT
(V1 V2)/2 (V1 V2)/2

vLa vLa
V2 V2
iC1,iC3 iLmed iLmed
iC1,iC3
-iLmed -iLmed
iC2,iC4 iLmed iLmed
iC2,iC4
-iLmed -iLmed
V1/2 V1/2
va1 va1
V2 V2
vb1 V2/2
vb1 V2/2
Estados 1 14 2 14 3 14 4 14 Estados 5 1 6 2 7 3 8 4
(a) Regio 1. (b) Regio 2.
S1 S1
t5 t6 t7 t8
S2 S2
S3 S3
S4 S4
iLb iLb
D iL D iL
iLa,iLb iLa,iLb
iLa iLa
iT D iT iT D iT
V1 V1
vLa vLa
(V2 V1)/2 (V2 V1)/2
iLmed iLmed
iC1,iC3 iC1,iC3
-iLmed -iLmed
iLmed iLmed
iC2,iC4 iC2,iC4
-iLmed -iLmed
V1 V1
va1 V1/2 va1 V1/2
vb1 V2/2 vb1 V2/2
Estados 9 5 10 6 11 7 12 8 Estados 13 9 13 10 13 11 13 12
(c) Regio 3. (d) Regio 4.
Figura 7 Principais formas de onda do conversor Buck+Boost Flying Capacitor Interleaved.
10
Os intervalos de tempo t1 t8 mostrados na Figura 7 so necessrios para o clculo da

ondulao de corrente e so apresentados na Tabela 2.
Tabela 2 Intervalos de tempo t1 t8.
Intervalo de tempo Valor Intervalo de tempo Valor

t1 DTs t5 (2D 1).Ts/2
t2 (1 4D).Ts/4 t6 (3 4D).Ts/4
t3 (4D 1).Ts/4 t7 (4D 3).Ts/4
t4 (1 2D).Ts/2 t8 (1 D).Ts
2.4 Ganho Esttico
O ganho esttico do conversor em estudo encontrado atravs da anlise da tenso em um

dos indutores La ou Lb. Considerando a regio de operao 1 e que o conversor opera em regime
permanente, a tenso mdia no indutor La possui valor zero. Assim, analisando a forma de onda da
tenso no indutor La, mostrada na Figura 7 (a), tem-se:
DT 12 DTs
2 s V1 V2
VLamed dt V2 dt 0 (1)
Ts 0 2
0

Calculando as integrais na equao (1), obtm-se:
V1 V2 1
2 D Ts V2 2 D Ts (2)

Finalmente, o ganho esttico obtido simplificando a equao (2).
V2 D
G (3)
V1 1 D
O ganho esttico encontrado na equao (3) vlido para todas as regies de operao. O
mesmo procedimento pode ser feito para todas as regies utilizando os valores de tenso no indutor
e os intervalos de tempo correspondentes com a regio escolhida para o clculo.
2.5 Tenso Mdia na Sada de cada Brao

Como mostrado na Figura 5, os sinais de comando dos interruptores so gerados atravs da
comparao das portadoras vp1, vp2, vp3 e vp4 com as respectivas moduladoras vmod1, vmod2, vmod3 e
vmod4. A partir de uma moduladora nica adicionado um sinal vx gerando as moduladoras vmod1 e
vmod3 e o mesmo sinal subtrado gerando as moduladoras vmod2 e vmod4. Com isso, os sinais
moduladores no sero necessariamente iguais, a menos que o sistema esteja em equilbrio. A
11
diferena entre os sinais moduladores ser utilizada para controlar a corrente no capacitor e,
consequentemente, exercer o controle das tenses nos capacitores (o controle dessas tenses ser
detalhado nas sees seguintes).
Essa explanao necessria para entender toda a anlise terica que ser desenvolvida a
seguir. Para facilitar a anlise considerado que a tenso de pico das portadoras igual a 1. Logo,
as razes cclicas so dadas por (4):
Vmodx
Dx Vmodx (4)
Vpx
Onde n = 1, 2, 3 ou 4. As razes cclicas tambm so descritas atravs da moduladora nica e do
sinal vx:
D1 Vmod1 Vmod Vx D Vx
D V
2 mod 2 Vmod Vx D Vx
(5)
D3 Vmod3 Vmod Vx D Vx
D4 Vmod 4 Vmod Vx D Vx
Desta forma, possvel calcular a tenso mdia na sada de cada brao. Para isso,
analisada a regio de operao 1 (0 < D < 1/4). A tenso mdia na sada do brao correspondente
aos interruptores S1 e S2 dada por (6):
1 1 s V1
DT D2Ts
V
va1 dt 1 dt (6)
Ts 0 2 0
2
Resolvendo a equao (6), tem-se:
V1
D1 D2
va1 (7)
2
Substituindo a equao (5) em (7), obtm-se o valor mdio da tenso va1:
va1 V1 Vmod V1 D (8)

Para o brao correspondente aos interruptores S5 e S6, o valor mdio da tenso vb1 dada por (9):
D T 1
D1 Ts
2
1
D2 Ts
2

1 V2
1 s D2Ts
V2
vb1 dt V2 dt dt V2 dt (9)
Ts 0 2 0 0 2 0

Resolvendo a equao (9), tem-se:
V2
2 D1 D2
vb1 (10)
2
Substituindo a equao (5) em (10), obtm-se o valor mdio da tenso vb1:
vb1 V2 (1 Vmod ) V2 (1 D) (11)
12
Por analogia, os valores mdios das tenses va2 e vb2 (correspondentes aos braos
constitudos pelos interruptores S3/S4 e S7/S8, respectivamente) so iguais aos valores mdios das
tenses va1 e vb1, respectivamente.
va 2 va1 V1 D
(12)
vb 2 vb1 V2 (1 D)
Portanto, pode-se concluir que os valores mdios das tenses de sada de cada brao do
conversor em estudo so imunes ao valor do sinal vx presente no circuito do modulador,
dependendo apenas da razo cclica D. Com isso, a tenso de sada de cada brao controlada
apenas pela razo cclica D.
2.6 Corrente Mdia nos Capacitores

O valor mdio da corrente nos capacitores pode ser calculado atravs da anlise da Figura 8,
onde a corrente que flui pelo capacitor C1 est relacionada com as correntes nos interruptores S1 e S2.
Mais uma vez a anlise ser realizada considerando a regio de operao 1 (0 < D < 1/4). Assim, o
valor mdio da corrente iC1 dado por (13):
iC1 iS1 iS 2 (13)

Onde:
iS1 iLa D1
(14)
iS 2 iLa D2
Com isso, substituindo (14) em (13), tem-se:
iC1 iLa ( D1 D2 ) (15)

E finalmente substituindo (5) em (15), obtido o valor mdio da corrente no capacitor C1.
iC1 2 iLa Vx (16)

Por analogia, os valores mdios das correntes nos capacitores C2, C3 e C4 apresentam o
mesmo resultado mostrado na equao (16), uma vez que as correntes nos capacitores C1 e C2 (ou
C3 e C4) possuem formas de onda idnticas, sendo apenas defasadas de 90 entre si.
iS1
S1
iC1
S2
iS2
Figura 8 Corrente que circula atravs do capacitor C1.
13
Com isso, pode-se concluir que o sinal modulador no modifica o valor mdio da corrente
nos capacitores, dependo apenas da grandeza do sinal vx. Portanto, atravs do sinal vx possvel
controlar a corrente nos capacitores e, consequentemente, realizar o controle da tenso nos
capacitores C1, C2, C3 e C4.
2.7 Ondulao de Corrente Total iT

Como mencionado anteriormente, a corrente total iT definida como uma corrente virtual
que representa a soma das correntes iLa e iLb. A anlise da ondulao de corrente ser realizada para
a corrente total iT, uma vez que a estratgia de controle realizada neste trabalho visa o controle da
mesma. A ondulao de corrente apresenta comportamento diferente para cada regio de operao
e, portanto, ser analisada para todas as regies de operao do conversor. O clculo da ondulao
para toadas as regies ser realizado analisando a tenso sobre o indutor durante uma etapa de
operao, seja de armazenamento ou entrega de energia.
2.7.1 Regio 1 (0 < D < 1/4)

Analisando o intervalo de tempo t1 correspondente a primeira etapa de operao para a
regio 1, mostrado na Figura 7 (a), e desprezando as resistncias dos interruptores e dos indutores,
os circuitos equivalentes para os indutores La e Lb so mostrados na Figura 9.
_ _ _
+ + +
V1 VC1 VLa VC3
+ _
VLb V2
Figura 9 Circuito equivalente correspondente ao intervalo t1 da regio de operao 1.
As tenses nos capacitores VC1, VC2, VC3 e VC4 quando o conversor opera em regime
permanente so dadas por (17) e (18):
V1
VC1 VC 2 (17)
2
V2
VC 3 VC 4 (18)
2
Portanto, analisando a Figura 9, as tenses nos indutores La e Lb so dadas por (19) e (20):
V1 V2 Di
vLa La La (19)
2 Dt
14
DiLb
vLb V2 Lb (20)
Dt
Considerando que as indutncias La e Lb so iguais e somando as equaes (19) e (20), tem-
se:
V1 3 V2 D(i i )
vLa vLb L La Lb (21)
2 Dt
Onde t = DTs. Sabendo que a corrente total iT corresponde a soma das correntes iLa e iLb e
substituindo (3) em (21), a ondulao de corrente total iT dada por (22):
D (1 4 D) V1
DiT (22)
2 (1 D) L f s
Com o objetivo expressar a ondulao de corrente total em funo da soma das tenses de
entrada e sada, realizada uma manipulao algbrica onde a tenso de entrada V1 pode ser
descrita como:
V1 (V1 V2 ) (1 D) (23)
Finalmente, substituindo (23) em (22), obtm-se a ondulao de corrente total.
V1 V2
DiT D (1 4 D) (24)
2 L fs
2.7.2 Regio 2 (1/4 < D < 1/2)

Da mesma forma, analisando o intervalo de tempo t3 correspondente a primeira etapa de
operao para a regio 2, mostrados na Figura 7 (b), os circuitos equivalentes para os indutores La e
Lb so mostrados na Figura 10.
_ _ _
+ + +
V1 VC1 VLa VC3

+ _ +
_ + _
VC2 VLb VC4 V2
Portanto, analisando a Figura 10, as tenses nos indutores La e Lb so dadas por (25) e (26):
V1 V2 Di
vLa La La (25)
2 Dt
V1 V2 Di
vLb Lb Lb (26)
2 Dt
15
Somando as equaes (25) e (26), tem-se:
DiT
vLa vLb V1 V2 L (27)
Dt
Onde t = (4D 1)Ts/4. Substituindo (3) em (27) e realizando as devidas simplificaes, a
ondulao de corrente total iT dada por (28):
V1 V2
DiT (1 2 D) (4 D 1) (28)
4 L fs
2.7.3 Regio 3 (1/2 < D < 3/4)

Realizando o mesmo procedimento, analisando o intervalo de tempo t5 correspondente a
primeira etapa de operao para a regio 3, mostrado na Figura 7 (c), os circuitos equivalentes para
os indutores La e Lb so mostrados na Figura 11.
_
+
V1 VLa
+ _ +
_ + _
VC2 VLb VC4 V2
Analisando a Figura 10, as tenses nos indutores La e Lb so dadas por (25) e (26):
DiLa
vLa V1 La (29)
Dt
V1 V2 Di
vLb
Lb Lb (30)
2 Dt
3 V1 V2 Di
vLa vLb L T (31)
2 Dt
V1 V2
DiT (3 4 D) (2 D 1) (32)
4 L fs
2.7.4 Regio 4 (3/4 < D < 1)

Por ltimo, analisando o intervalo de tempo t7 correspondente a primeira etapa de operao
para a regio 4, mostrado na Figura 7 (d), os circuitos equivalentes para os indutores La e Lb so
16
mostrados na Figura 12.
_
+
V1 VLa
_
+
V1 VLb
Analisando a Figura 12, as tenses nos indutores La e Lb so dadas por (25) e (26):
DiLa
vLa V1 La (33)
Dt
DiLb
vLb V1 Lb (34)
Dt
DiT
vLa vLb 2 V1 L (35)
Dt
V1 V2
DiT (4 D 3) (1 D) (36)
2 L fs
Parametrizando as equaes relativas as ondulaes de corrente total de todas as regies em
relao a (V1+V2)/L.fs, ou seja, DiT = L.iT.fs / (V1+V2), obtm-se a ondulao de corrente
parametrizada para cada regio de operao.
D (1 4 D) 1
, 0 D
2 4

(1 2 D) (4 D 1) , 1 D 1
4 4 2
DiT (37)
(3 4 D) (2 D 1) , 1 D 3
4 2 4
(4 D 3) (1 D) 3
, D 1
2 4
A Figura 13 mostra um comparativo da ondulao de corrente parametrizada entre os
conversores Buck+Boost clssico, 3L-Flying Capacitor e 3L-Flying Capacitor Interleaved. Com o
aumento do nmero de nveis, o conversor 3L-Flying Capacitor consegue reduzir em quatro vezes a
ondulao mxima de corrente parametrizada em relao ao conversor Buck+Boost clssico. A
17
topologia do conversor 3L-Flying Capacitor Interleaved possui a vantagem do nmero de nveis e a

vantagem dos braos entrelaados, conseguindo reduzir a ondulao mxima de corrente
parametrizada em oito vezes em relao ao conversor Buck+Boost clssico.
Ondulao de corrente parametrizada - iT (D)
0,30
Buck+Boost Clssico
0,25
0,20
0,15
3L-Flying 3L-Flying Capacitor
Capacitor Interleaved
0,10
0,05
0
0 1/8 1/4 3/8 1/2 5/8 3/4 7/8 1
Razo cclica - D
Figura 13 Ondulao de corrente parametrizada para os conversores Buck+boost clssico, 3L-Flying Capacitor e 3L-
Flying Capacitor Interleaved.
A Tabela 3 mostra as razes cclicas correspondentes aos pontos de mxima ondulao de

corrente em cada regio de operao para as trs topologias. Com isso, possvel determinar o valor
das indutncias La e Lb do conversor em estudo para a ondulao mxima de corrente total.
Tabela 3 Razo cclica para que determina a mxima ondulao de corrente iT para cada regio de operao.
Razo Cclica (D)

Topologia Regio de operao Valor
para iTmax
0 < D < 1/4 1/8 1/32
3L-Flying Capacitor 1/4 < D < 1/2 3/8 1/32

Interleaved 1/2 < D < 3/4 5/8 1/32
3/4 < D < 1 7/8 1/32
0 < D < 1/2 1/4 1/16
3L-Flying Capacitor
1/2 < D < 1 3/4 1/16
Buck+Boost Clssico 0<D<1 1/2 1/4
Substituindo os valores de razo cclica da Tabela 3 nas equaes que determinam a

ondulao de corrente total para suas respectivas regies de operao e isolando a varivel L,
obtm-se:
V1 V2
L (38)
32 DiT f s
18
2.8 Ondulao de Tenso e Esforos de Corrente nos Capacitores

O clculo da ondulao de tenso nos capacitores ser realizado apenas para o capacitor C1,
porm vlido para todos os capacitores da topologia, uma vez que os mesmos so submetidos aos
mesmos esforos de corrente. Vale ressaltar que independente da regio de operao tem-se que
vC1 = vC2 e vC3 = vC4. Analisando a Figura 7 possvel perceber que para as regies de
operao 1 e 2 a ondulao de tenso nos capacitores varia em funo da razo cclica D. Enquanto
que para as regies de operao 3 e 4 a ondulao de tenso nos capacitores varia em funo da
razo cclica complementar (1 D). Desta forma, a ondulao de tenso ser analisada apenas para
duas regies: 0 < D < 1/2 e 1/2 < D < 1.
Para esta anlise desconsidera-se a ondulao de corrente no capacitor, portanto, quando o
capacitor est no processo de carga ou descarga circula pelo mesmo uma corrente constante no
valor de iLmed, o clculo da ondulao de tenso baseado na equao (39):
DvC
iC C (39)
Dt
Para a regio 0 < D < 1/2 o tempo de carga no capacitor igual a tc = DTs. Logo, a
ondulao de tenso para os capacitores C1, C2, C3 e C4 so dadas por (40) e (41):
iLmed D
DvC1,2 (40)
C1,2 f s
iLmed D
DvC 3,4 (41)
C3,4 f s
Analisando as formas de onda da corrente nos capacitores para esta regio, Figura 7 (a), por
exemplo, o valor eficaz da corrente pode ser descrito como:
DTs
2
i dt
2
iC1ef Lmed (42)
Ts 0
Solucionando a equao (42), obtm-se o valor eficaz da corrente em todos os capacitores

da topologia para a regio 0 < D < 1/2.
iC1ef iLmed 2 D (43)

Analisando a regio 1/2 < D < 1, o tempo de carga no capacitor igual a tc = (1 D)Ts.
Com isso, a ondulao de tenso para os capacitores C1, C2, C3 e C4 so dadas por (44) e (45):
iLmed (1 D)
DvC1,2 (44)
C1,2 f s
iLmed (1 D)
DvC 3,4 (45)
C3,4 f s
19
Para esta regio, analisando as formas de onda da corrente nos capacitores, Figura 7 (c), por
exemplo, o valor eficaz da corrente pode ser descrito como:
(1 D )Ts
2
iC1ef
Ts

0
iLmed 2 dt (46)
Solucionando a equao (46), obtm-se o valor eficaz da corrente em todos os capacitores

da topologia para a regio 1/2 < D < 1.
iC1ef iLmed 2 (1 D) (47)
Parametrizando as equaes (40) e (44) em funo de iLmed/C.fs, ou seja, DvC = C.vC.fs / iLmed,
obtm-se a ondulao de tenso parametrizada para as duas regies de operao. A Figura 14
mostra a variao da ondulao de tenso nos capacitores em funo da razo cclica.
1
D, 0 D 2
DvC (48)
1 D, 1 D 1
2
Ondulao de tenso parametrizada - vC (D)
0,60
0,50
0,40
0,30
0,20
0,10
0
0 0,25 0,5 0,75 1
Razo cclica - D
Figura 14 Ondulao de tenso nos capacitores do conversor 3L-Flying Capacitor Interleaved.
2.9 Anlise das Correntes de Entrada e Sada

A Figura 15 apresenta as formas de onda das correntes i1 e i2 para as quatro regies de
operao do conversor. possvel observar que nas regies 2 e 3, i1 e i2 apresentam trs nveis
(zero, iLmed e 2iLmed) de corrente e valores eficazes mais prximos, uma vez que a razo cclica se
aproxima de 0,5. Na regio 1, a corrente i1 apresenta nveis de corrente zero e iLmed, enquanto a
corrente i2 apresenta nveis de corrente iLmed e 2iLmed. Analogamente, para a regio 4 ocorre o inverso
da regio 1.
20
Embora este conversor possa operar teoricamente com ganho de 0 < G < , pode-se
demonstrar que ele tem um desempenho timo quando G = 1, ou seja, D = 0,5. Por isso, esta
topologia bastante atrativa quando o conversor opera entre as regies 2 e 3.
S1 S1
t1 t2 t3 t4
S2 S2
S3 S3
S4 S4
2iLmed
i1 iLmed i1 iLmed
2iLmed 2iLmed
i2 iLmed i2 iLmed
(a) Regio 1. (b) Regio 2.
S1 S1
t5 t6 t7 t8
S2 S2
S3 S3
S4 S4
2iLmed
i1 iLmed i1 iLmed
2iLmed
i2 iLmed i2 iLmed
(c) Regio 3. (d) Regio 4.

Figura 15 Formas de onda da corrente de entrada e sada para todas as regies de operao.
2.10 Modelagem e Obteno das Funes de Transferncia

Nesta seo ser realizada a obteno do circuito equivalente do conversor em estudo, bem
como as funes de transferncia para o controle da corrente total e das tenses nos capacitores.
Tambm sero determinadas as restries para o projeto dos controladores.
2.10.1 Obteno do Circuito Equivalente

Para a determinao do circuito equivalente do conversor em estudo ser analisado o
funcionamento do conversor para a regio de operao 1. Analisando primeiramente o circuito
equivalente para a indutncia La, a Figura 16 mostra as etapas de operao considerando meio
perodo de comutao, uma vez que as etapas seguintes so semelhantes do ponto de vista da
indutncia La.
21
_ _ _ _
+ + + +
VC1 La Ra VC3 La Ra
V1 V2
iLa iLa
(a) Intervalo de tempo (0, D1Ts). (b) Intervalo de tempo ( D1Ts, Ts/2).
Figura 16 Etapas de operao para a obteno do circuito equivalente.
Considerando o sentido da corrente indicado na Figura 16 e analisando ambos os circuitos,

obtm-se duas equaes correspondentes a cada etapa de operao. A resistncia Ra representada nos
circuitos corresponde a soma das resistncias dos interruptores e a resistncia do indutor (Ra = 4 Rs + RLa).
V1 di V
La La Ra iLa 2 (49)
2 dt 2
diLa
0 La
Ra iLa V2 (50)
dt
Multiplicando toda a equao (49) por D e a equao (50) por (1/2 D), tem-se:
V1 di V
D D La La D Ra iLa D 2 (51)
2 dt 2
1 di 1 1
0 D La La D Ra iLa D V2 (52)
2 dt 2 2
Somando as equaes (51) e (52), obtm-se a equao que representa o circuito equivalente
para valores mdios quase instantneos em relao a indutncia La.
diLa
D V1 La
Ra iLa (1 D) V2 (53)
dt
Realizando o mesmo procedimento para encontrar a equao que representa o circuito
equivalente para valores mdios quase instantneos em relao a indutncia Lb e somando os
resultados, obtm-se:
L d (iLa iLb ) R
D V1 (1 D) V2
(iLa iLb ) (54)
2 dt 2
Sabendo que iT = iLa + iLb e que La = Lb = L e substituindo na equao (54), tem-se:
diT
D V1 (1 D) V2 Leq
Req iT (55)
dt
A Figura 17 mostra o circuito equivalente do conversor em estudo para modelo de valores
mdios quase instantneos, onde Leq = La/2 = Lb/2 e Req = Ra/2 = Rb/2 = (4Rs + RL)/2.
22
iT iT
La Ra
Leq Req
DV1 Lb Rb (1 D)V2 DV1 (1 D)V2
Figura 17 Circuito equivalente para modelo de valores mdios quase instantneos.
2.10.2 Funo de Transferncia para o Controle da Corrente iT

Para a obteno da funo de transferncia que relaciona a corrente total com a razo cclica,
necessrio perturbar as variveis iT e D e linearizar aplicando a transformada de Laplace na
equao (55). Com isso, obtm-se:
d ( s) V1 d ( s) V2 s Leq iT (s) Req iT (s) (56)

Desta forma, isolando o termo que relaciona a corrente total e a razo cclica na equao
(56), obtm-se a funo de transferncia para o controle da corrente total.
iT (s) V1 V2
(57)
d (s) s Leq Req
2.10.3 Restrio para os Parmetros do Controlador de Corrente

Umas das preocupaes quanto ao projeto do controlador de corrente devido inclinao
da foram de onda da moduladora em relao inclinao da portadora. Para que no haja
chaveamento indevido dos interruptores a inclinao da moduladora deve ser menor que a
inclinao da portadora, como mostra a Figura 18.
Ts/4 Ts/2 Ts
S1
S2
S3
S4
iT DiT
Vp1
vmod
vport1
t
Figura 18 Formas de onda da portadora e moduladora para regio de operao 2.
23
A ondulao da forma de onda da moduladora pode ser relacionada com a ondulao de

corrente total iT e a ganho proporcional do controlador de corrente Kp. Desta forma, a equao (58)
mostra a relao entre as inclinaes da moduladora e portadora.
K p DiT Vp1
(58)
Dt Ts
Onde t = (1/2 D)Ts. Substituindo t na equao (58) e considerando a razo cclica que
proporciona a mxima ondulao de corrente total para a regio 2 (D = 3/8), o valor do ganho
proporcional do controlador de corrente dado por:
V p1
Kp (59)
8 DiT
2.10.4 Funo de Transferncia para o Controle das Tenses nos Capacitores

Como mencionado anteriormente, o controle das tenses nos capacitores ser realizado
atravs da grandeza do sinal vx que diretamente proporcional a corrente que circula pelos
capacitores. Desta forma, a corrente no capacitor C1 dada por (60):
dvC1
iC1 C1 2 I La vx (60)
dt
Perturbando, linearizando e aplicando a transformada de Laplace na equao (60), obtm-se:
2 I La
vC1 (s) vx (s) (61)
s C1
Este procedimento realizado para os capacitores C2, C3 e C4 e sabendo que IT = 2.ILa, as
funes de transferncia para o controle das tenses nos capacitores so mostradas em :
vC1 (s) IT
v (s) s C
x 1
vC 2 (s) IT
v (s) s C
x 2
(62)
v (s)
C3 T I
vx (s) s C3

vC 4 (s) IT
vx (s) s C4
24
3 EXEMPLO DE PROJETO
Neste captulo apresentado um exemplo de projeto para o conversor cc-cc bidirecional
Buck+Boost Flying Capacitor Interleaved. De acordo com as especificaes pr-determinadas,
realizado o dimensionamento dos principais componentes do circuito de potncia do conversor e o
projeto dos controladores de corrente e tenso nos capacitores.
3.1 Especificaes
A partir das especificaes de projeto apresentadas na Tabela 4 foi realizado o projeto o
conversor proposto.
Tabela 4 Especificaes do conversor 3L-Flying Capacitor Interleaved.
Parmetros Valor
Potncia de sada P2 = 10 kW
Tenso de entrada V1 = 1000 V
Tenso de sada V2 = 750 V
Corrente nos indutores IL = 10 A
Frequncia de comutao fs = 20 kHz
Com isso, de acordo com as especificaes de projeto conclui-se que o conversor trabalhar
na regio de operao 2. Atravs da equao do ganho esttico do conversor possvel calcular a
razo cclica nominal.
V2
D 0, 428 (63)
V1 V2
3.2 Projeto dos Principais Componentes do Estgio de Potncia

O dimensionamento dos principais componentes do circuito de potncia do conversor em
estudo baseado nas especificaes da Tabela 4 apresentado a seguir.
3.2.1 Clculo das Indutncias La e Lb

O clculo das indutncias realizado para uma indutncia genrica L, onde L = La = Lb. Para
a operao do conversor na regio 2, a ondulao mxima de corrente total DiTmax igual a 0,031
com razo cclica igual a 0,375. Considerando uma ondulao mxima de corrente iT igual a 15%
da corrente total, ou seja, DiT = 2;99 A, a indutncia mxima calculada atravs da equao (38):
(V1 V2 ) (1000 750)

L 913,5 106 H (64)
32 DiT f s 32 2,99 20000
25
3.2.2 Clculo dos Capacitores C1, C2, C3 e C4

As capacitncias C1, C2, C3 e C4 do conversor so calculadas a partir de (40). Considerando
as ondulaes mximas de tenso nos capacitores C1 e C2 iguais a 1% da tenso a que ficam
submetidos (V1/2), ou seja, DvC1,2 = 5 V, os valores das capacitncias requeridas so dadas por (65):
I Lmed D 9,99 0,429

C1,2 43 106 F (65)
DvC1,2 f s 5 20000
Para os capacitores C3 e C4, foi considerado que as ondulaes mximas de tenso so iguais
a 1% da tenso a que ficam submetidos os capacitores (V2/2), ou seja, DvC3,4 = 3,75 V, os valores
das capacitncias requeridas so dadas por (66):
I Lmed D 9,99 0,429
C3,4 57 106 F (66)
DvC1,2 f s 3,75 20000
O valor eficaz da corrente nos capacitores calculado atravs da equao (43).
iCef iLmed 2 D 10 2 0, 429 9, 26 A (67)

Portanto, foi escolhido capacitores de polipropileno, uma vez que os mesmos suportam
tenses elevadas. Com o objetivo de distribuir igualmente as perdas foi escolhido a mesma
especificao para os quatros capacitores. O capacitor escolhido foi o B32778G8606 de 60 F / 800 V,
fabricado pela EPCOS.
3.2.3 Clculo das Resistncias Equivalentes dos Braos

As resistncias equivalentes dos braos do conversor representam as perdas no conversor,
tais como, as perdas por conduo e comutao nos interruptores, e as perdas nos elementos
magnticos. Os valores das resistncias foram estimados considerando um circuito RL equivalente
formado pela resistncia Req e a indutncia Leq. Considerando que o perodo de operao da
indutncia equivalente Leq deve ser menor que 0,01, onde representa a constante de tempo do
circuito RL e igual a Leq/Req, tem-se:
Ts T Leq

s (68)
4 100 4 100 Req
Portanto, isolando o termo Ra na equao (68), obtm-se:
4 f s La
Ra
Ra 0,8 (69)
100
Para este projeto foi adotado um valor de resistncia igual a 0,5 .
26
3.3 Projeto dos Controladores

O projeto dos controladores das malhas de tenso de sada e tenso diferencial apresentado
nesta seo. O projeto dos controladores foi realizado utilizando tcnicas clssicas de controle no
domnio da frequncia.
3.3.1 Parmetros Equivalentes

Para realizar o projeto dos controladores necessrio determinar os valores de indutncia e
resistncia equivalentes do ponto de vista da modelagem dinmica do conversor. As equaes (70)
e (71) mostram os valores de Leq e Req, respectivamente.
L 913,5 106
Leq 456 106 H (70)
2 2
Ra 0,5
Req 0, 25 (71)
2 2
3.3.2 Controlador de Corrente

A malha de controle da corrente total caracterizada por ser uma malha de resposta
dinmica rpida. A funo de transferncia da planta GIT(s) foi determinada na equao (57) e
descrita em (72). A Figura 19 mostra o diagrama de Bode da planta de corrente.
1750
GIT (s) (72)
913,5 106 s 0, 25
100
Magnitude [dB]
50
50
100
60
0
Fase [graus]
60
120
180
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
Frequncia [Hz]
Figura 19 Diagrama de Bode da funo de transferncia de lao aberto sem compensador.
27
Devido ao fato da planta apresentar apenas um polo, um controlador proporcional-integral

pode ser utilizado. A funo de transferncia do controlador PI dada por (73):
Ki
GC ( s) K p (73)
s
A corrente total iT apresenta frequncia quatro vezes superior frequncia de comutao dos
interruptores, como mostra a Figura 7. Com isso, neste trabalho a frequncia de cruzamento por
zero do sistema ser igual a 1/4 da frequncia da corrente total.
fiT 4 f s
f ci
20 103 Hz (74)
4 4
A restrio para os parmetros do controlador de corrente, mostrada na seo 2.10.3, deve
ser atendida, logo, o ganho proporcional calculado atravs da equao (59).
1
Kp
K p 0,043 (75)
8 2,99
Para este trabalho adotou-se o valor do ganho proporcional Kp igual a 0,03. A frequncia do
zero fz do controlador de corrente foi alocada em 1/10 da frequncia de cruzamento por zero do sistema.
f ci
2 103 Hz fz (76)
10
Portanto, o ganho integral do controlador de corrente dado por (77). A Figura 20 mostra o
diagrama de Bode da funo de transferncia de lao aberto com compensador.
Ki 2 f z K p 2 2 103 0,01 377 (77)
120
Magnitude [dB]
60
60
fc = 20 kHz
120
60
0
Fase [graus]
60
120
MF = 84,5
180
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
Frequncia [Hz]
Figura 20 Diagrama de Bode da funo de transferncia de lao aberto com compensador.
28
Analisando a Figura 20, verifica-se que a planta cruza na frequncia de cruzamento

especificada no projeto do controlador e apresenta margem de fase igual a 84,5 graus.
3.3.3 Controlador de Tenso

Para que no haja interao entre as malhas de controle, a malha de controle da tenso nos
capacitores deve apresentar uma resposta muito mais lenta que a malha de controle de corrente. A
funo de transferncia da planta para o controle das tenses nos capacitores C1, C2, C3 e C4 foi
determinada na equao (62) e descrita em (78).
20
GVC ( s) (78)
60 106 s
Onde, C representa as capacitncias as C1, C2, C3 e C4. O diagrama de Bode da funo de
transferncia de lao aberto sem compensador mostrado na Figura 21.
120
90
Magnitude [dB]
60
30
30
60
60
0
Fase [graus]
60
120
180
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
Frequncia [Hz]
Figura 21 Funo de transferncia de lao aberto sem compensador.
Devido planta apresentar a caracterstica de um integrador puro, um controlador simples

com uma ao proporcional pode ser utilizado. A funo de transferncia do controlador
proporcional dada por (79):
GC ( s) K p (79)
Para desacoplar a malha de balanceamento das tenses dos capacitores da malha interna de
controle da corrente total, adotou-se a frequncia de cruzamento da planta de tenso igual a:
29
fs
f cv
1103 Hz (80)
20
Para este trabalho adotou-se o valor do ganho proporcional Kp igual a 0,02. Para cada um
dos capacitores utilizada uma malha de controle de tenso. O diagrama de Bode da funo de
transferncia sem compensao mostrado na Figura 22.
120
90
60
30
30
fc = 1 kHz
60
60
60
120
MF = 90
180
3 4 5 6
1 10 100 1 10 1 10 1 10 1 10
Figura 22 Diagrama de Bode da funo de transferncia de lao aberto com compensador.
Analisando a Figura 22, verifica-se que a planta cruza na frequncia de cruzamento

especificada no projeto do controlador (1 KHz) e apresenta margem de fase igual a 90 graus.
30
4 RESULTADOS DE SIMULAO
A fim de validar toda a anlise terica e metodologia apresentada nos captulos anteriores, o
conversor cc-cc bidirecional Buck+Boost Flying Capacitor Interleaved foi simulado no software
PSIM e os resultados de simulao so apresentados neste captulo. Assim, so apresentadas
formas de onda de tenso e corrente nos principais componentes do conversor em estudo operando
em regime permanente. Alm disso, so apresentados resultados de simulao para verificar a
resposta dinmica do sistema de controle.
4.1 Operao em Regime Permanente

Para os resultados de simulao realizados considerou-se fluxo de potncia positivo quando
a potncia transferida da fonte V1 para a fonte V2, logo, o valor da referncia de corrente positivo
para a corrente circulando da fonte V1 para a fonte V2.
A Figura 23 apresenta as correntes nos indutores La e Lb e a corrente total iT, resultante do
somatrio das duas correntes iLa e iLb. Observa-se que as correntes nos indutores dos braos
mantm-se balanceadas e apresentam um valor mdio igual a metade do valor mdio da corrente
total. A ondulao da corrente total iT inferior ondulao das correntes nos indutores La e Lb.
Vale ressaltar que a frequncia da ondulao de corrente total quatros vezes superior frequncia
de comutao dos interruptores. J a frequncia da ondulao de corrente nos indutores La e Lb
duas vezes superior frequncia de comutao dos interruptores.
25
iT
20
15
iLa iLb
10
0
0.32536 0.32538 0.3254 0.32542 0.32544 0.32546 0.325480.3255
Tempo [s]
Figura 23 Formas de onda da corrente total iT e da corrente nos indutores iLa e iLb.
31
A Figura 24 apresenta as formas de onda das correntes nos capacitores C1, C2, C3 e C4. As
correntes nos capacitores C1 e C3 apresentam o mesmo comportamento das correntes nos
capacitores C2 e C4, diferenciando apenas pela defasagem de 90 entre si, ocasionada pela
defasagem entre os braos do conversor.
15
iC1,3
10 iC2,4
-5
-10
-15
0.32536 0.32538 0.3254 0.32542 0.32544 0.325460.32548 0.3255
Tempo [s]
Figura 24 Formas de onda das correntes nos capacitores C1, C2, C3 e C4.
A Figura 25 e Figura 26 apresentam em detalhe a ondulao de tenso nos capacitores C1,

C2, C3 e C4. Observa-se que as tenses sobre os capacitores mantm-se balanceadas em seus valores
nominais. As tenses nos capacitores C1 e C2 apresentam um valor igual a metade da tenso da
fonte V1. J as tenses nos capacitores C3 e C4 apresentam um valor igual a metade da tenso da
fonte V2. A ondulao de tenso nos capacitores igual a 3,8 V, valor prximo do especificado no
projeto dos mesmos.
504
vC1 vC2
502
500
498
496
0.32536 0.32538 0.3254 0.32542 0.32544 0.32546 0.325480.3255

Tempo [s]
Figura 25 Detalhe das formas de onda das tenses nos capacitores C1 e C2.
32
380
378
vC3 vC4
376
374
372
370
0.32536 0.32538 0.3254 0.32542 0.32544 0.32546 0.32548 0.3255
Tempo [s]
Figura 26 Detalhe das formas de onda das tenses nos capacitores C3 e C4.
A Figura 27 e Figura 28 mostram as tenses de sada de cada brao do inversor. Com o

conversor operando na regio 2, as tenses de sada va1 e va2, correspondentes ao lado da fonte V1
so defasadas de 90 entre si e apresentam dois nveis de tenso: zero e V1/2. As tenses de sada vb1
e vb2, correspondentes ao lado da fonte V2 tambm apresentam dois nveis de tenso: V2/2 e V2. Vale
ressaltar que as tenses va1 e va2 esto relacionadas com a razo cclica D, enquanto que as tenses
de sada vb1 e vb2 esto relacionadas com a razo cclica complementar (1 D).
800
vB1
600
vA1
400
200
0
0.32536 0.3254 0.32544 0.32548
Tempo [s]
Figura 27 Formas de onda das tenses va1 e vb1 correspondentes indutncia La.
33
800
600 vB2
vA2
400
200
0
0.32536 0.3254 0.32544 0.32548
Tempo [s]
Figura 28 Formas de onda das tenses va2 e vb2 correspondentes indutncia Lb.
A Figura 29 mostra as correntes nas fontes V1 e V2, onde pode ser observado que as formas
de onda i1 e i2 apresentam trs nveis de corrente (zero, iLmed e 2iLmed), comportamento comum
regio de operao 2. Vale ressaltar que a soma das correntes i1 e i2 sempre igual a 2iLmed e,
consequentemente, igual a corrente total iT.
24
18
i1
12
6
0
(a)
24
18
i2
12
6
0
0.32536 0.325388 0.325416 0.325444 0.325472 0.3255

Tempo [s]
(b)
Figura 29 Formas de onda das correntes na fonte V1 (a) e fonte V2 (b).
A Figura 30 apresenta a forma de onda da moduladora 1 comparada com a portadora 1, as

quais geram os sinais de comando para os interruptores S1 e S11. Observa-se que a inclinao do
sinal modulador menor que a inclinao do sinal da portadora, resultando na ausncia de
sobrechaveamento. Esta figura mostra que o controlador foi projetado respeitando as restries para
os parmetros do controlador, resultando em um bom comportamento do sistema.
34
0.84
vp1
0.56
vmod1
0.28
0.32536 0.325388 0.325416 0.325444 0.325472 0.3255

Tempo [s]
Figura 30 Formas de onda da portadora vp1 e moduladora vmod1.
4.2 Operao em Regime Dinmico

Com o objetivo de verificar a resposta dinmica do sistema de controle, foram realizadas
simulaes com a aplicao de degraus na referncia de controle da corrente total, testando assim a
bidirecionalidade do conversor em estudo.
A Figura 31 apresenta o comportamento das correntes nos indutores La e Lb, a corrente total
iT, e a referncia da corrente total para um ensaio em que ocorre inverso do fluxo de potncia,
realizado atravs da inverso do sinal de referncia da malha de controle da corrente total. Observa-
se nas formas de onda que o conversor comporta-se de forma satisfatria frente a variaes e
inverses do fluxo de potncia. A corrente total segue a referncia de controle aplicada e as
correntes nos indutores dos braos so mantidas balanceadas.
30
iT
20 iLref
10
0
iLa,b
-10
-20
-30
0.2 0.24 0.28 0.32 0.36 0.4

Tempo [s]
Figura 31 Comportamento das correntes nos indutores La e Lb e da corrente total iT quando ocorre inverso do fluxo
de potncia.
35
A Figura 32 apresenta um teste para inverso do fluxo de potncia de positivo (da fonte V1
para a fonte V2) para negativo (da fonte V2 para a fonte V1). So mostradas as correntes nos
indutores La e Lb e a corrente total iT, onde verifica-se que a malha de corrente apresenta uma rpida
resposta dinmica com overshoot de aproximadamente 6 A.
30
iT
20
10
0
iLa,b
-10
iLref
-20
-30
0.0492 0.0496 0.05 0.0504 0.0508

Tempo [s]
de potncia de positivo para negativo.
A Figura 33 apresenta um teste para inverso do fluxo de potncia de negativo (da fonte V2
para a fonte V1) para positivo (da fonte V1 para a fonte V2). Para este teste, o overshoot da corrente
total apresentado de aproximadamente 5 A com um tempo de acomodao levemente superior ao
do teste anterior, porm, ainda assim apresenta tempo de acomodao inferior a 1 ms.
30
iT
iLref
20
iLa,b
10
-10
-20
-30
0.0996 0.1008 0.102 0.1032 0.1044

Tempo [s]
de potncia de negativo para positivo.
36
A Figura 34 apresenta as tenses nos capacitores C1, C2, C3 e C4 durante o transitrio de

partida do conversor. Neste ensaio, inicialmente os capacitores so pr-carregados com valores de
tenses diferentes e aps a atuao das malhas de controle das tenses nos capacitores, as tenses
convergem para seus valores nominais de operao com tempo de acomodao de
aproximadamente 40 ms.
600
550
vC1
vC2
500
450
vC3
400 vC4
350
300
250
0 0.02 0.04 0.06 0.08 0.1
Tempo [s]
Figura 34 Comportamento das tenses nos capacitores durante o transitrio de partida do conversor.
37
5 CONCLUSO
Este trabalho apresentou o estudo de um conversor cc-cc bidirecional Buck+Boost
multinvel para aplicaes em altas tenses e elevadas correntes. As principais vantagens do
conversor Flying Capacitor Interleaved so a reduo da tenso aplicada aos interruptores, a
distribuio de corrente entre os semicondutores, reduzindo as perdas por conduo e a reduo do
peso e volume dos magnticos devido a frequncia de operao dos indutores serem o dobro da
frequncia de comutao dos interruptores. Portanto, a topologia explorada neste trabalho soma os
benefcios do conversor Flying Capacitor relativo a esforos de tenso nos interruptores com os
benefcios do conversor Interleaved relativo a esforos de corrente nos semicondutores.
Foi realizado o estudo detalhado da topologia proposta, onde foram desenvolvidas equaes
matemticas que podem ser utilizadas para o projeto e dimensionamento do conversor. Tambm foi
explorada uma estratgia de controle simples que realizasse as seguintes funes: controle da
corrente total (corrente virtual que representa a soma das correntes nos indutores) e equilbrio das
tenses nos capacitores flutuantes. As funes de transferncia da planta de controle de corrente e
da planta de controle das tenses nos capacitores foram modeladas, bem como o projeto dos
controladores foi realizado.
Para validar o estudo da topologia proposta foram realizadas simulaes computacionais em
regime permanente e dinmico. Atravs das simulaes foi possvel validar todos os conceitos
tericos apresentados neste trabalho. Com isso, o funcionamento do conversor foi avaliado como
satisfatrio, logo, possvel concluir que os objetivos foram alcanados, tornando esta topologia
uma alternativa interessante para aplicaes em alta tenso e elevadas correntes.
38
6 REFERNCIAS BIBLIOGRFICAS
[1] BARBI, I. Conversores CC-CC Bidirecionais. Notas de Aula (Disciplina Tpicos Especiais
em Eletrnica de Potncia: Conversores Estticos cc-cc Bidirecionais), Programa de Ps-
Graduao em Engenharia Eltrica - Universidade Federal de Santa Catarina, Florianpolis -
SC, 2014.
[2] COSTA, L. F. Conversor CC-CC Buck+Boost Multinvel Bidirecional. Dissertao

(Mestrado em Engenharia Eltrica), Universidade Federal de Santa Catarina, Florianpolis - SC,
2013.
[3] COSTA, L. F.; MUSSA, S. A.; BARBI, I. Steady-state analysis of a 5-level bidirectional
buck+boost dc-dc converter. In: Proc. of 39th Annual Conference of the IEEE Industrial
Electronics Society (IECON 2013), p.1290-1295, 10-13 Nov. 2013.
[4] RUAN, X.; LI, B.; CHEN, Q. Three-level converters-a new approach for high voltage and
high power dc-to-dc conversion. In: 2002 IEEE 33rd Annual Power Electronics Specialists
Conference (PESC 02). v. 2, p. 663 668 vol.2, 2002.
[5] ZHANG, Junhong. Bidirectional DC-DC Power Converter Design Optimization, Modeling
and Control. Tese (Doutorado em Engenharia Eltrica), Virginia Polytechnic Institute and
State University, Virginia - USA, 2008.
[6] ERICKSON, Robert W. e MAKSIMOVIC, Dragan. Fundamentals of Power Electronics. 2

ed. Springer, 2001.
39
7 ANEXO ESQUEMTICOS DE SIMULAO

A Figura 35 e a Figura 36 apresentam os esquemticos do circuito de potncia e do circuito
de controle, respectivamente.
Figura 35 Esquemtico de simulao do circuito de potncia.
40
V g22 Vmod5 Vp5 V g55
Vmod Vmod2 Vp2 Vp1 Vp6
G22 G55
V V V V V V V
V ILref 0.03
V g2 V g5
K
G2 G5
V Vmod V
Vmod V g1 V g6
1/377
IT Vmod1 G1 G6
Vmod6
V g11 V g66
V
G11 G66
IT Sign K IT Sign K
V
Vx
0.02 0.02
K K
5 3.75
V g33 V g77
Vc1 Vmod3 Vp3 Vp4 Vc3 Vmod7 Vp7 Vp8
G33 G77
V V V V V V
Vmod V g3 Vmod V g7
G3 G7
V V
V g4 V g8
G4 Vmod8 G8
Vmod4
V g44 V g88
G44 G88
IT Sign K IT Sign K
0.02 0.02
K K
5 3.75
Vc2 Vc4
Figura 36 Esquemtico de simulao do circuito de controle.
41

Centro Tecnolgico
CONVERSOR CC-CC BIDIRECIONAL MULTINVEL
Acadmicos:
Delvanei G. Bandeira Jr.
Gilberto Valentim Silva
Roberto Buerger
Disciplina:
EEL410139 T. A. em Eletrnica de Potncia: Conversores Estticos CC-CC
Bidirecionais
Professor:
Ivo Barbi
MAIO/2014
Caixa Postal 5119 CEP 88040-970 Florianpolis SC

Tel. : (0xx48) 331-9204 Fax: (0xx48) 234-5422 Internet: www.inep.ufsc.br
1
FIGURAS
Figura 1.1 - Conversor-01 (Buck+Boost) - 2 Nveis. ...................................................................... 4

Figura 1.2 - Conversor-07 (Modular Buck+Boost) - 2 Mdulos - 3 Nveis. .................................. 4
Figura 1.3 - Conversor-07 (Modular Buck+Boost) - 3 Mdulos - 4 Nveis. .................................. 5
Figura 1.4 - Controle das Chaves do Conversor Modular 3 Mdulos. ........................................... 5
Figura 1.5 - Sinais de Controle - Regio de Operao: 0<D<1/3. .................................................. 6
Figura 1.6 - Etapas de funcionamento - Regio de Operao: 0<D<1/3. ....................................... 7
Figura 1.7 - Sinais de Controle - Regio de Operao: 1/3<D<2/3. ............................................... 8
Figura 1.8 - Etapas de funcionamento - Regio de Operao: 1/3<D<2/3. .................................... 9
Figura 1.9 - Sinais de Controle - Regio de Operao: 1/3<D<2/3. ............................................. 10
Figura 1.10 - Etapas de funcionamento - Regio de Operao: 2/3<D<1. ................................... 11
Figura 1.11 - Ganho Esttico - Conversor Multinvel Modular - 3 Mdulos. .............................. 12
Figura 1.12 - Circuito Equivalente - Conversor Multinvel Modular - 3 Mdulos. ...................... 12
Figura 1.13 - Ondulao de Corrente Parametrizada. ................................................................... 14
Figura 1.14 - Corrente de Sada. ................................................................................................... 15
Figura 1.15 - Tenso VAB - Ondulao de Corrente - Regio de Operao: 0<D<1/3. ................ 15
Figura 1.16 - Tenso VAB - Ondulao de Corrente - Regio de Operao: 1/3<D<2/3. ............. 16
Figura 1.17 - Tenso VAB - Ondulao de Corrente - Regio de Operao: 2/3<D<1. ................ 16
Figura 1.18 - Tenso VAB - Ondulao de Corrente - Regio de Operao: D=2/3. .................... 17
Figura 1.19 - Variao da Tenso VAB funo das regies de operao. ...................................... 17
Figura 2.1 Circuito equivalente durante as etapas de operao: (a) Interruptor S1 em conduo e
(b) Interruptor S1 bloqueado. ........................................................................................................ 18
Figura 2.2 Diagramas de Bode para a funo de transferncia que relaciona a corrente no indutor
Lf com a perturbao na razo cclica: (a) diagrama de mdulo (b) diagrama de fase. ............... 21
Figura 2.3 Sinais de comando e formas de onda: (a) Corrente na indutancia Lf, (b) sinal do
modulador e sinal da portadora. .................................................................................................... 22
Figura 2.4 Diagramas de Bode do controlador da corrente no indutor Lf: (a) Diagrama do
mdulo e (b) diagrama da fase. ..................................................................................................... 23
Figura 2.5 Diagrama de Bode da funo de transferncia de lao aberto compensada: (a)
Diagrama de mdulo, (b) Diagrama de fase. ................................................................................ 23
Figura 2.6 Diagrama de blocos do controlador da corrente na indutncia Lf. .............................. 24
Figura 2.7 Circuito equivalente durante as etapas de operao: (a) Interruptor S1 em conduo e
(b) Interruptor S1 bloqueado. ........................................................................................................ 25
2
Figura 2.8 Diagramas de Bode para a funo de transferncia que relaciona tenso no capacitor
Lf com a perturbao na razo cclica: (a) diagrama de mdulo (b) diagrama de fase. ............... 27
Figura 2.9 Diagramas de Bode do controlador da tenso no capacitor C1: (a) Diagrama do
mdulo e (b) diagrama da fase. ..................................................................................................... 28
Figura 2.10 Diagrama de Bode da funo de transferncia de lao aberto compensada: (a)
Diagrama de mdulo, (b) Diagrama de fase. ................................................................................ 28
Figura 2.11 Diagrama de blocos do controlador da corrente na indutncia Lf. ............................ 29
Figura 2.12 Diagrama de blocos para implementao do controle da tenso no conversor CC-CC
multinvel modular. ....................................................................................................................... 30
Figura 2.13 Diagrama de blocos completo para o controle da do conversor CC-CC bidirecional
multinvel. ..................................................................................................................................... 31
Figura 3.1 Supercapacitor Maxwell. ............................................................................................. 32
Figura 3.2 Diagrama do conversor CC-CC bidirecional multinvel com trs mdulos composto
por supercapacitores. ..................................................................................................................... 33
Figura 3.3 Corrente submetida a variao na referncia da malha de controle, demonstrando a
inverso do fluxo de potncia........................................................................................................ 33
Figura 3.4: Corrente , corrente de referncia e razo cclica . ........................................ 34
Figura 3.5: Ondulaa da corrente ............................................................................................ 34
Figura 3.6: Comparao dos sinais de portadoras e a moduladora ............................................... 34
Figura 3.7: Formas de onda durante a descarga dos SCs, para atingir o equilbrio ...................... 35
Figura 3.8: Formas de onda durante a carga dos SCs, controlada para atingir o equilbrio.......... 36
Figura 3.9: Tenso e a tenso sobre as chaves complementares ........................................... 37
3
NDICE
1. CONVERSOR CC-CC BIDIRECIONAL MULTINVEL ..........................................................................4

1.1. CONVERSOR CC-CC BIDIRECIONAL MULTINVEL .......................................................................... 4
1.2. CONVERSOR CC-CC BIDIRECIONAL MULTINVEL MODULAR ..................................................... 4
1.3. DEFINIO DOS MODULADORES........................................................................................................ 5
1.4. GANHO ESTTICO ................................................................................................................................. 11
1.5. ONDULAO DE CORRENTE .............................................................................................................. 12
2. MODELAGEM E CONTROLE ............................................................................................................ 18
2.1. ESTRATGIA DE CONTROLE ........................................................................................................................ 18
2.2. CONTROLE DA CORRENTE NA CARGA ........................................................................................................ 18
2.3. CONTROLE INDIVIDUAL DA TENSO EM CADA CAPACITOR ......................................................................... 24
2.4. MODELO DE PEQUENOS SINAIS PARA A TENSO EM UM MDULO ............................................................... 25
2.5. DIMENSIONAMENTO DO CONTROLADOR DA TENSO EM UM MDULO ...................................................... 27
2.6. SISTEMA DE CONTROLE COMPLETO ............................................................................................................ 30
3. RESULTADOS DE SIMULAO ....................................................................................................... 32
3.1. CORRENTE EM MALHA FECHADA............................................................................................................ 33
3.2. TENSO E CORRENTE SOBRE OS CAPACITORES EM MALHA FECHADA................................................. 35
3.3. CARREGAMENTO EQUILIBRADO ................................................................................................................. 36

3.4. TENSO SOBRE AS CHAVES......................................................................................................................... 36
4. CONCLUSO ..................................................................................................................................... 37
4
1. CONVERSOR CC-CC BIDIRECIONAL MULTINVEL
1.1. CONVERSOR CC-CC BIDIRECIONAL MULTINVEL

Considere inicialmente o Conversor-01 (Buck+Boost) apresentado na Figura 1.1.
Figura 1.1 - Conversor-01 (Buck+Boost) - 2 Nveis.
1.2. CONVERSOR CC-CC BIDIRECIONAL MULTINVEL MODULAR

Aplicando-se o conceito da modularidade pode-se obter o Conversor Multinvel Modular
(MMC) ilustrado na Figura 1.2.
Figura 1.2 - Conversor-07 (Modular Buck+Boost) - 2 Mdulos - 3 Nveis.
Ampliando-se o nmero de mdulos, obtm-se o conversor multinvel com trs mdulos,

conforme Figura 1.3.
5
Figura 1.3 - Conversor-07 (Modular Buck+Boost) - 3 Mdulos - 4 Nveis.
1.3. DEFINIO DOS MODULADORES

Uma vez definida a topologia a ser analisada, pode-se definir a estratgia de modulao. O
comando de cada um dos mdulos simtrico e as portadoras possuem defasagem de 120o, vide
Figura 1.4.
Figura 1.4 - Controle das Chaves do Conversor Modular 3 Mdulos.
Analisando-se os sinais de controle para regio de operao 0<D<1/3, conforme

apresentado na Figura 1.5. Pode-se determinar as etapas de funcionamento indicadas na Figura
1.6.
6
G1
1
G2
1
G3
1
Vmod1 Vp1
1
Time (s)
Figura 1.5 - Sinais de Controle - Regio de Operao: 0<D<1/3.
Deve-se registrar que nesta regio de operao apenas um nico mdulo acionado
individualmente, no havendo conduo simultnea entre os mdulos.
7
Figura 1.6 - Etapas de funcionamento - Regio de Operao: 0<D<1/3.
Posteriormente ao analisar-se os sinais de controle para regio de operao 1/3<D<2/3,

conforme apresentado na Figura 1.7. Pode-se determinar as etapas de funcionamento indicadas
na Figura 1.8.
8
G1
1
G2
1
G3
1
Vmod1 Vp1
1
Time (s)
Figura 1.7 - Sinais de Controle - Regio de Operao: 1/3<D<2/3.
De forma diferenciada, nesta regio de operao pode-se notar a conduo simultnea dos
mdulos.
9
Figura 1.8 - Etapas de funcionamento - Regio de Operao: 1/3<D<2/3.
Finalmente ao analisar-se os sinais de controle para regio de operao 2/3<D<1,

conforme apresentado na Figura 1.9. Pode-se determinar as etapas de funcionamento indicadas
na Figura 1.10.
10
G1
1
G2
1
G3
1
Vmod1 Vp1
1
Time (s)
Figura 1.9 - Sinais de Controle - Regio de Operao: 1/3<D<2/3.
Novamente, nesta regio de operao, pode-se notar a conduo simultnea dos mdulos.
Havendo, neste caso, a conduo de at trs mdulos simultaneamente.
11
Figura 1.10 - Etapas de funcionamento - Regio de Operao: 2/3<D<1.
1.4. GANHO ESTTICO

Aps a anlise das etapas de funcionamento e, considerando-se a operao em regime
permanente, tem-se:
( 1.4.1)
Desconsiderando-se inicialmente a assimetria na razo cclica dos mdulos, tem-se:

( 1.4.2)
Obtendo-se assim o: ganho esttico do conversor, conforme Figura 1.11.

12
( 1.4.3)
3.00
Ganho Esttico
2.25
1.50
0.75
0.00
0.00 0.25 0.50 0.75 1.00
d
Figura 1.11 - Ganho Esttico - Conversor Multinvel Modular - 3 Mdulos.
Podendo tambm ser representado pelo circuito equivalente apresentado na Figura 1.12
Figura 1.12 - Circuito Equivalente - Conversor Multinvel Modular - 3 Mdulos.
1.5. ONDULAO DE CORRENTE

De posse de tais informaes a ondulao de corrente parametrizada pode ser determinada
para as trs regies de operao do conversor.
Inicialmente, para a regio de operao: 0<D<1/3, pode-se obter a seguinte ondulao de
corrente de sada i Lo :
( 1.5.1)
Podendo-se assim obter a ondulao de corrente parametrizada, para a regio de

operao: 0<D<1/3:
( 1.5.2)
Para a segunda regio de operao: 1/3<D<2/3, obtm se a seguinte ondulao de

corrente de sada :
13
( 1.5.3)

operao: 1/3<D<2/3:
( 1.5.4)
Para a terceira e ltima regio de operao: 2/3<D<1, pode-se obter a seguinte

ondulao de corrente de sada :
( 1.5.5)

operao: 2/3<D<1:
( 1.5.6)
De forma resumida apresenta-se a ondulao de corrente parametrizada, para as trs

regies de operao do conversor MMC:
( 1.5.7)
{ }

Conforme pode ser observado atravs da Figura 1.13

14
0.300
di1 ( d )
1 0.250
Ondulao de Corrente Parametrizada

4 1 Mdulo
di21 ( d )
di22 ( d ) 0.200
1
8
0.150 2 Mdulos
di31 ( d )
di32 ( d )
0.100
di33 ( d ) 3 Mdulos
1
12 0.050
0.000
0.00 0.20 0.40 0.60 0.80 1.00
d
Figura 1.13 - Ondulao de Corrente Parametrizada.
Uma anlise comparativa da ondulao de corrente parametrizada para o conversor

multinvel com um, dois, trs e "N" mdulos, pode ento ser efetuada:
Ondulao de Corrente Parametrizada:

Mdulos Ond.Max.
1 1/4
2 1/8
3 1/12
N 1/(4.N)
Finalmente, aps estabelecer-se a ondulao mxima desejada, o indutor de sada pode

ser assim determinado:
( 1.5.8)
Retomando-se o circuito equivalente apresentado na Figura 1.12, pode-se ainda prever o

comportamento da corrente da sada funo da variao da razo cclica, conforme Figura 1.14
15
50.0
Corrente de Sada
25.0
0.0
25.0
50.0
0.00 0.15 0.30 0.45 0.60
d
Figura 1.14 - Corrente de Sada.
Tendo sido o indutor estabelecido, pode-se ento determinar o comportamento da tenso

VAB, alm da ondulao de corrente de sada, para as diversas regies de operao.
Para regio de operao: 0<D<1/3, obtm se VAB excursionando entre 0 e V1, conforme Figura
1.15.
G1
1
G2
1
G3
1
Vab
V1
0
I(L1)
IL
Time (s)
Figura 1.15 - Tenso VAB - Ondulao de Corrente - Regio de Operao: 0<D<1/3.
Para regio de operao: 1/3<D<2/3, obtm se VAB excursionando entre V1 e 2.V1,

16
G1
1
G2
1
G3
1
Vab
2.V1
V1
0
I(L1)
IL
Time (s)
Figura 1.16 - Tenso VAB - Ondulao de Corrente - Regio de Operao: 1/3<D<2/3.
Para regio de operao: 2/3<D<1, obtm se VAB excursionando entre 2.V1 e 3.V1,
conforme Figura 1.17, caracterizando assim seu comportamento multinvel.
G1
1
G2
1
G3
1
Vab
3.V1
2.V1
I(L1)
IL
Time (s)
Figura 1.17 - Tenso VAB - Ondulao de Corrente - Regio de Operao: 2/3<D<1.
Para um ponto de operao especfico: D=2/3, obtm se idealmente VAB fixo e

ondulao de corrente iLo nulo, conforme Figura 1.18.
17
G1
1
G2
1
G3
1
Vab
2.V1
I(L1)
IL
Time (s)
Figura 1.18 - Tenso VAB - Ondulao de Corrente - Regio de Operao: D=2/3.
Deve-se ressaltar o comportamento multinvel da tenso VAB funo da variao da razo

cclica, conforme pode ser observado em Figura 1.19.
Vab
30
2.V1<VAB<3.V1
20
V1<VAB<2.V1
10 0<VAB<V1
DMed
1 D=1
0.8
D=2/3
0.6
0.4
D=1/3
0.2
0
Time (s)
Figura 1.19 - Variao da Tenso VAB funo das regies de operao.

18
2. MODELAGEM E CONTROLE
2.1. ESTRATGIA DE CONTROLE

Em conversores CC-CC bidirecionais o objetivo consiste em controlar a corrente na
indutncia Lf, para controlar o fluxo de energia entre os mdulos e a fonte de tenso Vo. So
necessrias duas malhas de controle, a saber:
Controle da corrente na carga: Esta malha tem como objetivo controlar o fluxo de energia
entre os mdulos e a fonte de tenso na sada. O controle do fluxo de energia feito ao
ajustar a corrente de referncia da malha de controle, se ela for positiva o fluxo de
energia ocorre dos mdulos para carga. Se ela for negativa os mdulos recebem a energia
da fonte de sada. Esta malha de controle necessita da realimentao do valor mdio da
corrente, e produz uma razo cclica na sada do controlador, aqui denominada de razo
cclica mdia.
Controle da carga e descarga dos supercapacitores dos mdulos: Esta malha tem como
objetivo equilibrar a quantidade de energia armazenada nos mdulos. Se um mdulo
possui mais energia do que os outros dois, ocorre transferncia de energia para a fonte de
sada, em que energia retirada do mdulo que possui o excesso. Cada mdulo possui
uma malha de controle individual, que tem como referncia o valor mdio das tenses
nos mdulos. A varivel de controle desta malha uma perturbao na razo cclica.
2.2. MODELO DE PEQUENOS SINAIS PARA CONTROLE DA CORRENTE NA

CARGA
Considerando os estados topolgicos do conversor, no que diz respeito corrente que circula
pela indutncia , tem-se os circuitos equivalentes ilustrados na Figura 2.1.
Figura 2.1 Circuito equivalente durante as etapas de operao: (a) Interruptor S1 em conduo e (b) Interruptor
S1 bloqueado.
19
Para o circuito da Figura 2.1 (a) no intervalo , tem-se:

( 2.2.1)
( 2.2.2)
Para o circuito da Figura 2.1 (b), no intervalo , tem-se:
( 2.2.3)
Obtendo o valor mdio, tem-se:

( 2.2.4)
Isolando a corrente , tem-se:

( 2.2.5)
( )
Perturbando as equaes ( 2.2.5) com as equaes ( 2.2.6) e ( 2.2.7), tem-se:
( 2.2.6)
( 2.2.7)
( 2.2.8)
[ ( ) ]
Os produtos do tipo so desconsiderados da anlise, visto que representam uma

no linearidade. Desconsiderando tambm os termos constantes, obtm-se a seguinte relao:
[ ] ( 2.2.9)
[ ]
Aplicando a transformada de Laplace na equao ( 2.2.9), tem-se:

[ ] ( 2.2.10)
[ ]
20
Resolvendo para a corrente e dividindo pela perturbao na razo cclica ,

obtm-se:
[ ] ( 2.2.11)

A razo cclica em regime equivalente a:

( 2.2.12)
Substituindo ( 2.2.11) em ( 2.2.10), tem-se:
[ ] ( 2.2.13)

O modelo de pequenos sinais obtido em ( 2.2.13) pode ser simplificado considerando-se a

resistncia EPR infinita, a resistncia srie do capacitor nula. Desta forma obtm-se o modelo
apresentado em ( 2.2.14).
( 2.2.14)

O diagrama de Bode da funo de transferncia apresentado na Figura 2.2.

21
Figura 2.2 Diagramas de Bode para a funo de transferncia que relaciona a corrente no indutor Lf com a
perturbao na razo cclica: (a) diagrama de mdulo (b) diagrama de fase.
Desta forma necessrio implementar um controlador do tipo proporcional integral para

fornecer erro nulo para entradas do tipo degrau. A estrutura do controlador apresentada na
equao ( 2.2.15).
( 2.2.15)
O ganho proporcional deve ser escolhido para assegurar que a inclinao da forma de
onda do sinal de controle no se torne maior do que a inclinao do sinal da portadora. Deste
modo tem-se:
( 2.2.16)
22
Figura 2.3 Sinais de comando e formas de onda: (a) Corrente na indutancia Lf, (b) sinal do modulador e sinal da
portadora.
A Figura 2.3 demonstra que a ondulao de corrente ocorre em um perodo que equivale
ao triplo da frequncia de chaveamento. Desta forma, a frequncia de cruzamento pode ser
escolhida at o valor de um tero da frequncia de comutao, ou seja:
( 2.2.17)
Com base nos critrios citados, foi escolhido o seguinte controlador:

( 2.2.18)
O diagrama de Bode do mdulo e da fase do controlador apresentado na Figura 2.4.

23
Figura 2.4 Diagramas de Bode do controlador da corrente no indutor Lf: (a) Diagrama do mdulo e (b)
diagrama da fase.
Desta forma, a funo de transferncia de lao aberto compensada corresponde equao
( 2.2.19).
( 2.2.19)
O diagrama de Bode do mdulo e da fase da funo de transferncia de lao aberto

apresentado na Figura 2.5.
Figura 2.5 Diagrama de Bode da funo de transferncia de lao aberto compensada: (a) Diagrama de mdulo,
(b) Diagrama de fase.
24
Desta forma, foi obtida a frequncia de corte equivalente a 14,6 kHz. A margem de fase
calculada com a equao ( 2.2.20).
| | ( 2.2.20)
A margem de fase para o projeto equivale a:
( 2.2.21)
A sua implementao no software PSIM realizada atravs do diagrama de blocos

ilustrado na Figura 2.6.
Figura 2.6 Diagrama de blocos do controlador da corrente na indutncia Lf.
2.3. CONTROLE INDIVIDUAL DA TENSO EM CADA CAPACITOR

O conversor opera em duas situao distintas, a saber:
a) Carga dos supercapacitores: Neste caso a tenso na fonte de sada maior do que a
tenso nos supercapacitores. Esta diferena nas tenses entre os mdulos desencadeia o
processo de regenerao de energia, em que energia da carga transferida para os
capacitores. O processo termina quando a tenso nos capacitores atinge a tenso de
referncia, que pode ser arbitrada e enviada ao controle do conversor. Este tipo de
operao comum em carros eltricos, popularmente conhecida como frenagem
regenerativa.
b) Descarga dos supercapacitores: A descarga ocorre quando a tenso de sada menor do
que a tenso nos mdulos. Energia enviada a fonte de sada, at que a tenso nos
capacitores decaia a um limite de 2,7 V , imposto pelo fabricante dos supercapacitores.
Deseja-se controlar as tenses dos mdulos durante as operaes de carga e descarga. O
controle deve descarregar os capacitores, extraindo energia dos mdulos de maneira uniforme e
25
proporcional. Ou seja, se um mdulo possui mais energia do que os outros dois, este mdulo
cede mais energia do que os demais, at igualar as tenses nos trs mdulos.
A estratgia de controle adotada baseia-se no controle da tenso individual de cada mdulo, a
qual discutida, como segue.
2.4. MODELO DE PEQUENOS SINAIS PARA O CONTROLE DA TENSO EM UM

MDULO
O conversor se comporta de acordo com os circuitos equivalentes apresentados na Figura 2.7.
Figura 2.7 Circuito equivalente durante as etapas de operao: (a) Interruptor S1 em conduo e (b) Interruptor
S1 bloqueado.
Para o circuito da Figura 2.1 (a), sob o ponto de vista da tenso sobre o capacitor, tem-se
as seguintes equaes no intervalo
( 2.4.1)
( 2.4.2)
( 2.4.3)
Para o circuito da Figura 2.1 (b), no intervalo , tem-se:
( 2.4.4)

( 2.4.5)
Colocando a corrente em evidncia, tem-se:

26
( 2.4.6)

Perturbando a equao ( 2.4.6) com as equaes ( 2.4.7), ( 2.4.8) e ( 2.4.9) obtm-se:

( 2.4.7)
( 2.4.8)
( 2.4.9)
( 2.4.10)
( )
Os produtos do tipo so desconsiderados da anlise, visto que representam uma

no linearidade. Desconsiderando tambm os termos constantes, obtm-se a seguinte relao:
( 2.4.11)
( )
Aplicando a transformada de Laplace na equao ( 2.4.11), e fazendo , tem-se:

[ ] ( 2.4.12)
Resolvendo para a tenso e dividindo pela perturbao na razo cclica ,

obtm-se:
( 2.4.13)

O modelo de pequenos sinais obtido em ( 2.4.13) pode ser simplificado considerando-se a

resistncia EPR infinita, a resistncia srie do capacitor nula. Desta forma obtm-se o modelo
apresentado em ( 2.4.14).
( 2.4.14)

O diagramas de Bode da funo de transferncia so apresentados na Figura 2.8

27
Figura 2.8 Diagramas de Bode para a funo de transferncia que relaciona tenso no capacitor Lf com a
perturbao na razo cclica: (a) diagrama de mdulo (b) diagrama de fase.
2.5. DIMENSIONAMENTO DO CONTROLADOR DA TENSO EM UM MDULO

Por inspeo dos diagramas de Bode pode deduzir que apenas um controlador proporcional
necessrio, visto que a planta ideal j possui um integrador. Devido as resistncias parasitas o
erro no ser nulo, mas pequeno. Ser adotado o controlador apresentado pela equao ( 2.5.1).
( 2.5.1)
O ganho proporcional deve ser escolhido a fim de conferir frequncia de corte adequada
planta. Como a capacitncia envolvida elevada, a frequncia em que a planta cruza o
zero da ordem de alguns dcimos de Hertz. Isto significa que, as tenses devem variar
lentamente. Desta forma a velocidade do controlador no crtica. Outro ponto consiste em
escolher ganhos elevados. Devido a presena das resistncias nos supercapacitores, a planta no
um integrador puro, como demonstrado em ( 2.4.13). Portanto existe um erro entre as tenses
de referncia e as tenses medidas nos mdulos e, ainda que pequeno, pode ser amplificado pelo
alto ganho do controlador, gerando rudo no sinal do modulador.
Com base nos critrios citados, adotou-se um ganho de 0,3 para o controlador de tenso,
ou seja:
( 2.5.2)
O diagrama de Bode do mdulo e da fase do controlador apresentado na Figura 2.9.

28
Figura 2.9 Diagramas de Bode do controlador da tenso no capacitor C1: (a) Diagrama do mdulo e (b)
diagrama da fase.
Desta forma, a funo de transferncia de lao aberto compensada corresponde equao
( 2.5.3).
( 2.5.3)
O diagrama de Bode do mdulo e da fase da funo de transferncia de lao aberto

Figura 2.10 Diagrama de Bode da funo de transferncia de lao aberto compensada: (a) Diagrama de mdulo,
(b) Diagrama de fase.
29
Desta forma, foi obtida a frequncia de corte equivalente a 18 mHz. A margem de fase
calculada com a equao ( 2.5.4).
| | ( 2.5.4)

( 2.5.5)
A implementao no software PSIM realizada atravs do diagrama de blocos ilustrado

na Figura 2.11.
Figura 2.11 Diagrama de blocos do controlador da corrente na indutncia Lf.

Para a inverso no fluxo de potncia, a corrente de carga se torna negativa, e a funo de
transferncia tambm. Para possibilitar a operao da malha de controle, um bloco
adicional deve ser implementado, responsvel por compensar a mudana no sentido da corrente.
O bloco compensa o sinal negativo da funo de transferncia com o negativo da corrente
na carga, de modo que a funo de transferncia permanea positiva, tornando a malha de
controle adequada para operao tanto na descarga dos capacitores quanto na carga. A Figura
2.12 ilustra o diagrama de blocos do controle das tenses nos trs mdulos. Cabe ressaltar que
necessrio incluir um saturador na sada de cada controlador. Este tem o objetivo de garantir que
a perturbao na razo cclica no se torne maior ou equivalente a razo cclica mdia. Seus
valores podem ser arbitrados em torno de 0,3 com auxlio do simulador.
30
Figura 2.12 Diagrama de blocos para implementao do controle da tenso no conversor CC-CC multinvel
modular.
2.6. SISTEMA DE CONTROLE COMPLETO

A Figura 2.13 ilustra o diagrama em blocos do sistema de controle completo do conversor
modular multinvel, com trs mdulos.
31
Figura 2.13 Diagrama de blocos completo para o controle da do conversor CC-CC bidirecional multinvel.
32
3. RESULTADOS DE SIMULAO
Com o objetivo de validar os estudos realizados neste trabalho, uma simulao, no

programa PSim, foi realizada, cujo circuito corresponde ao da Figura 3.2 com especificaes de
projeto apresentadas na Tabela 2.6.1. So apresentados os resultados da malha de corrente e
tenso com as formas de onda caractersticas, tais como: tenso sobre as chaves, tenso
multinvel e corrente nos capacitores.
Especificaes do projeto original
Parmetro Valor
V1 10 V
Vo 12 V
Io 50 A
C1 = C2 = C3 BCAP0650 MAXWELL
5 x 650F @ 2,7 V / 50 A
ESR 0,8 m Figura 3.1 Supercapacitor Maxwell.
EPR 1350
Tabela 2.6.1: Especificaes do conversor cc-cc MMC simulado
Para compor cada mdulo, so empregados cinco capacitores em srie, modelo

BCAP0650 MAXWELL, com respectiva imagem mostrada na Figura 3.1.
A indutncia necessria para o projeto equivale a:
O circuito do conversor apresentado na Figura 3.2.

33
Figura 3.2 Diagrama do conversor CC-CC bidirecional multinvel com trs mdulos composto por
supercapacitores.
3.1. CORRENTE EM MALHA FECHADA
Na Figura 3.3 demonstra-se a inverso do fluxo de potncia, atravs da variao do

sentido da corrente . Na Figura 3.6 so mostrados a corrente de referncia em conjunto com a
corrente com detalhe no tempo de subida obtido pelo controlador de corrente, em que na
mesma figura verifica-se o comportamento da razo cclica de controle .
I(L1) IRef
60
40
20
-20
-40
-60
0 0.05 0.1 0.15 0.2

Time (s)
Figura 3.3 Corrente submetida a variao na referncia da malha de controle, demonstrando a inverso do
fluxo de potncia.
34
Figura 3.4: Corrente , corrente de referncia e razo cclica .

io(t)
51.5
51
50.5
50
49.5
49
48.5
0.01832 0.01834 0.01836

Time (s)
Figura 3.5: Ondulaa da corrente
A Figura 3.5 ilustra a ondulao de corrente , a qual pequena, conforme previsto

pelos clculos realizados.
A Figura 3.6 ilustra o sinal do modulado e as trs portadoras, para o ponto de maior
inclinao da moduladora para uma razo cclica de .
Vp1 Vp2 Vp3 Vmod
0.8
0.6
0.4
0.2
0.01764 0.01766 0.01768 0.0177

Time (s)
Figura 3.6: Comparao dos sinais de portadoras e a moduladora

35
3.2. TENSO E CORRENTE SOBRE OS CAPACITORES EM MALHA

FECHADA
A Figura 3.7 demonstra o funcionamento da malha de tenso para a condio de descarga
dos capacitores apresentada na Tabela 3.2.1. Verifica-se que as tenses , e se
descarregam sob mesma taxa de variao, mesmo partindo de condies iniciais diferentes.
Tabela 3.2.1: Especificaes modificadas

Vc1 Vc2 Vc3
20
15
10
io(t)
60
40
20
0
-20
-40
-60
0dVm1 dVm2 0.1
dVm3 0.2 0.3 0.4
0.12
0.1
Time (s)
0.08
0.06
0.04
0.02
0
-0.02
-0.04
-0.06
-0.08
-0.1
-0.12
-0.14
0 0.1 0.2 0.3 0.4
Ic1med Ic2med Ic3med Time (s)
60
40
20
-20
0 0.1 0.2 0.3 0.4

Time (s)
Figura 3.7: Formas de onda durante a descarga dos SCs, para atingir o equilbrio
36
3.3. CARREGAMENTO EQUILIBRADO

A Figura 3.8 demonstra o funcionamento da malha de tenso para a condio de carga dos
supercapacitores, com condies iniciais apresentadas na Tabela 3.3.1. Verifica-se que as tenses
, e se carregam sob mesma taxa de variao, partindo de condies iniciais diferentes.
Tabela 3.3.1: Especificaes modificadas para o carregamento equilibrado

Vc1 Vc2 Vc3
8
6
4
2
0
I(L1) IRef
40
0
-40
Vmod1 Vmod2 Vmod3
0 0.1 0.2 0.3 0.4

Time (s)
Figura 3.8: Formas de onda durante a carga dos SCs, controlada para atingir o equilbrio
3.4. TENSO SOBRE AS CHAVES

A Figura 3.9 demonstra os esforos de tenso sobre os interruptores do conversor MMC.
Por aplicar a tenso sobre os interruptores, este conversor se torna atraente para aplicaes
que necessitam alta tenso de entrada.
37
Figura 3.9: Tenso e a tenso sobre as chaves complementares
4. CONCLUSO
Foi verificado que o conversor CC-CC bidirecional MMC possui at trs nveis de
tenso na sada. A frequncia da corrente trs vezes maior do que a frequncia de
comutao, o que resulta em um indutor com indutncia at trs vezes menor em comparao ao
conversor 01.
A defasagem do sinal do modulador equivale a em relao corrente . Isto confere

uma defasagem de zero graus em frequncias perto da frequncia da corrente .
No que diz respeito ao projeto dos controladores, importante respeitar a restrio da

derivada da moduladora, a qual deve ser menor do que a derivada da portadora. recomendado
operar o conversor de modo que as trs moduladoras possuam razes cclicas compreendidas na
mesma regio. Isto produz a soma de igual a zero, o conversor atinge o regime permanente
com ondulao de corrente pequena, o que reduz as perdas.
Foi verificado por simulao a inverso do fluxo de potncia a partir da inverso na

corrente de referncia da malha de controle da corrente. Associado a este benefcio, cada mdulo
possui esforos de tenso reduzidos e constantes sobre os interruptores, independente da regio
de operao, ou seja, do nmero de mdulos que participam do processamento de energia.
O controle da carga e descarga dos supercapacitores mostrou-se adequado para operar

em situaes onde necessrio suprir energia ou absorver energia. Em frenagem ou acelerao
38
de carros eltricos, por exemplo, este conversor com esta estratgia de controle demonstrou bons
resultados. Ressalta-se que durante a ao da malha de controle da tenso, a ondulao de
corrente cresce, pois os trs mdulos operam em regies diferentes com razes cclicas
diferentes. Quando a tenso nos capacitores atingem o equilbrio e a taxa de variao da energia
se torna igual nos trs mdulos, a ondulao de corrente pequena.
39
5. BIBLIOGRAFIA
[1] M. Massot-Campos, D. Montesinos-Miracle, S. Galceran-Arellano, and A. Rufer, Multilevel

two quadrant DC/DC converter for regenerative braking in mobile applications, in Proceedings
of the 2011-14th European Conference on Power Electronics and Applications (EPE 2011),
2011, pp. 110.
Universidade Federal de Santa Catarina - UFSC
Departamento de Engenharia Eltrica - PPGEEL
Instituto de Eletrnica de Potncia - INEP
Prof.: Ivo Barbi

Aluno: Delvanei - Gilberto - Roberto
Disciplina: EEL410139 Conversores Estticos CC-CC Bidirecionais
Trabalho-04 - Controle da Corrente de Sada do Conversor 05
Conversor Modular N=3 - 4 Nveis.

1. Planta do conversor para controle da corrente de entrada:
Parmetros Principais:
Tenso de Entrada V1 V1 := 10 [V]
Tenso de Sada V2 V0 := 12 [V]

6
Indutncia do conversor L := 11 10 [H]
3
Resistncia Indutor RL := 100 10 []
Corrente de sada IL := 50 [A]

3
Frequncia de chaveamento fs := 30 10 [Hz]
Banco de Capacitores C1 := 130
Ripple Mximo de Corrente (10%): IL% := 5%
IL := IL% IL IL = 2.5 [A]
Parmetros para resposta em frequncia:
Varivel Complexa: j := 1 s( f ) := j 2 f f := 0.001 , 5 .. 800000
Funo Magnitude: MAG( x) := 20 log( x )

180
Funo Phase: PHS( x) := arg( x)

Clculo da indutncia Lo: 1

Dl :=
6
(
Dl V1 1 3Dl )
Lo :=
fs IL
5
Lo = 1.111 10
2. Ondulao da corrente parametrizada
d i1( d ) := d ( 1 d)
1
d max :=
2
(
d i1 d max = 0.25 )
d i33( d ) := d
Para conversor Multinivel c/ quatro niveis (N=3): 2
(3 3 d)
Para 3 mdulos N=3 (Modular) c/ dmax=0.5 ????: 3
d i32( d ) := d
1
d i31( d ) := d ( 1 3 d ) (2 3 d)
3
Razo cclica p/ dimax p/ conversor Multinivel (N=3):
1 3 5
d max31 := d max32 := d max33 :=
6 6 6
( )
d i31 d max31 = 0.083 ( )
d i32 d max32 = 0.083 ( )
d i33 d max33 = 0.083
Para conversor Multinivel c/ tres niveis (N=2):

Para 2 mdulos N=2 (Modular) c/ dmax=0.5 ????:
d i22( d ) := d
1
d i21( d ) := d ( 1 2 d ) (2 2 d)
2
Razo cclica p/ dimax p/ conversor Multinivel (N=2):
1 3
d max21 := d max22 :=
4 4
(
d i21 d max21 = 0.125 ) (
d i22 d max22 = 0.125)
0.300
di1( d)
1
0.250
4
di21 ( d)
di22 ( d) 0.200
1
8
0.150
di31 ( d)
di32 ( d)
0.100
di33 ( d)
1
12 0.050
0.000
0.00 0.20 0.40 0.60 0.80 1.00
d
Determinao do Fluxo de Potncia: Determinao do Ganho Esttico:
(3 d V1 V0)
Io ( d ) := Vo ( d ) := 3 d V1
RL
50.00
25.00
Io( d)
0.00
0
25.00
50.00
0.00 0.15 0.30 0.45 0.60
d
40.00
30.00
Vo( d)
20.00
0
10.00
0.00
0.00 0.25 0.50 0.75 1.00
d
2. Definio do modelo da planta - iL/d
DL1 := 1
EPR := 5 1350
ESR := 5 0.0008 RL 3
Polo_G1 := = 1.4 10 [Hz]
2 L
Etot := ESR + EPR
3 V1 (
3 EPR V1 ESR IL )
G1 ( f ) := G1R( f ) :=
s( f ) L + R L ( )
Etot s( f ) L + RL + 3DL1 ESR EPR
100
50
50
Mag Gi real
Mag Gi ideal
AC Sweep
100
3 4 5 6
1 10 100 110 1 10 1 10 1 10
0
20
40
60
80 Fase Gi real
Fase Gi ideal
AC Sweep
100
3 4 5
1 10 100 110 1 10 1 10
Projeto do compensador atravs de Kp_Max - Mltiplos Disparos:
3fs
Frequncia de Cruzamento: fc := 18000 [Hz]
5
Valor da portadora: Vp := 1 [V]
A estrutura do compensador Ci(s) ser definida: (PI), ento:
Ki ( KP s(f ) + Ki)
Ci( f ) = KP + Ci ( f ) =
s( f ) s( f )
V0 D1 := 0.1667
Razo cclica: D := = 0.4
3 V1
KP IL
= 2 fs Vp
1 Para portadora como triangular!
D1
fs
2Vp D1
Kpmax := = 0.133
IL
Adotando-se: Kp := 0.5 Kpmax = 0.067
fc 3
Alocao do zero controlador: fzci1 := = 1.8 10 [Hz]
10
Controlador proposto:
3
Ki := 33.333 Kp := 28.3 10
1 3
PSIM: Tpsim1 := = 30 10 Kpsim1 := Kp = 0.028
Ki
Ci( f ) := 33.3333
(85010 6 s( f ) + 1)
s( f )
Ki
Ci1( f ) := Kp +
s( f )
Resposta do compensador Mod1:
50
50
Magnitude de Ci
3 4 5
1 10 100 1 10 1 10 110
20
40
60
80
Fase de Ci
100
3 4 5
1 10 100 1 10 1 10 1 10
Resposta planta & controlador (FTLA1cci):
FTLA1( f ) := G1( f ) C i1( f )
100
50
0
Mag FTLA
3 4 5
1 10 100 1 10 1 10 110
50
100
Fase FTLA
3 4 5
1 10 100 1 10 110 1 10
fc := 14600 (
MFobtida := 180 + PHS FTLA1 fc ( ) ) = 94.9
Resposta do sistema em malha fechada (FTMF):
FTLA1( f )
FTMF1( f ) :=
1 + FTLA1( f )
10
Mag FTMFi
0
20
3 4 5
1 10 100 1 10 1 10 110
20
40
60
80 Fase FTMFi
3 4 5
1 10 100 1 10 1 10 110
Controlador Cv
3. Planta da malha de tenso vc/dvm

FT1 :=
t...\ACSWEEP_TENSAO_RELATORIO.txt
IL EPR
Gv( f ) := GvR( f ) := IL
C1 s( f ) C1 s( f ) ( ESR + EPR) 1
100
Mag Gv real
Mag Gv ideal
AC Sweep
200
3 4 5
0.01 0.1 1 10 100 1 10 1 10 1 10
50
100
Fase Gv real
Fase Gv ideal
AC Sweep
150
3 3 4 5
1 10 0.01 0.1 1 10 100 1 10 1 10 110
Controlador proposto da malha de tenso:
Kpv := 0.3
Cv := 0.3
50
50 Mag Cv
0
3 4 5
1 10 100 1 10 110 110
50
50
Fase Cv
3 4 5
1 10 100 1 10 110 110
FTLAv( f ) := Kpv Gv( f )
(
MFobtida := 180 + PHS FTLAv fc( ) ) = 90
50
100
Mag FTLAv
150
3 3 4 5
1 10 0.01 0.1 1 10 100 110 1 10 110
50
100
Fase FTLAv
3 4 5
1 10 100 1 10 110 1 10
FTLAv( f )
FTMFv( f ) :=
1 + FTLAv( f )
50
100
150
3 3 4 5
1 10 0.01 0.1 1 10 100 110 110 110
50
100
3 4 5
1 10 100 1 10 1 10 1 10
Controlador Cv
1
UNIVERSIDADE FEDERAL DE SANTA CATARINA UFSC

DEPARTAMENTO DE ENGENHARIA ELTRICA EEL
CENTRO TECNOLGICO CTC
CAMPUS UNIVERSITRIO - TRINDADE - CEP 88040-900
FLORIANPOLIS - SANTA CATARINA
INSTITUTO DE ELETRNICA DE POTNCIA - INEP
Anlise do Conversor CC-CC

Bidirecional Ck pelo mtodo de
Espao Mdio de Estados
Acadmicos: Henrique Rocha e Mamede
Mauricio Dalla Vecchia
Florianpolis, Maio de 2014.

2
Sumrio
Introduo ..................................................................................................................................... 3
Captulo 1: Etapas de Operao e teoria do Conversor Ck ......................................................... 5
Ondulao de corrente e tenso e esforos ............................................................................. 6
Circuito Equivalente .................................................................................................................. 7
Captulo 2: Obteno das funes de transferncia ..................................................................... 9
Captulo 3: Exemplo Numrico.................................................................................................... 10
Funo de transferncia para controle da corrente de entrada............................................. 10
Validao da planta ................................................................................................................. 11
Corrente mdia IL1 em funo da razo cclica ........................................................................ 13
Controlador ............................................................................................................................. 14
Captulo 4: Resultados Experimentais ......................................................................................... 15
Captulo 5: Concluso .................................................................................................................. 19
Referncias .................................................................................................................................. 20
3
Introduo
O presente trabalho tem como objetivo principal realizar a anlise por espao
mdio de estados do conversor Ck bidirecional no isolado. O conversor Ck tambm
conhecido na literatura como conversor CC-CC a acumulao capacitiva. Isso decorre
do fato de que sua principal caracterstica realizar a transferncia de potncia entre
duas fontes de corrente. Na primeira etapa, a fonte da entrada carrega o capacitor
intermedirio do circuito. Na etapa posterior, o capacitor conectado a fonte de sada,
transferindo a energia acumulada na etapa anterior. A existncia do capacitor
intermedirio se deve ao fato de no existir a possibilidade de transferncia de
potncia entre duas fontes com a mesma caracterstica, nesse caso com caracterstica
de fonte de corrente. Tendo em vista que na primeira etapa uma fonte de corrente na
entrada conectada a uma fonte de tenso intermediria e na etapa seguinte a
mesma fonte de tenso intermediria conectada a uma fonte de corrente na sada,
esse conversor tambm pode ser chamado de conversor Boost-Buck. A Figura 1
apresenta a topologia do conversor Ck unidirecional e a Figura 2 apresenta a
topologia bidirecional.
Figura 1: Conversor Ck unidirecional.
Figura 2: Conversor Ck bidirecional.

4
Atravs da anlise por inspeo das duas topologias apresentadas, percebe-se

que o diodo da estrutura unidirecional foi substitudo por um interruptor na topologia
bidirecional. Essa mudana permite realizar a transferncia de potncia tanto da fonte
V1 para a fonte V2 como da fonte V2 para a fonte V1.
Na literatura, encontram-se vrios trabalhos sobre o conversor Ck

unidirecional. O ganho esttico apresentado a seguir:
D
G
1 D
Para a topologia apresentada na Figura 2, com o conversor Ck bidirecional,

foram analisadas as etapas de operao e consegue-se chegar concluso de que o
ganho esttico o mesmo da topologia unidirecional.
5
Captulo 1: Etapas de Operao e teoria do

Conversor Ck
O conversor Ck bidirecional proposto, cuja topologia foi apresentada na Figura

2, possui duas etapas de operao distintas. Para realizar a anlise das etapas de
operao do circuito, foram consideradas as no idealidades do indutor, no circuito da
Figura 3 representado por uma resistncia RL e tambm, modelando o interruptor
quando em conduo, uma resistncia Rs. Considerando que a razo cclica do
interruptor S1 D, complementarmente temos que a razo cclica para o interruptor S2
(1-D).
Na primeira etapa de operao, o interruptor S1 encontra-se em conduo e o

interruptor S2 bloqueado. A Figura 3(a) apresenta o circuito para essa etapa de
operao.
Figura 3: Etapas de operao do conversor Ck.
Para realizar a anlise proposta, considerou-se como variveis de estado as

correntes IL1 (na entrada) e IL2 (na sada), alm da tenso no capacitor. Como entradas,
considerou-se as tenses de entrada V1 e sada V2.
Realizando a anlise do circuito apresentado na Figura 3(a) tm-se as equaes

a seguir:
diL1(t )
L1 dt (Rs RL )iL1(t ) Rs iL 2 (t ) V1

diL 2 (t )
L2 Rs iL1(t ) (Rs RL )iL 2 (t ) VC V2
dt
dVC (t )
i c ( t ) C i L 2 (t )
dt
Na etapa seguinte de operao, o interruptor S2 entra em conduo, enquanto

o interruptor S1 bloqueia. A Figura 3(b) apresenta o circuito para essa etapa de
operao. Analisando o circuito apresentado, tm-se as equaes:
6
diL1(t )
L1 dt (Rs RL )iL1(t ) Rs iL 2 (t ) VC (t ) V1

diL 2 (t )
L2 Rs iL1(t ) (Rs RL )iL 2 (t ) V2
dt
dVC (t )
i c ( t ) C iL1(t )
dt
Realizando a anlise por espao mdio de estados, que nada mais do que
ponderar as equaes dos estados topolgicos pelas razes cclicas associadas s
etapas de operao e em seguida realizar a soma dessas ponderaes, chegou-se ao
seguinte resultado:
diL1(t )
L1 dt
(RS RL ) RS (1 D ) IL1 V1
L diL 2 (t ) R
2 dt S (RS RL ) D . IL 2 V2
(1 D ) D 0 VC 0
C dVC (t )
dt
Do resultado final apresentado nas equaes acima, obtm-se as matrizes A e B

do sistema:
(RS RL ) RS (1 D ) V1

A RS (RS RL ) D e B V2
(1 D) D 0 0

Ondulao de corrente e tenso e esforos
A ondulao de corrente tanto na entrada como na sada do conversor a

prpria ondulao de corrente nos indutores do circuito. Considerando que a corrente
no indutor L1 cresce linearmente quando o interruptor S2 conduz e que a corrente no
indutor L2 cresce linearmente quando o interruptor S1 conduz, tm-se as expresses
para ondulao de corrente nos indutores:
E.D E.D
IL1 e IL2
f .L1 f .L2
Para a ondulao de tenso no capacitor do circuito, tem-se a expresso:
IL1.(1 D)
VC
f .C
Quando conduzindo, os interruptores esto submetidos, idealmente, a tenses

nulas em seus terminais. Quando bloqueados, a tenso aplicada em seus terminais a
7
prpria tenso do capacitor intermedirio do circuito, que possui valor de V C=V1+V2.

Portanto, os interruptores a serem utilizados num projeto devem ser escolhidos de
maneira que a tenso reversa que seus terminais suportam seja superior soma das
tenses da entrada e sada do circuito.
Quando conduzindo, os interruptores possuem tenso nula em seus terminais,

porm a corrente que circula por ele a soma das correntes na entrada e sada do
circuito. Para tanto, deve optar por um componente robusto que suporte a soma das
correntes de entrada e sada do circuito com certa folga.
Circuito Equivalente
Utilizando as equaes de estado apresentadas anteriormente e realizando a
anlise para valores mdios, encontraram-se as seguintes equaes:
V1 (RS RL )IL1 RS IL2 (1 D )VC

V2 DVC (RS RL )IL 2 RSIL1
(1 D )I DI 0
L1 L2
Realizando os procedimentos algbricos necessrios para obteno de uma

equao que represente o circuito equivalente da topologia, obteve-se:
2DRL 2D2RL RL RS
DV1 (1 D)V2 ( )IL1
D
Atravs da equao apresentada acima, pode-se extrair o circuito equivalente

do conversor Ck bidirecional, apresentado na Figura 4 a seguir:
Figura 4 Circuito equivalente conversor Ck bidirecional
Onde Req representa a resistncia equivalente do conversor, cuja expresso :
( 2DRL 2D2RL RL RS )
Req
D
8
Para obteno do ganho ideal do circuito, faz-se a corrente IL1 ter valor nulo,
obtendo, com isso, o mesmo ganho para o conversor Ck unidirecional.
V2 D
G
V1 1 D
9
Captulo 2: Obteno das funes de transferncia
Partindo da expresso genrica para anlise por espao mdio de estados, cujo
formato apresentado a seguir, foram introduzidas perturbaes nos estados e na
razo cclica. As principais etapas da anlise so apresentadas abaixo:
A A1D A2 (1 D )

B B1D B2 (1 D )
X AX Bu e substituindo
X X0 x
D D d
0
encontra-se a expresso:
X AX [( A1 A2 ) X0 (B1 B2 )u ]d
Da expresso apresentada, obtm-se a equao geral:
X (sI A)1( A1 A2 ) X0d (sI A)1(B1 B2 )ud
Realizando as substituies das matrizes apresentadas na planilha de MathCad

anexada a pasta do trabalho, temos as funes de transferncias apresentadas abaixo:
iL1(s ) (CLRSV1 CLRSV2 )s (DLV1 D LV1 D LV2 LV2 2DLV2 )s (2DRsV1 2DRsV2 RsV2 )
2 2 2
CL2RS s 3 2CLRS 2s 2 (2LRSD2 2DLRS LRS )s Rs2

d (s )
i (s ) (CLR V CLR V )s 2 (DLV D 2LV D 2LV )s (2R V R V 2DR V 2DR V )
L2 S 1 S 2 2 1 2 s 2 s 1 s 1 s 2

d (s ) 2 3 2 2 2
CL RS s 2CLRS s (2LRSD 2DLRS LRS )s Rs 2

VC (s ) (DL2V1 L2V2 DL2V2 )s 2 (RSLV1 3RSLV2 4DRSLV1 4DRSLV2 )s

d (s )
CL2RS s 3 2CLRS 2s 2 (2LRSD2 2DLRS LRS )s Rs2
10
Captulo 3: Exemplo Numrico
Foi especificado um exemplo numrico para validao da anlise realizada e

apresentada at ento. As especificaes de projeto so:
V1 48 V
V2 24 V
Rs 0,1
RL 0
fs 40 kHz
P 240 W
Para os valores especificados de tenso de entrada e tenso de sada, consegue-se
encontrar o valor da razo cclica associada a essa especificao.
V2 D
G D 1
V1 1 D 3
Calculando o valor mdio da corrente na entrada e na sada do conversor para as

especificaes de tenso e potncia e sabendo que, como a resistncia srie do indutor RL foi
considerada nula, a tenso no capacitor VC a soma das tenses de entrada e sada do
circuito, tem-se:
IL1 5 A IL2 10 A Vc 72 V
Utilizando as equaes para ondulao de corrente nos indutores e tenso no

capacitor e, definindo como ondulao mxima um valor de 5% do valor de regime,
encontraram-se os seguintes valores para L e C:
L1 L2 1,6 mH C 23,15 F
Funo de transferncia para controle da corrente de entrada
Foi definido neste projeto que a funo de transferncia que seria utilizada no trabalho
seria a da corrente de entrada em funo da razo cclica. Para tanto, o objetivo a partir de
agora conseguir controlar a corrente de entrada do circuito para referncias positivas e
negativas, validando com isso a bidirecionalidade do conversor Ck.
Retirando a funo de transferncia da corrente de entrada em funo da razo cclica

da matriz de transferncia apresentada no captulo anterior, cuja expresso segue:
11
diL1(s ) (CLRSV1 CLRSV2 )s 2 (DLV1 D2LV1 D2LV2 LV2 2DLV2 )s (2DRsV1 2DRsV2 RsV2 )

d (s ) CL2RSs3 2CLRS 2s 2 (2LRSD2 2DLRS LRS )s Rs2
e aplicando os valores de projeto apresentados, obtm-se a funo de transferncia abaixo:
44996,4(s 2 8.997e6)
G(s )
(s 112,5)(s 2 12.48s 1.5e7)
Nota-se que, para as especificaes de projeto apresentadas, foi obtida a funo de

transferncia G(s). Para a funo de transferncia apresentada, v-se a presena de dois zeros
complexos conjugados, alm da presena de um polo real posicionado em -112,5 e dois polos
complexos conjugados que dominam a resposta do sistema.
Utilizando a funo de transferncia G(s), plota-se os grficos de Bode para mdulo e

fase do sistema, que so apresentados na Figura 5 a seguir:
Figura 5 Diagrama de Bode para funo de transferncia do C especificado.
A curva plotada na Figura 5 diz respeito magnitude e fase da funo de transferncia

G(s) apresentada anteriormente.
Validao da planta
Foi realizada uma anlise com o auxlio do software PSIM para validar a planta
encontrada e apresentada anteriormente. A Figura 6 apresenta o circuito utilizado para
12
validao da planta. Para efeitos de validao, foi utilizado a planta G(s), que diz respeito
planta para o valor de 23,15 F do capacitor.
Figura 6 Circuito utilizado para a validao da planta.
O conversor Ck apresentado acima, com as especificaes do exemplo numrico,

composto por dois indutores de 1,6 mH, um capacitor de 23,15 F, resistncias dos
interruptores de 0,1 , alm das fontes de tenso de entrada e sada, com valores de 48 e 24
V, respectivamente.
Para validar a planta, foi modificado o circuito de modulao, o qual apresentado na

Figura 6 ao lado do conversor Ck. O circuito de modulao segue o seguinte principio de
funcionamento: foi escolhido um ponto de operao, cujo valor da razo cclica modelado no
circuito pela fonte de tenso D. Para esse valor de razo cclica, uma corrente mdia IL1 circula
pelo conversor. Esse valor mdio da corrente modelado pela fonte de tenso IL1(D). A funo
de transferncia G(s) anteriormente apresentada colocada no bloco representado por .
Uma pequena variao na razo cclica, representada pelo degrau d no circuito, introduzida
num tempo proposto. Essa variao da razo cclica ir causar uma variao na corrente mdia
IL1 que circula pelo circuito. Essa variao na razo cclica tambm ir passar pela funo de
transferncia do conversor e gerar um sinal que ser somado com a corrente mdia
modelada pela fonte de tenso. Esse sinal somado remete ao valor de IL1_planta que, se o
modelo do conversor estiver em conformidade, apresentar uma resposta igual variao da
corrente mdia IL1 medida no circuito.
As Figuras 7 e 8 apresentam os resultados obtidos para razes cclicas que impem

correntes positivas e negativas no sistema, respectivamente. Nota-se que, tanto para
referncias positivas ou negativas, o conversor se comporta de maneira satisfatria. Esses
resultados validam a planta obtida.
13
Figura 7 Validao da planta para D impondo correntes positivas.
Figura 8 Validao da planta para D impondo correntes negativas.
Corrente mdia IL1 em funo da razo cclica
Para a expresso da corrente mdia no indutor L1 que apresentada abaixo, foi

traado um grfico para verificao do seu comportamento em relao razo cclica.
D[DV1 (1 D)V2 ]
IL1(D)
RS
14
Figura 9 Comportamento da corrente de entrada.
O grfico apresentado na Figura 9 apresenta o comportamento da corrente de entrada

em funo da variao da razo cclica. Percebe-se que, para razes cclicas baixas, a corrente
na entrada possui um valor negativo e relativamente alto, sendo difcil controlar o conversor
para esses pontos de operao. O mesmo acontece para valores acima de 0,37 na razo cclica,
onde a corrente de entrada possui um valor positivo e relativamente alto. Para tanto, deve-se
limitar a regio de operao deste conversor, para que possa ser possvel realizar o controle.
Controlador
O controlador escolhido para realizar o controle do conversor Ck Bidirecional o

controlador PI de dois graus de liberdade, cuja expresso apresentada abaixo:
ki
C (s ) k p
s
A planilha de MathCad apresenta os clculos realizados para obteno dos parmetros
do compensador, sendo nesse relatrio apenas apresentado os resultados obtidos.
k pmx 1,333 kp 1
1
ki 4,398e3 0,277e 3
ki
15
Captulo 4: Resultados Experimentais
Tendo definido os parmetros de projeto e realizado o clculo do compensador a ser

utilizado na malha de controle da corrente de entrada, foi simulado o circuito e encontrou-se o
seguinte resultado para a corrente.
Figura 10 Comportamento da corrente de entrada em malha fechada.
Para referncias positivas de corrente de entrada, ou seja, fluxo de potncia da fonte

de tenso V1 para V2, o compensador adotado e dimensionando se adqua, tendo uma
resposta satisfatria e mantendo a corrente do indutor de entrada. Quando a referncia
inverte, ou seja, para inverso da corrente de entrada e consequentemente inverso do fluxo
de potncia, o compensador apresentado no responde de maneira satisfatria, mantendo
por alguns instantes a corrente de entrada seguindo a referncia, mas na maioria do tempo
com resposta oscilatria, ou seja, instvel.
Foram realizados vrios ajustes no compensador para que se tentasse controlar a

corrente quando h a inverso do fluxo de potncia, todas sem sucesso. Para tanto, foi plotado
o grfico apresentado na Figura 11, que mostra a magnitude e fase das funes de
transferncia realizando uma variao no parmetro C do projeto.
A curva azul apresenta a resposta para um valor de capacitncia de 23,15 F. As curvas

em azul e vermelho foram plotadas para determinar magnitude e fase da funo de
transferncia para uma variao no valor de C, representado na curva verde uma capacitncia
de 500 F e na curva vermelha uma capacitncia de 10 mF. Nota-se que, aumentando o valor
do capacitor, a descontinuidade observada migra para valores de frequncia cada vez mais
baixos e espera-se que a influncia desse fenmeno diminua.
16
Figura 11 Diagrama de Bode das funes de transferncia para variaes de C.
Optando-se por um aumento considervel no valor do capacitor, anteriormente

dimensionado com valor de 23,15 F, para um valor de 10 mF, alm de iniciar o capacitor com
a prpria tenso de 72 V que aplicada em seus terminais. Para essas novas especificaes de
projeto, mantendo o restante do circuito com as mesmas caractersticas, foram realizadas
novas simulaes e os resultados obtidos apresentados a seguir.
A Figura 12 apresenta o resultado obtido para o controle da corrente de entrada do

circuito para um valor maior do capacitor intermedirio. Comprovou-se que, para o
compensador estipulado e um aumento considervel no valor do capacitor, conseguiu-se
controlar a corrente na entrada. Tambm na Figura 12, apresenta-se a ondulao de tenso no
capacitor, comprovando que mesmo para valores grandes de capacitncia, ainda existe uma
ondulao na tenso e a caracterstica do conversor Ck preservada.
Figura 12 Controle da corrente de entrada para novas especificaes.

17
A Figura 13 apresenta o sinal de comando dos interruptores em regime permanente.

Percebe-se que a derivada do sinal da portadora menor que a derivada da moduladora,
fazendo com que os interruptores comutem de maneira adequada, sem que haja comutaes
indevidas no circuito.
Figura 13 Sinais de comando.
A Figura 14 apresenta tambm os sinais de comando dos interruptores, alm da

ondulao na corrente de entrada, corrente esta que est sendo controlada. Percebe-se que,
em regime, o comportamento e ondulao da corrente esto de acordo com o especificado.
Figura 14 Sinais de comando e corrente na entrada em regime.
A Figura 15 apresenta a transio de referncia positiva para referncia negativa de

corrente, ou seja, nesse instante h a inverso do fluxo de potncia.
18
Figura 15 Transio negativa de corrente de entrada.
Na transio, percebe-se que a portadora satura num valor muito inferior e isso
acarreta num efeito de que o interruptor S2 para essa transio conduz a maior parte do
tempo, como apresenta a Figura 15.
A Figura 16 apresenta a transio positiva de corrente, quando o fluxo de potncia

volta a ser da fonte de tenso V1 para V2.
Figura 16 Transio positiva de corrente de entrada.
Na transio, percebe-se que a portadora satura num valor muito superior e isso
acarreta num efeito de que o interruptor S1 para essa transio conduz a maior parte do
tempo, como apresenta a Figura 16.
19
Captulo 5: Concluso
Foi realizada a anlise do conversor Ck por espao mdio de estados e encontrada as

funes de transferncia que so utilizadas no controle das correntes tanto da entrada como
de sada do circuito, alm da tenso do capacitor intermedirio. Atravs de um circuito
modulador modificado e, controlando a corrente de entrada do circuito, comprovou-se a
planta encontrada por espao mdio de estados para a corrente de entrada. Alm disso,
encontrou-se um circuito equivalente relativamente simples do conversor Ck, formado por
duas fontes de tenso e uma resistncia equivalente.
O controlador PI especificado para os parmetros de projeto no conseguiu controlar a

corrente de entrada quando ocorre a inverso do fluxo de potncia. Um controlador mais
elaborado pode ser especificado para tentar controlar essa corrente. Uma ideia que o grupo
teve e que pode ser estudada , quando ocorre a inverso de fluxo de potncia, controlar a
corrente no indutor L2 ao invs da corrente no indutor L1.
Os resultados de simulao para valores de projeto especificados foram satisfatrios, e

conseguiu-se comprovar a bidirecionalidade do conversor Ck.
20
Referncias
[1] MARTINS, D. C.; BARBI, I. Eletrnica de Potncia - Conversores CC-CC Bsicos No Isolados.
3 edio. Florianpolis, 2008.
[2] BARBI, I. Material de sala de aula. Florianpolis, 2014.

1
UNIVERSIDADE FEDERAL DE SANTA CATARINA UFSC

DEPARTAMENTO DE ENGENHARIA ELTRICA EEL
CENTRO TECNOLGICO CTC
CAMPUS UNIVERSITRIO - TRINDADE - CEP 88040-900
FLORIANPOLIS - SANTA CATARINA
INSTITUTO DE ELETRNICA DE POTNCIA - INEP
Conversores CC-CC Bidirecionais

Isolados Anlise da topologia
Full Bridge/Push-Pull
Acadmicos: Henrique Rocha e Mamede
Mauricio Dalla Vecchia
Florianpolis, Maio de 2014.

2
Sumrio
Introduo ......................................................................................................................... 3
Captulo 1: Etapas de Operao e Principais formas de onda .......................................... 4
Full Bridge .................................................................................................................... 4
Push-Pull com transformador ideal ............................................................................... 6
Push-Pull com transformador real ................................................................................ 7
Captulo 2: Circuito Equivalente em Regime Permanente ............................................. 10
1 etapa (0 < t < t+tlr): ................................................................................................ 10
2 etapa (t+tlr < t <T/2): ............................................................................................ 10
Modelagem para controle da corrente IL2: .................................................................. 13
Captulo 3: Exemplo Numrico ...................................................................................... 15
Ondulao de corrente no indutor de sada ................................................................. 15
Parmetros do compensador ....................................................................................... 16
Dimensionamento do circuito grampeador ................................................................. 17
Captulo 4: Resultados de Simulao ............................................................................. 19
Captulo 5: Concluso .................................................................................................... 25
Referncias ..................................................................................................................... 26
3
Introduo
Tendo em vista os avanos em pesquisa e desenvolvimento para a confeco de

novas topologias de conversores CC-CC uni e bidirecionais para aplicaes nos mais
variados segmentos da indstria, este trabalho tem como objetivo o estudo de uma
topologia de conversores com entrada em tenso e sada em corrente, conversores estes
comumente utilizados em aplicaes em telecomunicaes. Conversores CC-CC
bidirecionais isolados tem como caracterstica principal a utilizao de um
transformador, elemento responsvel pelo isolamento galvnico das topologias
empregadas no primrio e no secundrio.
Na disciplina, foram abordadas duas famlias de conversores CC-CC bidirecionais

isolados: os conversores com entrada em tenso e sada em tenso, sendo a topologia
DAB (Dual Active Bridge), composta por conversores Full Bridge tanto no primrio
quanto no secundrio do transformador, a mais consolidada na literatura. Para os
conversores com entrada em tenso e sada em corrente, existem vrias topologias que
podem ser implementadas, entre elas a topologia cuja composio apresenta um
conversor Full Bridge no primrio e um conversor Push-Pull (caracterstica de fonte de
corrente) no secundrio do transformador, topologia esta que ser abordada neste
trabalho.
Figura 1: Conversor CC-CC bidirecional isolado Full Bridge/Push-Pull.
Na Figura 1 apresentada a topologia que ser o alvo do estudo desse trabalho.

No primrio do transformador, um conversor Full Bridge, composto por quatro
interruptores bidirecionais em corrente e unidirecional em tenso. No secundrio do
transformador, um conversor Push-Pull, composto por dois interruptores bidirecionais
em corrente e unidirecional em tenso, com uma carga cuja caracterstica de fonte de
corrente. O transformador utilizado de trs enrolamentos, com ponto mdio aterrado.
As indutncias de disperso do transformador so todas representadas no secundrio, e
tero uma importncia muito grande na hora da realizao da anlise das etapas de
operao.
4
Captulo 1: Etapas de Operao e Principais

formas de onda
O objetivo deste captulo apresentar as principais etapas de operao do

conversor apresentado na Figura 1. Para melhor entendimento, a anlise ser realizada
de maneira separada. Primeiramente ser apresentada a anlise do conversor Full
Bridge, posteriormente a anlise do conversor Push-Pull idealizado (sem as indutncias
de disperso do transformador) e por fim a anlise considerando as indutncias de
disperso.
Full Bridge
Para que haja transferncia de potncia do primrio para o secundrio, deve-se

instaurar um phase-shift entre os comandos dos interruptores S1 e S4 e,
consequentemente, entre os interruptores S2 e S3. A Figura 2 apresenta os sinais
modulados de comando dos interruptores e tambm a tenso que aplicada no primrio
do transformador.
Figura 2: Sinais de comando dos interruptores do conversor Full Bridge e tenso

aplicada nos terminais primrio do transformador.
Nota-se que, como havia sido citado anteriormente, ocorre um phase-shift entre
os comandos dos interruptores. Esse phase-shift o responsvel por aplicar uma tenso
de trs nveis no primrio do transformador. Na primeira etapa de operao, quando os
interruptores S1 e S3 esto em conduo, com os interruptores S2 e S4 bloqueados, a
tenso aplicada nos terminais do transformador nula, como mostra a Figura 3(a).
5
Na segunda etapa de operao, apresentada na Figura 3(b), os interruptores S1 e

S4 esto em conduo e os interruptores S2 e S3 bloqueados. Nesse perodo, a tenso
aplicada nos terminais do transformador a prpria tenso de alimentao do circuito,
modelada por uma fonte de tenso V1.
Quando ocorre a comutao no sentido de bloqueio do interruptor S1, o

interruptor S2, com sinal complementar ao sinal de gatilho de S1, entra em conduo.
Inicia-se, portanto, a terceira etapa de operao, representada na Figura 3(c), quando os
interruptores S2 e S4 esto comandados e conduzindo, enquanto os interruptores S1 e S3
permanecem bloqueados. Novamente, nessa etapa, ocorre diferena de potencial zero
nos terminais do primrio do transformador, mantendo tenso nula em seus terminais
durante este perodo de operao.
Na ltima etapa de operao do conversor, o interruptor S2 permanece

conduzindo enquanto o interruptor S4 bloqueado e o interruptor S3 entra em conduo.
Com isso, a tenso aplicada aos terminais do primrio do transformador o negativo da
tenso de alimentao V1, caracterizando a forma de onda nos terminais ab que
compe a Figura 2, apresentada anteriormente.
Figura 3: Etapas de operao do conversor Full Bridge.
Foi realizada a anlise dos esforos de tenso e corrente nos interruptores do

conversor Full-Bridge. As tenses reversas aplicadas nos terminais dos interruptores da
ponte completa so iguais tenso de alimentao de entrada do circuito, quando os
mesmo esto bloqueados. Quando conduzindo, a tenso aplicada em seus terminais
nula. J a corrente que circula pelos interruptores, quando os mesmo esto conduzindo,
igual a corrente de entrada do circuito, que depende da potncia e tenso especificadas
em projeto. Quando os interruptores esto bloqueados, a corrente que circula por ele
nula.
6
Push-Pull com transformador ideal
A anlise apresentada at o presente momento contempla apenas o conversor

Full Bridge no primrio do transformador. Atravs da tenso aplicada nos terminais do
primrio do transformador, define-se a modulao dos interruptores S5 e S6,
pertencentes ao conversor Push-Pull no secundrio do transformador. O interruptor S5
conduz durante todo o perodo de tempo em que aplicada tenso nula e positiva aos
terminais primrio do transformador. O interruptor S6 conduz durante todo o perodo de
tempo em que a tenso aplicada nos terminais do transformador nula ou negativa.
Com isso, a Figura 4 apresenta os perodos de tempo em que os interruptores conduzem.
Figura 4: Sinais de comando dos interruptores do Push-Pull.
Tendo a modulao dos interruptores S5 e S6 definida, pode-se analisar a tenso

V0 aplicada ao terminal da carga. Para uma relao de transformao unitria do
transformador, a tenso V0 aplicada aos terminais da carga semelhante tenso Vab
aplicada nos terminais primrio do transformador, apenas retificada (desconsiderando as
indutncias de disperso). A Figura 5 contempla, idealmente, a tenso V0 aplicada aos
terminais da carga e tambm a ondulao de corrente no indutor de sada L2, que
caracteriza uma carga com caracterstica de fonte de corrente.
Caso a relao de transformao do transformador no seja unitria, a tenso V0

aplicada aos terminais da carga ter o mesmo formato de onda, apenas ponderada pela
relao de transformao do transformador.
7
Figura 5: Tenso nos terminais de sada e ondulao de corrente na sada.
Push-Pull com transformador real
A anlise realizada at agora no leva em considerao as no idealidades

construtivas do transformador. Sabe-se que, na prtica, existem indutncias de disperso
nos modelos dos transformadores. Essas indutncias de disperso, quando modeladas,
causam sobretenses nos interruptores quando os mesmos so comutados a bloqueio. A
Figura 1, apresentada anteriormente, mostra o modelo do conversor CC-CC bidirecional
isolado j levando em considerao as indutncias de disperso referenciadas no lado
secundrio do transformador, representadas pelas indutncias L5 e L6. Didaticamente,
essas indutncias no lado secundrio so de grande importncia por alguns fatores que
sero abordados em seguida, lembrando sempre que essa anlise realizada levando em
considerao que o fluxo de potncia no sentido da fonte V1 para a fonte V2. Quando o
fluxo de potncia inverte de sentido, existe um problema quando os interruptores do
lado do Push-Pull so comutados a bloqueio, que ser abordado em seguida.
Quando se leva em considerao as indutncias de disperso, deve-se tomar

cuidado com a comutao para bloqueio dos interruptores S5 e S6. Quando o interruptor
S5 bloqueado, pelo fato de existir a indutncia L5 no circuito, o diodo intrnseco do
interruptor assume a corrente da indutncia de disperso. Durante essa etapa, o
interruptor S6 j est comandado e conduzindo. A corrente da indutncia L5 que circula
pelo diodo D5, comuta, desviando o caminho da corrente do diodo para o interruptor S6.
Durante essa comutao da corrente do diodo D5 para o interruptor S6, a tenso aplicada
no terminal da carga, V0, se mantm nula. Com isso, perde-se, num perodo de tempo, a
tenso aplicada aos terminais da carga. A Figura 6 ilustra a etapa discutida at ento.
8
Figura 6: Forma de onda da tenso na carga quando indutncia de disperso

considerada.
O mesmo acontece para o bloqueio do interruptor S6. Quando este comutado a

bloqueio, o diodo D6 assume a corrente da indutncia de disperso at que esta comute e
passe a circular pelo interruptor S5. Dessa forma, a tenso aplicada aos terminais da
carga fica nula durante o perodo de tempo em que o diodo D6 conduz corrente.
Para o fluxo de potncia inverso, quando a fonte V2 transfere potncia para a

fonte V1, deve-se tomar um cuidado especial com os interruptores do lado Push-Pull do
conversor. Quando o interruptor S5 comandado a bloqueio, a corrente da indutncia de
disperso L5 no tem por onde circular, pelo fato de o interruptor j estar bloqueado e o
diodo intrnseco no assumir a corrente da indutncia por estar polarizado reversamente.
Caso no haja um caminho para circulao da corrente da indutncia de disperso, uma
grande sobretenso ser aplicada nos terminais do interruptor, levando-o a falha. Para
tanto, um circuito de grampeamento da tenso nos terminais do interruptor ser
modelado para que o interruptor no seja danificado quando o mesmo comutar com
fluxo de potncia reverso. A Figura 7 apresenta a etapa discutida e o circuito de
grampeamento passivo utilizando um diodo, um capacitor e um resistor implementado
para validao da anlise e limitao da tenso aplicada nos terminais do interruptor
quando o mesmo bloqueia.
9
Figura 7: Etapas de operao para fluxo de potncia inverso/implementao de

um circuito grampeador nos interruptores.
Na etapa que contempla o conversor Push-Pull, a tenso aplicada nos terminais

dos interruptores igual ao dobro da tenso do secundrio do transformador (V1), onde
a relao de transformao do transformador de isolamento. necessrio utilizar um
circuito grampeador nesses interruptores, como j mencionado anteriormente,
grampeando a tenso nos interruptores para evitar grandes sobretenses e
consequentemente a danificao do componente. J para os esforos de corrente que so
submetidos os interruptores, a corrente mxima que circula pelos componentes a
prpria corrente de sada do circuito, com seu pico mximo tendo valor da corrente
mdia de sada mais uma parcela da ondulao de corrente do indutor.
10
Captulo 2: Circuito Equivalente em Regime

Permanente
Como pode ser visto na Figura 6 apresentada anteriormente, o conversor Full

Bridge/Push-Pull possui quatro etapas de operao. Para a obteno do circuito
equivalente, apenas a anlise de duas etapas suficiente pelo fato de as etapas
posteriores possurem a mesma caracterstica. Portanto, a anlise ser realizada em
torno do intervalo de tempo 0 a T/2.
1 etapa (0 < t < t+tlr):
Nessa primeira etapa, como ilustra a Figura 6, a tenso V0 aplicada aos terminais
da carga nula no perodo de tempo t, que contempla a defasagem entre a comutao
dos interruptores do lado Full Bridge e tambm no perodo de tempo tlr, onde o diodo
est conduzindo a corrente da indutncia de disperso enquanto esta comuta para o
interruptor complementar. O circuito equivalente para esta anlise apresentado na
Figura 8.
Figura 8: Circuito equivalente da primeira etapa.
V0 VL2 V2 V0 0 V
2 etapa (t+tlr < t <T/2):
Nessa segunda etapa, como ilustra a Figura 6, a tenso V0 aplicada aos terminais
da carga possui valor de V1, onde a relao de transformao do transformador. A
Figura 9 apresenta o circuito equivalente para esta etapa de operao.
V0 VL2 V2 V0 V1 V
11
Figura 9: Circuito equivalente da segunda etapa.
Atravs da anlise das duas etapas de operao, pode-se obter uma expresso
para a tenso mdia na sada do conversor (V0), que segue:
0.(t tlr ) V1.(T t tlr )

V0 2
T
2
reorganizando a equao anterior, tem-se:
2t 2tlr
V0 V1.(1 )
T T
Para as anlises que sero apresentadas a seguir, levou-se em considerao que
as indutncias de disperso L5 e L6 so iguais. Portanto, sero analisadas a partir de
agora como uma indutncia Ld.
O circuito equivalente encontrado para o conversor o que apresentado na

Figura 10(a), em relao tenso aplicada nos terminais da carga V0. Analisando o
formato de onda da tenso Vab fornecida pelo primrio ao secundrio do transformador,
tem-se que:
2t
Vab V1 1 e V0 V1. 1 V1 lr
T
Para as equaes fornecidas anteriormente, consegue-se uma relao entre a

tenso aplicada nos terminais da carga V0 com a tenso de entrada Vab, fazendo com
que o circuito equivalente do conversor seja o apresentado na Figura 10(b), onde o
termo da equao pode ser modelado por uma fonte de tenso Vx.
12
Figura 10: Circuito equivalente em relao a tenso V0 (a) e Vab (b).
Aps a obteno do circuito equivalente genrico, pode-se realizar uma anlise

mais especfica e relacionar a fonte de tenso Vx com uma resistncia genrica Rx.
V1 2tlr
Vx Rx .IL2 Rx .
IL2 T
Para modelar de maneira correta a resistncia, deve-se obter uma expresso para
o tempo tlr. Esse tempo obtido atravs da anlise da comutao do interruptor, no
tempo em que o diodo intrnseco conduz a corrente da indutncia de disperso do
transformador. Realizando a anlise que segue:
IL IL2
Vlr Ld V1 Ld
t tlr
isolando o tempo tlr, tem-se que:
Ld IL2
tlr
V1
Substituindo os valores obtidos na expresso da resistncia Rx anteriormente

apresentada, obtm-se uma expresso simples para a resistncia Rx.
Rx 2Ld f
onde f a frequncia de comutao dos interruptores.
A resistncia obtida Rx uma resistncia no dissipativa, que nada mais do que

uma resistncia modelada que consome potncia reativa e depende exclusivamente da
indutncia de disperso e da frequncia de comutao dos interruptores.
O circuito em regime permanente para o conversor o representado na Figura

11, onde a resistncia srie Rx foi obtida nos clculos anteriores.
Figura 11: Circuito equivalente em regime permanente.

13
Modelagem para controle da corrente IL2:
Para a obteno do modelo para controle do conversor, utilizou-se o circuito

equivalente apresentado na Figura 12, que contempla as fontes de entrada e sada, alm
do indutor de sada L2, cuja corrente se quer controlar, alm da resistncia Req, que
formada pela resistncia Rx obtida, alm da resistncia srie dos interruptores e do
indutor (caso seja necessrio utiliz-las).
Figura 12: Circuito equivalente considerando indutor L2.
sendo o parmetro =1- ( ).
Equacionando o circuito, para uma corrente IL2, tem-se a expresso:
IL2
V1 V2 L2 Req IL2
t
O parmetro de controle da corrente de sada do conversor o parmetro , que
o phase-shift entre os sinais de comutao dos interruptores. Para tanto, realiza-se a
perturbao e linearizao em torno desse parmetro, atravs dos passos que seguem:
IL 2
V1 V2 L2 Req IL 2
t
(I i )
V1( 0 ) V2 L2 L2 L Req (IL 2 iL )
t
V1(s ) sL2 iL (s ) Req iL (s )
iL (s ) V1

(s ) sL2 Req
Atravs de um modelo de primeira ordem, modelou-se um controlador PI para a

realizao do controle da corrente de sada do conversor, garantindo erro nulo a
referncias constantes, como os resultados de simulao que sero posteriormente
apresentados corroboram.
14
15
Captulo 3: Exemplo Numrico
Neste captulo ser abordada a etapa do trabalho que consistia em dimensionar

os componentes do estgio de potncia e tambm dimensionar os parmetros do
controlador PI utilizado para realizar o controle da corrente de sada.
Definiu-se como parmetros de projeto os seguintes valores para a realizao

dos clculos e simulaes exploratrias:
V1 400 V
V2 48 V
P 1000 W
f 20 kHz
Tendo as especificaes de projeto estabelecidas, pode-se dimensionar o valor

da indutncia L2 para uma ondulao de corrente estabelecida em projeto.
Ondulao de corrente no indutor de sada
Para a realizao da anlise da ondulao de corrente do indutor, e

consequentemente a obteno do valor da indutncia de sada do conversor, utilizou-se
a forma de onda da ondulao de corrente apresentada na Figura 5.
Analisando a ondulao de corrente para os dois primeiros estgios do

conversor, obtiveram-se as seguintes expresses:
V t (V1 V2 )(T t1)

IL 2 1 IL 2
L L
Isolando o termo t1 na primeira expresso e substituindo o termo na segunda
expresso, chega-se a seguinte expresso para a ondulao de corrente no indutor de
sada:
(V1 V2 ) V2
IL .
2.L2 .f V1
Tendo os parmetros definidos anteriormente, consegue-se calcular o valor da
indutncia de sada L2:
16
(V1 V2 ) V2
L2 .
2.IL .f V1
Parmetros do compensador
Foram realizados clculos para a definio dos parmetros necessrios para a

definio da funo de transferncia do sistema. Levando em conta que a corrente na
sada do sistema possui valor de 20 A e considerando uma ondulao de corrente de
5%, obteve-se o valor de 0,6 mH para a indutncia L2. Definindo a indutncia de
disperso como tendo o valor de 1 H, calculou-se tambm o valor de 0,04 para a
resistncia Rx, que foi a resistncia utilizada para modelar a resistncia Req da funo de
transferncia.
Utilizando os valores estabelecidos em projeto e tendo definida a funo de

transferncia do sistema em relao a corrente de sada, tem-se a seguinte expresso:
96
G(s )
0.0006s 0.04
Para a funo de transferncia apresentada, foi plotado o diagrama de bode para

anlise da resposta em frequncia do sistema no compensado.
Figura 13: Diagrama de Bode da funo de transferncia obtida.
Dimensionou-se um controlador PI para garantir erro nulo a referncias

constantes. Os parmetros do compensador PI utilizado so apresentados a seguir:
17
ki
C (s ) k p
s
1
c 136.159 k p 0.678
ki
O grfico de bode da funo de transferncia em malha aberta j contemplando o

compensador projetado apresentado abaixo, na Figura 14.
Figura 14: Diagrama de Bode do sistema compensado (Malha Aberta).
Com o controlador dimensionado, deve-se agora dimensionar o projeto de um

grampeador para os interruptores do conversor Push-Pull, que sofrem sobretenses
devido a indutncia de disperso do transformador.
Dimensionamento do circuito grampeador
A relao de transformao utilizada foi de 1 : 0,24. Para tanto, o valor da tenso

aplicada nos terminais do secundrio do transformador , nominalmente, de 96 V.
Atravs da anlise do circuito, percebe-se que a tenso reversa aplicada aos terminais do
interruptor o dobro da tenso nos terminais secundrio do transformador. Com isso, a
tenso reversa nos interruptores deveria ser de 192 V, porm essa tenso maior pelo
fato da existncia da indutncia de disperso do transformador.
18
Tendo em vista que essa sobretenso pode ser destrutiva para o componente,
optou-se pelo uso de um grampeador de tenso para garantir que a sobretenso mxima
nos terminais do interruptor tenha um valor que no o danifique.
A Figura 7 contempla o grampeador utilizado. Utiliza-se um diodo que polariza

quando o interruptor bloqueia, alm de um capacitor de 3 F e um resistor de 1 k.
Com essas especificaes, a tenso reversa nos terminais do interruptor, quando a
corrente da indutncia de disperso comuta para o interruptor complementar, de 370V.
Quando a etapa de comutao da corrente da indutncia de disperso finalizada, a
tenso aplicada nos terminais do interruptor volta a ser o dobro da tenso dos terminais
do secundrio do transformador.
19
Captulo 4: Resultados de Simulao
O presente captulo tem como objetivo apresentar os resultados de simulao

realizados para os parmetros de projeto especificados anteriormente. Sero
apresentados os resultados que validam a planta obtida para o conversor, alm das
formas de onda das tenses Vab no primrio do transformador, a tenso V0 aplicada nos
terminais da carga, a tenso aplicada nos terminais dos interruptores do conversor Push-
Pull no secundrio, levando em conta o circuito grampeador, alm da ondulao de
corrente no indutor de sada e a comprovao da bidirecionalidade do conversor.
A Figura 15 apresenta os sinais de comandos dos interruptores S1, S2, S3, S4, S5 e
S6, que fazem parte das etapas do conversor Full-Bridge e Push-Pull. Alm disso,
apresentado os sinais da moduladora e da portadora do sistema, alm do sinal que
representa a defasagem entre os sinais de comando dos interruptores S1 e S4 (ou S2 e
S3), como mostra a figura.
Figura 15: Sinais de comando do conversor Full-Bridge/Push-Pull.
Para a planta obtida via anlise das etapas de operao, foi realizada uma
simulao exploratria para a validao da mesma. Para tanto, definiu-se um ponto de
operao e montou-se um circuito para a realizao da validao. Aplica-se uma
pequena perturbao na defasagem do comando dos interruptores e espera-se que a
resposta do circuito seja a mesma tanto para a funo de transferncia como para o
circuito original. A Figura 16 apresenta o resultado dessa simulao. Nota-se que o
modelo obtido analiticamente representa bem o circuito. Quando uma perturbao
imposta, tanto o circuito original quanto o modelo obtido da funo de transferncia
possuem comportamento igual, validando a planta encontrada para o conversor.
20
Figura 16: Simulao para comprovao do modelo obtido.
A Figura 17 corrobora a anlise realizada para o conversor Full Bridge. Atravs

da defasagem dos comandos dos interruptores, varivel esta que a utilizada para a
realizao do controle do conversor, consegue-se uma tenso 3 nveis no primrio do
transformador.
Figura 17: Tenso Vab no primrio do transformador.
A Figura 18 apresenta o resultado da simulao em relao a tenso V0 aplicada

nos terminais da carga. A tenso retificada atravs do funcionamento do conversor
Push-Pull a jusante do prottipo. Como a relao de transformao utilizada para a
realizao da simulaes de 1 : 0,24, tem-se que a tenso retificada nos terminais da
carga possuem valor de pico de 96 V. Caso a relao de transformao fosse unitria,
como a tenso de entrada utilizada de 400 V, a tenso V0 possuiria valor de 400 V de
pico.
21
Figura 18: Tenso V0 aplicada nos terminais da carga.
Como citado anteriormente, pelo fato de ter uma topologia bidirecional, quando
o fluxo de potncia da fonte V2 para V1 e ocorre o bloqueio dos interruptores S5 ou S6,
no existe um caminho para as correntes das indutncias de disperso Ld, e isso causa
uma sobretenso em cima do interruptor comandado a bloqueio. A Figura 19 nos mostra
que essa sobretenso pode ser destrutiva para o componente caso nada seja realizado
para evit-la.
Figura 19: Tenso reversa nos terminais do interruptor sem grampeador.
Para se evitar essa sobretenso elevada e consequentemente o risco de queima

do componente, necessrio se implementar um circuito grampeador para limitar a
tenso nos terminais do interruptor. O circuito grampeador j foi apresentado no
captulo anterior e o resultado da implementao dessa estratgia no conversor
apresentada na Figura 20.
22
Figura 20: Tenso reversa nos terminais do interruptor com grampeador.
Nota-se que, sem o grampeador, o pico de tenso que o interruptor dever

suportar para no danificar de aproximadamente 600 V. Implementando um circuito
grampeador, essa tenso limitada em 370 V, garantindo com isso que o componente
no danifique e tambm a possibilidade de utilizao de componentes mais baratos (por
precisar suportar uma tenso reversa menor).
A Figura 21 apresenta o resultado dos testes utilizando o compensador

implementado para comprovao da bidirecionalidade do conversor. Foi utilizada uma
referncia quadrada e nota-se que o controle projetado satisfaz as condies de projeto,
garantindo erro nulo a referncias constantes (utilizao de um controlador PI).
Figura 21: Bidirecionalidade da corrente IL2.

23
Os resultados obtidos foram satisfatrios para comprovar a bidirecionalidade da

topologia estudada e apresentada nesse trabalho.
As Figura 22 e 23 contemplam a transio das referncias e mostra como o

comportamento da corrente no indutor de sada do circuito para mudanas de
referncias. Aborda tambm como o comportamento da tenso Vab no primrio do
transformador. A tenso se anula para que possa ser realizada a inverso do sentido de
corrente do indutor e consequentemente a inverso do fluxo de potncia.
Figura 22: Transio negativa da corrente IL2.
Figura 23: Transio positiva da corrente IL2.
Quando ocorre a mudana de referncia positiva, a tenso aplicada nos terminais

do transformador assume valor de -400 V, garantindo tenso 400 V no terminal V0 na
24
sada do conversor, fazendo com que haja a inverso do sentido da corrente e

consequente inverso no fluxo de potncia.
A Figura 24 apresenta a ondulao da corrente do indutor L2 em regime

permanente. Nota-se que a ondulao esta de acordo com as especificaes definidas
em projeto e o seu comportamento est em conformidade com a anlise terica
realizada.
Figura 24: Ondulao da corrente IL2 em regime permanente.

25
Captulo 5: Concluso
O objetivo principal do trabalho era o estudo de uma topologia de conversores

CC-CC bidirecionais isolados. A topologia empregada e estudada foi a Full
Bridge/Push-Pull, caracterizando um conversor com entrada em tenso e sada em
corrente.
Atravs do estudo realizado, conseguiu-se obter um modelo de planta que

caracteriza o conversor estudado. Esse modelo foi obtido atravs da anlise das etapas
de operao do conversor. Observou-se que, para o fluxo de potncia da fonte V2 para a
fonte V1, existem sobretenses nos interruptores que podem causar a destruio do
componente. Para tanto, faz-se necessrio o uso de grampeadores para limitar a tenso
aplicada aos terminais do interruptor.
Um exemplo numrico foi definido para que os resultados de simulao

corroborassem a anlise terica realizada. Atravs dos resultados de simulao obtidos,
foi comprovada a bidirecionalidade do conversor. Tambm foi projetado um
controlador PI para controlar a corrente no indutor L2 de sada. Os resultados obtidos
para todas as anlises realizadas foram satisfatrios, comprovando a bidirecionalidade
do fluxo de potncia dos conversor Full-Bridge/Push-Pull.
26
Referncias
[1] BARBI, I. Material de sala de aula. Florianpolis, 2014.

Universidade Federal de Santa Catarina
Instituto de Eletronica de Potencia
Departamento de Engenharia Eletrica
Conversor CC-CC Bidirecional Isolado

Tres Nveis - Push-Pull
Alunos:
Mauro Andre Pagliosa
Jacson Lus de Oliveira
Disciplina: Conversores Estaticos CC-CC Bidirecionais

Florianopolis, 29 de maio de 2014

Conteudo
1 Introducao 2
2 Analise do Conversor 3
2.1 Sinais de Comando . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2 Estados Topologicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.3 Principais Formas de Onda . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.4 Ganho Estatico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.5 Ondulacao da Corrente na Sada . . . . . . . . . . . . . . . . . . . . . . . . 11
2.6 Razao Cclica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.7 Tensao e Corrente nos Capacitores de Entrada . . . . . . . . . . . . . . . . 13
2.8 Esforcos nos Interruptores . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3 Modelagem e Controle 19
3.1 Circuito Equivalente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.2 Funcao de Transferencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.3 Projeto do Controlador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
4 Simulacao Numerica 24
4.1 Especificacoes de Projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4.2 Parametros Obtidos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4.3 Resultados de Simulacao . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
5 Conclusao 29
1
1 Introducao
Este trabalho apresenta uma analise do conversor CC-CC Isolado do tipo Tres Nveis -
Push-Pull.
Na secao 2 sera apresentado a estrategia de modulacao, os estados topologicos, as
principais formas de ondas, o ganho estatico do conversor a razao cclica de operacao
Na secao 3, sera apresentado a modelagem do conversor assim como o projeto do
controle.
A secao 4, os resultado de simulacao.
Por fim, as conclusoes do trabalho serao apresentadas na secao 5
2
2 Analise do Conversor
Esta secao apresenta uma analise do conversor CC-CC bidirecional isolado Tres Nveis
- Push-Pull apresentado na Figura 1.
C1
S1
S5
D1
S3 Lr
a
L R2
V b a
b
S4 V2
D2 S7
C2
S2
Figura 1: Conversor TL:Push-Pull
2.1 Sinais de Comando

O sinais de comando utilizados nesta topologia podem ser verificados na Figura 2. Os
comandos das chaves S1 e S2 sao defasados de 180 graus entre si. As S1 e S4 sao coman-
dadas de forma complementar. O mesmo e valido para as chaves S2 e S3 . O comando das
chaves S5 e S7 e realizado de forma sncrona com as chaves S3 e S4 respectivamente.
Figura 2: Sinais de Comando
3
2.2 Estados Topologicos
Considerando os sinais de comando apresentados na secao 2.1 e possvel avaliar as regioes
de operacao do conversor e obter o circuito equivalente dos estados topologicos de cada
uma destas regioes. Para efeitos de analise, sera adotado que os capacitores estejam
operando em condicoes de regimente permanente e suas tensoes possam ser consideradas
constantes. Assim, cada capacitor sera representado por uma fonte de tensao constante
V 1. Nas Figuras 3 a 9 sao apresentados os estados topologicos do conversor para cada
etapa de operacao.
Primeira etapa de operacao

Na primeira etapa de operacao as chaves S1 e S3 estao ativas, aplicando a tensao V1 aos
terminais do transformador. A corrente de carga Io e fornecida atraves da chave S5 . Os
estado topologico desta etapa de operacao e apresentado na Figura 3. O circuito equiva-
lente deste estado pode ser verificado na Figura 4. L5 L7 correspondem a indutancia de
dispersao do transformador (Lr ) vista do secundario 1 e do secundario 2, respectivamente.
Figura 3: Estado topologico da primeira etapa de operacao.
4
Figura 4: Circuito equivalente para referente ao estado topologico da primeira etapa de
operacao.
Segunda etapa de operacao

Na segunda etapa de operacao, a chave S1 e desabilitada e S4 e comandada a fechar.
A tensao Vab se anula e a corrente passa a circular por S3 e D1 . No lado do conversor
Push-Pull a chave S7 e comanda a fechar. Porem, as caractersticas do conversor mantem
a corrente de carga circulando por S5 ate a proxima etapa. As Figuras 5 e 6, apresentam
o estado topologico e o circuito equivalente para esta etapa de operacao, respectivamente.
Figura 5: Estado topologico da segunda etapa de operacao.
5
Figura 6: Circuito equivalente para referente ao estado topologico da segunda etapa de
operacao.
Terceira etapa de operacao

Nesta etapa de operacao, a chave S3 e desabilitada e S2 e comandada a fechar. A tensao
Vab se inverte. Com a chave S5 desabilitada, devido a indutancia de dispersao L5 a corrente
circula pelo diodo de S5 e decresce ate que toda a corrente de carga passe a circular atraves
de S7 . Nesta etapa nao circula corrente nas chaves S4 e S2 e a tensao em Vo se mantem
nula. Nas Figuras 7 e 8, apresentam o estado topologico e o circuito equivalente para esta
etapa de operacao, respectivamente.
Figura 7: Estado topologico da terceira etapa de operacao.
6
Figura 8: Circuito equivalente para referente ao estado topologico da terceira etapa de
operacao.
Quarta etapa de operacao

A quarta etapa de operacao se inicia quando toda a corrente de carga Io passa a circular
por S7 . Para este estado topologico, apresentado na Figura 9, o circuito equivalente e o
mesmo da primeira etapa.
Figura 9: Estado topologico da quarta etapa de operacao.
7
Figura 10: Circuito equivalente para referente ao estado topologico da quarta etapa de
operacao.
Quinta etapa de operacao

Na quinta etapa de operacao, a chave S2 e desabilitada e S3 e comandada a fechar. A
tensao Vab se anula e a corrente para a circular por S4 e D2 . No lado do conversor Push-
Pull a chave S5 e comanda a fechar, porem a corrente de carga continua circulando por S7
ate a proxima etapa. O estado topologico e mostrado na Figura 11 e o circuito equivalente
para esta etapa de operacao e representado na Figura 12.
Figura 11: Estado topologico da quinta etapa de operacao.
8
Figura 12: Circuito equivalente para referente ao estado topologico da quinta etapa de
operacao.
Sexta etapa de operacao

Nesta etapa de operacao, a chave S4 e desabilitada e S1 e comandada a fechar. A tensao
Vab se inverte novamente. Com a chave S7 desabilitada, devido a indutancia de dispersao
L7 a corrente circula pelo diodo de S7 e decresce ate que toda a corrente de carga passe
a circular atraves de S5 . Nesta etapa nao circula corrente nas chaves S1 e S3 e a tensao
em Vo se mantem nula. Nas Figuras 13 e 14, apresentam o estado topologico e o circuito
equivalente para esta etapa de operacao, respectivamente.
Figura 13: Estado topologico da quarta etapa de operacao.
9
Figura 14: Circuito equivalente para referente ao estado topologico da quarta etapa de
operacao.

A Figura 15 apresentas as principais formas de onda do conversor para cada regiao de
operacao. Sao apresentados, a tensao Vab , as correntes nas chaves S5 e S7 , a corrente de
sada Io e a tensao em Vo .
Figura 15: Principais formas de onda
10
2.4 Ganho Estatico
O ganho estatico do conversor pode ser obtido atraves da tensao sobre a indutancia
de dispersao do secundario. Supondo a operacao do conversor em regime permanente
podemos encontrar a seguintes relacao analisando a primeira etapa de operacao:
LR ILR
VL5 = (1)
ta
ILR
nVi = L5 (2)
ta
ILR
ta = LR (3)
nV1
nV1 (DT ta )
Vo = (4)
T
Substituindo (3) em (4), o ganho estatico do conversor pode encontrado:
V2 2Lr f ILR
=D (5)
nV1 nV1
2.5 Ondulacao da Corrente na Sada

Em detalhes, a Figura 16 apresenta a ondulacao da corrente de sada Io do conversor ope-
rando em regime permanente e para corrente Io > 0. Considerando os tempos envolvidos,
e possvel obter as equacao que descrever a ondulacao da corrente de sada.
Figura 16: Detalhes da ondulacao da corrente de sada Io
VL = nV1 V 2 (6)
dIo Io
VL = L =L (7)
dt t
11
LR Io
Io = (nV1 V2 )(DT ) (8)
nV1
2.6 Razao Cclica

Devido a indutancia de dispersao presente no circuito do conversor, a comutacao da
corrente de um secundario do transformador para o outro, exige um perodo de tempo
que implica na reducao da razao cclica efetiva do conversor. Este intervalo e dependente
da indutancia de dispersao e da corrente de carga do conversor. Este intervalo de tempo
sera definido analisando o circuito secundario do conversor em conjunto com as formas
de onda. Para o referido intervalo pode-se considerar o seguinte circuito equivalente
desprezando as perdas ohmicas.
Figura 17: Circuito equivalente para definicao da perda de razao cclica
E observando as tensoes Vsec1 e Vo mostradas na Figura 17, pode-se definir que a tensao
na indutancia de dispersao no referido intervalo de tempo ta .
Figura 18: Formas de onda
12
Sabendo que a tensao no indutor e dada por (9).
LR ILR
VLR = (9)
ta
Realizando a substituicao de variaveis encontra-se a expressao que define o intervalo
de tempo ta .
Io
ta = Lr (10)
nV1
A razao cclica efetiva pode ser encontrada analisando a tensao na indutancia de sada
do conversor. Observando a Figura 19 verifica-se que a tensao na indutancia de sada
e dada pela diferenca entre a tensao de sada V2 e a tensao definida como Vo conforme
apresentado em (12).
Figura 19: Circuito equivalente para determinacao da razao cclica efetiva.
Alem disso, a tensao media na indutancia deve ser zero conforme (11).
VLmed = 0 (11)
Vo V2 = 0 (12)
O valor medio da tensao Vo e definido observando a sua forma de onda apresentada
na Figura 17.
(DT ta )
nV1 V2 = 0 (13)
T
Io
Sabendo que ta = Lr nV 1
e isolando D da expressao obtem-se a expressao da razao
cclica efetiva mostrada em (14).
V2 + Lr Io 2 f
D= (14)
2nV1
2.7 Tensao e Corrente nos Capacitores de Entrada

A corrente no capacitor pode ser definida observando as etapas de operacao mostradas
na Figura 20.
Sabendo que a corrente do primario do transformador e a diferenca entre as correntes
nos interruptores S5 e S7 e ainda, que a corrente do primario se divide entre os capacitores
no intervalo DT , pode-se definir a forma de onda das correntes envolvidas nesta analise.
13
Figura 20: Etapas de operacao para analise das correntes e tensoes nos capacitores.
Figura 21: Corrente no primario do transformador e corrente no capacitor 1.
14
Com o objetivo de simplificar o equacionamento, a forma de onda da corrente no
capacitor sera aproximada pela forma de onda mostrada na Figura 23, onde tambem e
apresentado a forma de onda da tensao no capacitor.
Figura 22: Corrente e tensao no capacitor para analise matematica.
A expressao da corrente eficaz nos capacitores e mostrada em (16) a partir de (15).

s 2
2 DT n Io
Z
Icef = dt (15)
T ta 2
r
n Io Lr Io f
Icef = D (16)
2 nV1
A partir das formas de onda da tensao e corrente no capacitor obtem-se a expressao da
capacitancia necessaria para uma determinada ondulacao de tensao conforme mostrado
de (17) a (19).
VC
Ic = C (17)
t
nIo Vc
= (18)
2 DT LnVr Io
1
2
DnIo
fs
LrVI1 o
C= (19)
2 Vc
15
2.8 Esforcos nos Interruptores
Os interruptores S5 e S7 mostrados no circuito do conversor possuem perodos identicos de
conducao, portanto, cada um conduz a metade da corrente de carga, conforme apresentado
em (20).
Figura 23: Circuito para analise das correntes em S5 e S7 .
Io
Is5med = Is7med = (20)
2
A expressao para o calculo da corrente eficaz nos interruptores S5 e S7 sera definida
considerando a corrente de carga isenta de harmonicos e que a comutacao da corrente
entre S5 e S7 e instantanea.
s
Z T
1 2
Is5ef = Is7ef = Io 2 dt (21)
T 0
Resolvendo a equacao (21) chega-se a expressao da corrente eficaz nos interruptores
S5 e S7 conforme apresentado em (22).
s
Z T
1 2
Is5ef = Is7ef = Io 2 dt (22)
T 0
Na operacao com potencia positiva, o proprio diodo em antiparalelo com o mosfet,
proporciona um caminho para a corrente que circula pela indutancia de dispersao associ-
ada ao interruptor no instante do bloqueio. Sendo assim, a tensao no interruptor surge
somente apos o bloqueio do diodo.
Assim, a tensao nos interruptores S5 e S7 e definida em
Vs7 = 2 Vsec = 2 n V1 (23)

Porem, quando a potencia e negativa, este caminho deve ser acrescentado ao circuito,
garantindo que a tensao no interruptor no instante do bloqueio, causada pela brusca
variacao da corrente na indutancia de dispersao, fique dentro de um limite aceitavel
para operacao do conversor sem danos aos seus componentes. Portanto, a tensao dos
16
Figura 24: Interruptor S7 bloqueado.
interruptores S5 e S7 devem ser analisadas observando o conversor operando com potencia

negativa na presenca de um circuito grampeador de tensao. Os interruptores S1 e S2
conduzem a corrente de carga refletida para o primario durante um intervalo de tempo
DT . Para efeito de calculo, sera considerado que a corrente de carga neste intervalo e
constante.
Observando a forma de onda da corrente no interruptor S1 apresentada na Figura
(25), define-se a expressao da corrente media no referido interruptor.
n Io (DT ta )
T

Io
n Io DT Lr nV1
T
A expressao para o calculo da corrente media nos interruptores S1 e S2 e mostrada
em (26).
Lr Io 2 f s
Is1med = Is2med = n Io D (26)
V1
Para simplificar o equacionamento da corrente eficaz em S1 e S2 , sera considerado que
a corrente e zero no intervalo ta . Portanto, tem-se:
s Z
1 DT
Is1ef = Is2ef = (n Io )2 dt (27)
T ta
Analisando as etapas de operacao, fica evidente que a maxima tensao nos interruptores
e dada pela tensao do capacitor, que por sua vez, e a metade da tensao do barramento.
Vs1 = Vs2 = Vs3 = Vs4 = V1 (28)

Os valores medios e eficaz das correntes nos interruptores S3 e S4 sao encontradas de
forma semelhante as correntes dos interruptores S1 e S2 porem, substituindo o instante
17
Figura 25: Corrente no primario do transformador e corrente nos interruptores S1 e S3 e
no diodo D1 .
18
DT por T /2. A expressao para a corrente media em S3 e S4 e dada por (23).
n Io ( T2 ta )
T
n Io Lr Io 2 fs
2 V1
E a corrente eficaz e dada por (32).
s
Z T
1 2
Is1ef = Is2ef = (n Io )2 dt (31)
T ta
r
1 Lr Io fs
Is1med = Is2med = n Io (32)
2 nV1
Os esforcos de corrente nos diodos D1 e D2 tambem sao equacionados observando a
forma de onda corrente mostrada na Figura 25.
n Io T2 DT

ID1med = ID2med = (33)
T

1
ID1med = ID2med = n Io D (34)
2
3 Modelagem e Controle
3.1 Circuito Equivalente
Definindo o ponto da tensao Vo conforme mostrado na figura do circuito do conversor
TL:Push-Pull, pode-se redesenhar o circuito equivalente do conversor em funcao da tensao
Vo . Observa-se que a tensao no indutor de sada fica definida como sendo a diferenca entre
as tensao V2 e Vo . Nesta analise esta sendo considerado que a tensao dos capacitores de
entrada e fixa no valor V1 .
A forma de onda da tensao Vo e conhecida a partir da analise das etapas de operacao
descritas anteriormente.
Figura 26: Forma de onda da tensao Vo .
Sabendo que a tensao na indutancia de sada e dada por (35).
VL = Vo V2 (35)
19
Entao e possvel definir que a tensao no indutor possui dois nveis constantes, um para
cada intervalo de tempo definido.
VL = nV1 V2 , durante 1 + 2 d 2 d (36)

e
VL = V2 , durante 2 d 2 d (37)
onde d e definido em (38)
ta
d = (38)
T
Substituindo (10) em (38) obtem-se (39)
Lr i
d = (39)
n V1 T
Ou ainda:
Lr i f s
d = (40)
n V1
Multiplicando (36) e (37) pelo correspondente intervalo de tempo e substituindo VL
por , obtem-se as equacoes (41) e (42).
di
(1 + 2 d 2d)L = nV1 (1 + 2 d 2d) V2 (1 + 2 d 2d) (41)
dt
di
(2d d)L = V2 (2d d) (42)
dt
Somando as expressoes (41) e (42) para obter a expressao com da corrente no indutor
de sada com o valor medio quase instantaneo em um perodo de chaveamento obtem-se
(44).
di
L = nV1 (1 + 2 d 2d) V2 (43)
dt
Lr ifs
Substituindo d por vV1
, chega-se a expressao para o modelo simplificado do con-
versor em estudo.
di
L = nV1 (1 2d) + 2 Lr i fs V2 (44)
dt
Um modelo do circuito equivalente do conversor para regime permanente pode ser
di
construdo a partir da expressao (44) tomando L dt = 0.
20
Figura 27: Circuito equivalente para regime permanente
3.2 Funcao de Transferencia

A funcao de transferencia para controle da corrente de sada e encontrada perturbando e
linearizando a expressao (44).
Sendo:
i = i + I (45)
d = d + D (46)
As perturbacoes mostradas em (45) e (46) sao introduzidas na expressao (44).
d(i + I)
L = nV1 + 2Lr (i + I) fs 2nV1 (d + D) V2 (47)
dt
Mantendo apenas os termos de primeira ordem da equacao (47) obtem-se a equacao
linearizada em (48). E aplicando a transformada de Laplace chega-se a funcao de trans-
ferencia para controle da corrente de sada mostrada em (49) e (50).
di
L = 2Lr fs i 2nV1 d (48)
dt
L sI(s) = 2Lr fs I(s) 2nV1 D(s) (49)
I(s) 2nV1
= (50)
D(s) sL + 2Lr fs
3.3 Projeto do Controlador

A partir da Funcao de Transferencia apresentada em (49), especifica-se o controlador e se
faz o ajuste dos seus parametros tendo como principal objetivo, proporcionar erro nulo em
regime permanente. Pela caracterstica da resposta em frequencia da planta, conclui-se
que um controlador do PI e capaz de atender as necessidades de projeto. Os passos para
o ajuste do controlador esta apresentado na planilha de projeto do conversor, presente no
apendice deste relatorio. A Figura 28 e Figura 29 demostram as respostas de amplitude
e fase dos sinais envolvidos no controle.
A Figura 30 mostra o circuito esquematico com a estrategia de controle adotada.
21
Figura 28: Resposta em frequencia da planta, do controlador e do sistema compensado.
Figura 29: Resposta em frequencia da planta, do controlador e do sistema compensado.
22
Figura 30: Circuito esquematico em Malha Fechada para controle da corrente de sada
do conversor.
23
4 Simulacao Numerica
4.1 Especificacoes de Projeto
Os resultados de simulacao serao apresentados para a especificacao de projeto mostrada
na tabela abaixo:
Tabela 1: Especificacao de projeto (circuito de potencia).

Parametros Especificados Valor
Tensao do barramento (2 x V1 ) = 800 V
Tensao de sada V2 = 48 V
Corrente de sada I2 = 100 A
Frequencia de chaveamento fs = 40 kHz
Maxima ondulacao da corrente de sada Io = 0,5 A
Maxima ondulacao de tensao nos capacitores Vc = 2 V
Valor da indutancia de dispersao Lr = 1 H
4.2 Parametros Obtidos

Com a especificacao dos parametros do conversor e as equacoes desenvolvidas e apresen-
tadas neste relatorio, pode-se definir os demais parametros necessarios para a simulacao
numerica do conversor.
Tabela 2: Parametros obtidos da analise matematica

Parametros Valor
Relacao do Transformador NP / Ns (escolhido) n = 0,25
Razao cclica no ponto de operacao (I2 =100 A) D = 0,28
Razao cclica no ponto de operacao (I2 =-100 A) D = 0,20
Indutancia de Sada L = 624 H
Corrente eficaz nos capacitores Icef = 8,66 A
Capacitancia mnima dos capacitores Cm in = 37,5 F
Valor de Capacitancia dos capacitores adotada C = 47 muF
Ondulacao de tensao nos capacitores Vc = 1,59 V
Corrente media nos interruptores S5 e S7 IS5med = IS7med = 50 A
Corrente eficaz nos interruptores S5 e S7 IS5ef = IS7ef = 70,7A
Corrente media nos interruptores S1 e S2 IS1med = IS2med = 6 A
Corrente eficaz nos interruptores S1 e S2 IS1ef = IS2ef = 12,2 A
Corrente media nos interruptores S3 e S4 IS3med = IS4med = 11,5 A
Corrente eficaz nos interruptores S3 e S4 IS3ef = IS4ef = 16,9 A
Corrente media nos diodos D1 e D2 ID1 = ID2 = 5,5 A
Tempo relativo a perda na razao cclica ta = 1 mus
4.3 Resultados de Simulacao

A seguir serao apresentados as formas de onda como resultado da simulacao numerica.
Observa-se na Figura (31) que a razao cclica e a ondulacao da corrente de sada corres-
24
pondem aos valores calculados para o ponto de operacao especificado.
Figura 31: Corrente de sada e sinal de comando S1 .
Os sinais de comando para os interruptores S1 e S2 e a tensao no primario do trans-

formador sao apresentados na Figura (32).
Figura 32: Tensao Vab e sinais de comando S1 e S2 .
Os sinais de comando para os interruptores S5 e S7 e as correntes dos respectivos

interruptores estao apresentados na Figura (33).
A Figura (34) comprova que durante a comutacao da corrente de um secundario do
transformador para o outro, a tensao Vo permanece nula, caracterizando uma reducao
na razao cclica. Esta reducao de tempo foi definida durante o trabalho como ta sendo
que o valor extrado da simulacao tambem e coerente com o resultado obtido da analise
teorica.
A tensao e corrente no capacitor de entrada estao mostrados na Figura (35), pode-se
observar que tanto a forma de onda quanto o valor da corrente eficaz quanto o valor da
ondulacao de tensao conferem com os da analise teorica.
A tensao nos capacitores de entrada se equilibra naturalmente conforme pode ser
observado na Figura (36).
A resposta dinamica do conversor para os parametros ajustados no controlador e apre-
sentada na Figura (37). Observa-se que embora o erro em regime permanente seja nulo,
25
Figura 33: Corrente e sinal de comando S5 e S7 .
Figura 34: Perda da razao cclica.
Figura 35: Corrente no primario do transformador, corrente no capacitor C1 e tensao no

capacitor C1.
ocorre ultrapassagem no sinal da corrente. Uma tecnica muito empregada em sistemas

de controle e acrescentar um pre-filtro na malha de controle quando o objetivo e reduzir
ou eliminar a ultrapassagem.
26
Figura 36: Tensao nos capacitores de entrada e corrente de sada.
Figura 37: Corrente de sada e sinal de referencia.
A Figura (38) mostra que a derivada do sinal modulador e suficientemente menor que
a da portadora assegurando que nao ocorrerao pulsos indesejados.
Figura 38: Corrente de sada e sinal de referencia com pre-filtro.
A Figura (39) mostra que a derivada do sinal modulador e suficientemente menor que
27
a da portadora assegurando que nao ocorrerao pulsos indesejados.
Figura 39: Portadoras e sinal modulador.
A atuacao do controlador e mostrada na Figura 40, observa-se que quando ocorre um

degrau de carga o controlador fica saturado ate que a corrente controlada se aproxima do
valor de referencia. Desta forma, conclui-se que se fosse necessario deixar a resposta mais
rapida, os parametros do circuito de potencia do conversor deveriam ser modificados.
Figura 40: Sinal modulador e corrente controlada.
28
5 Conclusao
Este trabalho apresentou o funcionamento atraves da analise das etapas de operacao do
conversor TL:Push-Pull. A analise matematica com a obtencao das principais equacoes
para dimensionamento do conversor tambem foi apresentada e validada por simulacao
numerica.
Destaca-se no circuito de potencia, o cuidado com a tensao de bloqueio nos interrup-
tores S5 e S7 quando o conversor estiver operando com potencia negativa, pois, diante da
presenca de indutancias parasitas e principalmente a indutancia de dispersao, e necessario
proteger estes interruptores de sobretensao com circuitos externos.
Em relacao a dinamica do conversor, os resultados de simulacao mostraram uma boa
robustez do conversor, tanto do equilbrio das tensoes nos capacitores de entrada quanto
do controle da corrente de sada.
29
Centro Tecnolgico
CONVERSOR CC-CC BIDIRECIONAL MEIA-PONTE

ASSIMTRICO ASSOCIADO COM PUSH-PULL ALIMENTATDO
EM CORRENTE
Disciplina: Conversores Estticos cc-cc Bidirecionais
Alunos: Alan Dorneles Callegaro

Francisco Jos Barbosa de Brito Jnior
Ronny Glauber de Almeida Cacau
Professor: Ivo Barbi, Dr.-Ing.
Florianpolis, 04 de junho de 2014.
Caixa Postal 5119, CEP: 88.040-970 - Florianpolis - SC

Tel. : (048) 331.9204 - Fax: (048) 234.5422 Internet: www.inep.ufsc.br
NDICE
1 INTRODUO ....................................................................................................................................................... 3
2 ANLISE TERICA DO CONVERSOR CC-CC BIDIRECIONAL MEIA-PONTE ASSIMTRICA COM

PUSH-PULL ...................................................................................................................................................................... 5
2.1 ESTRATGIA DE MODULAO............................................................................................................................... 5
2.2 ETAPAS DE OPERAO .......................................................................................................................................... 5
2.3 PRINCIPAIS FORMAS DE ONDA .............................................................................................................................. 8
2.4 CLCULO DO TEMPO DE COMUTAO ................................................................................................................ 10
2.5 VALOR MDIO DA TENSO ANTES DO FILTRO .................................................................................................... 11
2.6 GANHO ESTTICO ............................................................................................................................................... 12
2.7 VALOR MDIO DA CORRENTE NA INDUTNCIA MAGNETIZANTE ........................................................................ 13
2.8 ONDULAO DE CORRENTE NO INDUTOR L ........................................................................................................ 14
2.9 CAPACITORES DE ARMAZENAMENTO DE ENERGIA .............................................................................................. 16
2.10 MODELAGEM ORIENTADA PARA O CONTROLE DA CORRENTE NO INDUTOR ................................................... 16
2.10.1 Modelagem Simplificada ...................................................................................................................... 16
Funo de Transferncia para o Controle da Corrente no Indutor .............................................................. 17
2.10.2 Modelagem por Espao de Estados Mdios ......................................................................................... 17
3 EXEMPLO DE PROJETO .................................................................................................................................. 26
3.1 ESPECIFICAES ................................................................................................................................................. 26
3.2 PROJETO DOS PRINCIPAIS COMPONENTES DO ESTGIO DE POTNCIA ................................................................. 27
3.2.1 Clculo da Indutncia L ........................................................................................................................... 27
3.2.2 Clculo dos Capacitores C1 e C2 .............................................................................................................. 27
3.3 PROJETO DO CONTROLADOR DE CORRENTE ........................................................................................................ 27
4 RESULTADOS DE SIMULAO ..................................................................................................................... 29
4.1 OPERAO EM REGIME PERMANENTE ................................................................................................................ 29
4.2 OPERAO EM REGIME DINMICO ..................................................................................................................... 33
5 CONCLUSES ..................................................................................................................................................... 36
6 REFERNCIAS BIBLIOGRFICAS ................................................................................................................ 37
7 ANEXO ESQUEMTICO DE SIMULAO ................................................................................................ 38
2
1 INTRODUO
O interesse pelo uso de veculos eltricos vem ressurgindo ao longo dos ltimos anos devido
s vantagens encontradas nestes tipos de automveis, como a reduo do consumo de combustveis
fsseis e a no emisso de poluentes no meio ambiente. Junto com esse crescimento, vem o
surgimento do conceito de redes eltricas inteligentes, a insero de fontes alternativas na gerao
de energia. Um tpico recente de pesquisas uso dos destes veculos eltricos como parte destas
redes.
Neste cenrio crescente, as tecnologias que envolvem os sistemas eletrnicos de potncia
so um ponto essencial no desenvolvimento das redes inteligentes e dos veculos eltricos. Nestas
aplicaes requerida a bidirecionalidade do fluxo de potncia. Conversores cc-cc so utilizados
neste tipo de sistema para o controle do fluxo de potncia e adequao dos nveis de tenso entre
estes sistemas. Estes conversores so submetidos a elevados nveis de tenso e corrente e, por isso,
devem ter a capacidade de operar com elevadas tenses e correntes.
Neste contexto, este trabalho tem por objetivo a proposta e o estudo de uma topologia de
conversor cc-cc bidirecional isolado para aplicaes com altas tenses no barramento de
alimentao e elevadas correntes no barramento secundrio, e.g., em aplicaes onde um sistema de
recarga de VEs conectado a uma rede eltrica inteligente. O conversor cc-cc bidirecional
conectado a um estgio de processamento de energia, responsvel pela correo de fator de potncia
e elevao da tenso da fonte de alimentao, e a um sistema de armazenamento de energia, um
banco de baterias ou de supercapacitores, como ilustrado na Figura 1. Neste trabalho proposto um
conversor assimtrico formado a partir da associao das topologias meia-ponte a montante e push-
pull alimentado em corrente a jusante, a topologia do conversor apresentada na Figura 2.
Figura 1 Sistema com conversor cc-cc

bidirecional isolado.
3
Figura 2 Conversor cc-cc bidirecional meia-ponte assimtrica com push-pull.
Na topologia apresentada na Figura 2 possvel observar que o capacitor C1 redundante.

Logo, os capacitores C1 e C2 podem ser substitudos por um nico capacitor equivalente Ceq, como
mostra a Figura 3.
Figura 3 Circuito equivalente do conversor cc-cc bidirecional

meia-ponte assimtrica com push-pull.
A topologia do conversor cc-cc meia-ponte assimtrica com push-pull foi escolhida por
apresentar as seguintes vantagens:
Poucos componentes na estrutura topolgica;
empregado o controle por modulao fixa;
Possibilidade de obteno comutao sob tenso nula (Zero-Voltage Switching -
ZVS) naturalmente.
4
2 ANLISE TERICA DO CONVERSOR CC-CC BIDIRECIONAL

MEIA-PONTE ASSIMTRICA COM PUSH-PULL
Este captulo apresenta a anlise qualitativa e quantitativa do conversor cc-cc bidirecional
meia-ponte assimtrica com push-pull. A estratgia de modulao, estados topolgicos, principais
formas de onda, determinao do ganho esttico, ondulao de corrente e anlise das comutaes
so apresentados neste captulo. Alm disso, realizada a modelagem do conversor por espao de
estados com o objetivo de obter as funes de transferncia do conversor.
2.1 Estratgia de Modulao

A estratgia de modulao adotada possibilita o acionamento dos interruptores de forma
assimtrica, i.e., consiste na habilitao dos interruptores durante tempos complementares em um
perodo de comutao. Os sinais de acionamento dos interruptores S2, S4 so gerados atravs da
complementaridade do sinal de acionamento dos interruptores S1 e S3, como pode ser visto na
Figura 4. Desta forma, a tenso mdia nos capacitores do barramento assumem valores diferentes
como ser mostrado mais adiante.
S1
Vmod
S3
S2
Vport S4
S1,S3
S2,S4
DTs Ts/2 Ts 2Ts
Figura 4 Estratgia de modulao escolhida.
2.2 Etapas de Operao
Para a anlise das etapas de operao, considerado que o fluxo de potncia positivo
quando flui da fonte V1 para a fonte V2 e negativo quando flui da fonte V2 para a fonte V1. O
conversor meia-ponte assimtrica com push-pull apresenta dois estados topolgicos devido
estratgia de modulao adotada, e cada estado topolgico apresenta duas etapas de operao. As
5
duas etapas a mais correspondem s etapas de comutao que so caracterizadas pela transferncia
da corrente entre as indutncias de disperso do secundrio do transformador Lr1 e Lr2. Para a
anlise foi considerado que as tenses nos capacitores esto balanceadas, os semicondutores so
ideais, a relao de transformao do transformador unitria e o fluxo de potncia est direcionado
da fonte V1 para a fonte V2.
A Figura 5 apresenta as quatro etapas de operao do conversor meia ponte assimtrico para
o fluxo de potncia positivo. Na primeira etapa de operao, mostrada na Figura 5 (a), os
interruptores S1 e S3 so comandados a conduzir. Com isso a corrente no enrolamento primrio flui
atravs do interruptor S1 e a tenso submetida ao enrolamento primrio igual a tenso no capacitor
C1. No lado secundrio do transformador, o interruptor S4 est desabilitado e, portanto, toda a
corrente de carga flui atravs do interruptor S3.
Na segunda etapa de operao, mostrada na Figura 5 (b), os interruptores S2 e S4 so
comandados a conduzir, enquanto os interruptores S1 e S3 so bloqueados. Nesta etapa, devido
presena da indutncia de disperso Lr1, a corrente de carga que flua atravs do interruptor S3 na
etapa anterior, no pode ser interrompida de maneira abrupta, caso contrrio poderia causar
sobretenso e possvel destruio do interruptor. Com isso, uma vez que o interruptor S3 est
bloqueado, a corrente na indutncia de disperso Lr1 flui atravs do diodo D3 at o momento em que
atinge o nvel zero. Enquanto isso, a corrente na indutncia de disperso Lr2 cresce medida que a
corrente na indutncia de disperso Lr1 decresce. Esta etapa termina quando a corrente na indutncia
de disperso Lr1 atinge o nvel zero e toda a corrente de carga flui atravs do interruptor S4.
A terceira etapa de operao, mostrada na Figura 5 (c), anloga primeira etapa de
operao com os interruptores S2 e S4 esto conduzindo e, com isso, a corrente no enrolamento
primrio flui atravs do interruptor S2 e a tenso submetida ao enrolamento primrio igual a tenso
no capacitor C2. No lado secundrio do transformador, o interruptor S3 est desabilitado e, portanto,
toda a corrente de carga flui atravs do interruptor S4.
Finalmente, na quarta etapa de operao mostrada na Figura 5 (d), os interruptores S1 e S3
so comandados a conduzir, enquanto os interruptores S2 e S4 so bloqueados. Analogamente
segunda etapa, devido presena da indutncia de disperso Lr2, a corrente de carga que flua
atravs do interruptor S4 na etapa anterior, no pode ser interrompida de maneira abrupta e, com
isso, a corrente na indutncia de disperso Lr2 flui atravs do diodo D4 at o momento em que atinge
o nvel zero. Enquanto isso, a corrente na indutncia de disperso Lr1 cresce medida que a corrente
na indutncia de disperso Lr2 decresce. Esta etapa termina quando a corrente na indutncia de
disperso Lr2 atinge o nvel zero e toda a corrente de carga flui atravs do interruptor S3.
6
(a) Primeira etapa. (b) Segunda etapa.
(c) Terceira etapa. (d) Quarta etapa.
Figura 5 Etapa de operao do conversor para o fluxo de potncia positivo.
J para o fluxo de potncia negativo, continuam as mesmas etapas de operao encontradas

no fluxo de potncia positivo, as quatro etapas de operao do conversor meia ponte assimtrico so
apresentadas na Figura 6. Apenas invertido o sentido de corrente e ao invs da corrente fluir pelos
diodos intrnsecos dos interruptores S3 e S4 nas etapas de comutao da energia entre as indutncias
de disperso Lr1 e Lr2, segunda e quarta etapa do fluxo de potncia positivo. Para o fluxo de
potncia negativo, a circulao de corrente ocorre pelos circuitos de grampeamento das tenses nos
interruptores, como pode ser visto nas Figura 6 (b) e (d).
(a) Primeira etapa. (b) Segunda etapa.
7
(c) Terceira etapa. (d) Quarta etapa.

Figura 6 Etapa de operao do conversor para o fluxo de potncia negativo.

As principais formas de onda do conversor meia ponte assimtrico considerando fluxo de
potncia positivo so mostradas na Figura 7, onde possvel perceber as quatro etapas de operao
do conversor. Pode ser observado que a tenso de sada v0 apresenta uma perda de razo cclica
correspondente s etapas de comutao (segunda e quarta etapa de operao). Sabendo que a tenso
nos capacitores possuem valores diferentes, devido assimetria nos sinais de comando, as tenses
mximas sobre os interruptores S1 e S2 apresentam valores diferentes (vlido tambm para S3 e S4).
Tambm pode ser observado que diferentemente dos conversores simtricos, a corrente na
indutncia magnetizante possui valor mdio diferente de zero. Portanto, apesar deste conversor ser
topologicamente simtrico, com a estratgia de modulao adotada, o mesmo se apresenta como um
conversor funcionalmente assimtrico.
Para o fluxo de potencia negativo, as principais formas de onda do conversor meia ponte
assimtrico considerando fluxo de potncia positivo so mostradas na Figura 8. Pode ser observado
que a tenso de sada v0 apresenta diferentes valores de pico devido ao circuito de grampeamento de
tenso nos interruptores.
8
Ts/2 Ts
Dt1 Dt2
S1,S3
DTs
S2,S4
(1 D)V1
|vab| DV1
(1 D)V1/n
(DV1)/n
vO
iLr1 iLr2
I2
2DV1/n
vS3
2(1 D)V1/n
vS4
DiL2
iL2
(1 D)(V1/n) V2
vL2
(DV1/n) V2
V2
DiLm
iLm
(1 D)V1
vLm
DV1
4 1 2 3 4
Etapas de Operao
Figura 7 Principais formas de onda do conversor para o fluxo de potncia positivo.
9
Ts/2 Ts
Dt1 Dt2
S1,S3
DTs
S2,S4
(1 D)V1
|vab| DV1
(1 D)V1/n
(DV1)/n
vO
iLr1,2
iLr2 iLr1
I2
2DV1/n
vS3
2(1 D)V1/n
vS4
DiL2
iL2
(1 D)(V1/n) V2
vL2
(DV1/n) V2
DiLm
iLm
(1 D)V1
vLm
DV1
4 1 2 3 4
Etapas de Operao
Figura 8 Principais formas de onda do conversor para o fluxo de potncia negativo.
2.4 Clculo do Tempo de Comutao

Na Figura 7 os intervalos de tempo correspondentes a segunda e quarta etapa, t1 e t2,
respectivamente, possuem valores diferentes e so proporcionais a razo cclica D. Estes intervalos
de tempo responsveis pela perda de razo cclica podem ser determinados analisando a tenso
sobre as indutncias de disperso Lr1 e Lr2. Considerando que as indutncias de disperso do
transformador possuem o mesmo valor e so representadas por Lr, o valor da tenso na indutncia
de disperso dado por
DI Lr
VLr Lr . (1)
Dt
10
Assim, para a quarta etapa de operao, a tenso sobre a indutncia de disperso igual a
tenso sobre o capacitor C1 refletida para o secundrio do transformador e a variao de corrente
iLr igual a corrente total na carga I2. Logo, o intervalo de tempo t1 calculado a partir da
equao (2):
Lr I 2
Dt1 (2)
1 D V1sec
Para a segunda etapa de operao, a tenso sobre a indutncia de disperso ser igual a
tenso sobre o capacitor C2 refletida para o secundrio do transformador e a variao de corrente
iLr igual a corrente total na carga I2. Com isso, o intervalo de tempo t2 calculado a partir de (3)
Lr I 2
Dt2 . (3)
D V1sec
Portanto, a relao entre os intervalos de tempo t1 e t2 calculada a partir das equaes

(2) e (3):
(1 D)
Dt2 Dt1. (4)
D
2.5 Valor Mdio da Tenso Antes do Filtro
O valor mdio da tenso antes do indutor de filtro L calculado com o objetivo de

determinar o ganho esttico do conversor. Analisando a forma de onda da tenso antes do indutor,
mostrada na Figura 7 e considerando todos os componentes ideais, tem-se que
1 DTs Ts

VO 1 D V1sec dt DV1sec dt . (5)
Ts Dt1 ( DTs Dt2 )
Substituindo as equaes (2) e (3) na equao (5), calculando as integrais e realizando as

devidas simplificaes, obtm-se
VO 2D 1 D V1sec 2I 2 Lr f s . (6)
A partir de (6) pode ser obtido o circuito equivalente do conversor em regime permanente,
mostrado na Erro! Fonte de referncia no encontrada..
Figura 9 Circuito equivalente do conversor em regime permanente.
11
A resistncia Req responsvel pela perda de razo cclica e pode ser denominada como uma
resistncia no dissipativa, uma vez que a mesma no representa uma resistncia fsica e depende
apenas dos parmetros da indutncia de disperso e da frequncia de comutao. Logo, a resistncia
no dissipativa Req obtida a partir da equao (7)
Req 2 Lr f s . (7)
2.6 Ganho Esttico
Sabendo que a tenso mdia sobre o indutor L deve ser igual a zero, tem-se que a tenso
mdia antes do indutor v0med igual a tenso da fonte v2. Com isso, o ganho esttico do conversor
em estudo considerando a perda de razo cclica oriunda das indutncias de disperso encontrado
a partir de (6). Reorganizando a equao (6), obtm-se
V2 2 D 1 D 2 I 2 Lr f s
G . (8)
V1 n V1
Admitindo que as indutncias de disperso so nulas e considerando a relao de

transformao unitria, tem-se que o ganho esttico ideal do conversor dado por (9). O ganho
esttico do conversor em funo da razo cclica para vrios valores de indutncia de disperso
mostrado na Figura 10. A caracterstica de transferncia revela que para cada valor de ganho
esttico h dois valores de D que igualam a expresso (9). Por isto, importante limitar o valor da
razo cclica D em um valor mximo igual a 0,5.
VO
G 2D 1 D (9)
V1
Figura 10 Ganho esttico em funo da razo cclica.
12
Como se pode observar na equao (8), devido a queda de tenso na indutncia de disperso,
existe uma perda de razo cclica proporcional a corrente de sada I2. Na Figura 11 ilustrada a
caracterstica de sada do conversor, i.e., o ganho esttico do conversor em funo da perda de razo
cclica para vrios valores de indutncia de disperso.
Figura 11 Caracterstica de sada do conversor.
2.7 Valor Mdio da Corrente na Indutncia Magnetizante

Para o funcionamento correto do conversor meia-ponte assimtrico, a indutncia
magnetizante Lm deve estar sempre presente no circuito, mesmo que o isolamento no seja
necessrio e o transformador seja excludo [3]. Como mencionado anteriormente, devido
modulao assimtrica adotada, para esta topologia a corrente na indutncia magnetizante possui
um valor mdio diferente de zero. Analisando a corrente entre os pontos a e b mostrado na Figura
12 e considerando que as indutncias de disperso so iguais a zero, o valor mdio da corrente Iab
tambm ser igual a zero. Desta forma, o valor da corrente Iab dado por (10).
iab
iLm iLp
Lm Lp
Figura 12 Correntes no enrolamento primrio do transformador.
I ab I Pr i I Lm 0. (10)
Portanto, da equao (10), obtm-se:
13
I Pr i I Lm . (11)
O valor mdio da corrente no primrio do transformador mostrada na Figura 13 obtido

refletindo a corrente na fonte V2 para o enrolamento primrio do transformador e dado por (12).
D I 2 1 D I 2 2D 1 I2
I Pr i . I Pr i (12)
n n
I2/n
iPri
DTs Ts
I2/n
Figura 13 Corrente no enrolamento primrio do transformador.
Portanto, o valor mdio da corrente na indutncia magnetizante determinado pela equao

(13). Analisando a equao (13) possvel perceber que para uma razo cclica D igual a 0,5, o
valor mdio da corrente na indutncia magnetizante igual a zero. Para a condio de operao
com razo cclica D igual a 0,5 o conversor torna-se topologicamente e funcionalmente simtrico.
I Lm
2D 1 I2 . (13)
n
2.8 Ondulao de Corrente no Indutor L

A ondulao de corrente no indutor L determinada analisando as formas de onda da
corrente e tenso no indutor apresentadas na Figura 7. Como pode ser observado, o comportamento
da corrente no indutor L diferente em cada uma das quatro etapas de operao do conversor.
Porm, a primeira etapa de operao caracterizada pela mxima ondulao de corrente iL, onde o
intervalo de tempo correspondente a esta etapa dado por
Dt D Ts Dt1 (14)
Com isso, a tenso sobre o indutor L calculada por
diL DiL
vL L (1 D) V1 V2 L (15)
dt D Ts Dt1
A ondulao de corrente iL calculada substituindo (2) em (15) e realizando as devidas

simplificaes:
D (1 D) (1 2 D) V1 I 2 Lr 2 n I 2 Lr f s
DiL 1 (16)
n L fs L (1 D) V1
14
Sabendo que os intervalos de tempo correspondentes s etapas em que ocorre a comutao

so muito inferiores ao perodo de comutao, para o clculo da ondulao de corrente estes
intervalos podem ser desconsiderados tornando as indutncias de disperso iguais a zero. Com isso,
a ondulao de corrente no indutor L dada por:
D (1 D) (1 2 D) V1sec
DiL (17)
L fs
A ondulao de corrente parametrizada dada por (18).
DiL D 1 D 1 2 D . (18)
A Figura 14 mostra a ondulao de corrente parametrizada para o conversor cc-cc meia-

ponte assimtrico com push-pull. Verifica-se que a ondulao mxima de corrente igual a 0,096 e
ocorre para a situao em que a razo cclica D igual a 0,211.
Figura 14 Ondulao de corrente parametrizada.
Reorganizando a equao (17) e isolando a varivel L, obtm-se
D 1 D (1 2 D) V1sec
L . (19)
DiL f s
Considerando a razo cclica em que ocorre a mxima ondulao de corrente parametrizada,

a indutncia L dada por
V1sec
L . (20)
10,39 DiL f s
15
2.9 Capacitores de Armazenamento de Energia

Os valores mdios das tenses nos capacitores C1 e C2 apresentam valores diferentes devido
modulao assimtrica adotada. Para o conversor funcionando no modo conduo contnua e em
regime permanente, os valores de tenso nos capacitores so dados por (21) e (22).
VC1 (1 D) V1 , (21)
VC 2 D V1 , (22)
Onde, D representa uma razo cclica genrica. Assim, para cada razo cclica especfica
existe uma relao entre as capacitncias que possibilita uma distribuio equilibrada da corrente
fornecida por V1. Como critrio de projeto pode-se adotar a relao de capacitncias para razo
cclica nominal [3].
Considerando o conversor com o capacitor equivalente apresentado na Figura 3, pode-se
dimensionar os capacitores do barramento do lado primrio do transformador. O valor da
capacitncia do capacitor equivalente, e dos capacitores C1 e C2 dado por (23), (24) e (25),
respectivamente.
I
2D(1 D) 2
Ceq n , (23)
DVCeq f s
C1 (1 D) Ceq , (24)
C2 D Ceq . (25)
2.10 Modelagem Orientada para o Controle da Corrente no Indutor

Nesta seo ser realizada a modelagem de forma simplificada e de forma elaborada
utilizando a tcnica de anlise por espao mdio de estados. Ser obtido o circuito equivalente do
conversor em estudo, bem como a funo de transferncia para o controle da corrente I2.
2.10.1 Modelagem Simplificada

A modelagem simplificada realizada determinando o circuito equivalente do conversor em
estudo. O circuito equivalente do conversor determinado a partir da Figura 9, porm
acrescentado ao circuito a resistncia Rs e a resistncia Rpri, que correspondem resistncia dos
interruptores e resistncia do enrolamento primrio do transformador. Com isso, a Figura 15
mostra o circuito equivalente do conversor em estudo.
16
Figura 15 Circuito equivalente do conversor meia-ponte assimtrico com push-pull.
Considerando o sentido da corrente indicado na Figura 15 e analisando o circuito, obtm-se

equao correspondente ao circuito equivalente.
di2
2 D (1 D) V1sec Rpri i2 Rs i2 L Req i2 (26)
dt
A equao (26) ento reescrita considerando a resistncia RT que corresponde soma das
resistncias Req, Rs e Rpri.
di2
2 D (1 D) V1sec RT i2 L (27)
dt
Funo de Transferncia para o Controle da Corrente no Indutor

Para a obteno da funo de transferncia que relaciona a corrente i2 com a razo cclica d,
necessrio perturbar as variveis i2 e D na equao (27). Com isso, obtm-se:

d i2 i2

2 D d 1 D d V1sec RT i2 i2 L dt
(28)
Aplicando a transformada de Laplace e linearizando a equao (28), obtm-se

2 V1sec d (s) 1 2 d (s) s L i2 (s) RT i2 (s) (29)
Desta forma, isolando o termo que relaciona a corrente na fonte V2 e a razo cclica na
equao (29), obtm-se a funo de transferncia para o controle da corrente no indutor L.
i2 (s) 2 V1sec (1 2 D)
(30)
d (s) s L RT
2.10.2 Modelagem por Espao de Estados Mdios

A modelagem por espao de estados pode ser entendida como uma mdia ponderada dos
tempos de atuao entre cada um dos estados topolgicos do conversor, em funo da razo cclica
de operao. Em linhas gerais esses tempos so conhecidos, pois a razo cclica a varivel de
controle do conversor e imposta pelo controlador.
No presente caso, para um conversor ideal, o conversor ir operar em apenas duas etapas,
17
conforme apresenta a Figura 16.
Figura 16 Sinal de controle para o conversor.
Todavia, em funo da indutncia de disperso do transformador, iro ocorrer duas etapas

adicionais no incio de cada uma das etapas apresentadas na figura anterior. Esses intervalos,
definidos previamente pelas equaes (3) e (4), se caracterizam por uma perda de razo cclica e so
estabelecidos conforme a Figura 17.
Figura 17 - Perda de razo cclica do conversor.
Na prtica os intervalos de tempo Dt1 e Dt2 so pequenos, consideravelmente menores do
que os tempos DTs e (1 D)Ts . A modelagem por espaos de estado consiste em definir as
equaes para os estados dependentes para cada um dos intervalos estabelecidos na Figura 17.
O circuito equivalente para obteno do modelo de pequenos sinais apresentado na Figura
18. O objetivo desta modelagem o controle da corrente no indutor de sada L2 , no entanto, para
que tal modelo fosse obtido foram considerados quatro estados dependentes, sendo eles: tenses nos
capacitores C1 e C2 , e correntes nos indutores Lm e L2 . Como no idealidades foram consideradas
as resistncias parasitas em cada elemento.
Figura 18 - Circuito equivalente do conversor para obteno do modelo para pequenos sinais.
18
Na primeira etapa de operao, os interruptores S1 e S3 so comandados a conduzir, porm
o diodo DS 4 ainda conduz a corrente na indutncia de disperso Lr 2 , conforme descrito

anteriormente no presente trabalho.
Figura 19 - Primeira etapa de operao.
O circuito equivalente para esta etapa de operao apresentado na Figura 20.
Figura 20 - Circuito equivalente para a primeira etapa de operao.
Por meio do circuito apresentado na Figura 20 so descritas as seguintes equaes para os

estados dependentes consideradas na modelagem.
dvC1 1 vC1 vC2 R2 V1

iLm
dt C1 R1 R2 R1 R2 R1 R2 R1 R2
dvC2
1 vC1 vC2 R1 V1
iLm
dt R1 R2 R1 R2 R1 R2
C2 R1 R2
(31)
diLm 1 R2vC1 R1vC2 RR RV
R3 1 2 iLm 1 1
dt Lm R1 R2 R1 R2 R1 R2 R1 R2
diL2 1
nL2 nRLiL2 nV2
dt nL2
A segunda etapa tem inicio com o bloqueio do diodo DS 4 cujo circuito apresentado na
Figura 21.
19
Figura 21 - Segunda etapa de operao.
Para esta etapa o seguinte circuito equivalente obtido.
Figura 22 - Circuito equivalente para a segunda etapa de operao.
As equaes de estados para a segunda etapa de operao so apresentadas na equao (32)

dvC1 1 vC1 vC2 R2 R2 V1
iLm iL2
dt C1 R1 R2 R1 R2 R1 R2 n R1 R2 R1 R2
iLm iL2
dt C2 R1 R2 R1 R2 R1 R2 n R1 R2 R1 R2
(32)
diLm

1 R2vC1

R1vC2 RR
R3 1 2 iLm
R1R2 i R1V1

Lm R1 R2 R1 R2 R1 R2 n R1 R2 2 R1 R2
L
dt
diL2 1 R2vC1 R1vC2 RR R1R2 RV
1 2 iLm nRL iL2 1 1 nV2
dt nL2 R1 R2 R1 R2 R1 R2 n R1 R2 R1 R2
Assim como na primeira etapa de operao, na terceira etapa ocorre a transio da corrente
nas indutncias de disperso, conforme apresenta a Figura 23 com o seu respectivo circuito
equivalente descrito na Figura 24.
Figura 23 - Terceira etapa de operao.
20
Figura 24 - Circuito equivalente para a terceira etapa de operao.
As equaes de estado so definidas por:

iLm
dt C1 R1 R2 R1 R2 R1 R2 R1 R2
C2 iLm
dt C`2 R1 R2 R1 R2 R1 R2 R1 R2
(33)
diLm 1 R2vC1 R1vC2 RR RV
R3 1 2 iLm 2 1
dt Lm R1 R2 R1 R2 R1 R2 R1 R2
iL2 1
nRLiL2 nV2
t nL 2
O circuito equivalente para a quarta etapa de operao apresentado na Figura 25 com o seu
respectivo circuito equivalente referenciado ao lado primrio do transformador demonstrado na
Figura 26.
Figura 25 - Quarta etapa de operao.
Figura 26 - Circuito equivalente para a quarta etapa de operao.
Finalmente, para a quarta etapa de operao, so apresentadas na equao (34) as suas

21
respectivas equaes de estado.

iLm iL2
dt C1 R1 R2 R1 R2 R1 R2 n R1 R2 R1 R2
iLm iL2
dt R1 R2 R1 R2 R1 R2
C2 n R1 R2 R1 R2
(34)
diLm

1 R2vC1

R1vC2 RR
R3 1 2 iLm
R1R2 i R2V1

Lm R1 R2 R1 R2 R1 R2 n R1 R2 2 R1 R2
L
dt
diL2 1 R2vC1 R1vC2 RR R1R2 RV
1 2 iLm nRL iL2 2 1 nV2
dt nL2 R1 R2 R1 R2 R1 R2 n R1 R2 R1 R2
O sistema de equaes pode ser escrito conforme a equao (35), onde x representa o vetor
dos estados a que se deseja controlar.
dx
A x B (35)
dt
Este sistema linearizado em torno do ponto de operao nominal do conversor ao substituir
o vetor x pela expresso apresentada em (36), em tal expresso, x e d representam uma pequena
perturbao em torno do ponto de operao do conversor.
x X x
dx dX dx dx
(36)
dt dx dt dt
D D d
Sabendo que os vetores x e X so definidos por:
vC1 VC1

vC2 VC
x , X 2 (37)
i I
Lm Lm
iL IL
2 2
Com as matrizes de estado ponderadas pelos seus respectivos tempos de atuao, como
observado na Figura 17, so representadas na equaes (38) e (39).
A
1
Ts

Dt1 A1 ( DTs Dt1 ) A2 Dt2 A3 1 D Ts Dt2 A4 (38)
22
B
1
Ts

Dt1 B1 ( DTs Dt1 ) B2 Dt2 B3 1 D Ts Dt2 B4 (39)
Atravs das devidas manipulaes matemticas, a soluo do sistema da equao (35),

considerando-se apenas os termos de primeira ordem, apresentada na equao (40).
vC1 (s)

vC2 (s)

1
i ( s) s I Dt1 A1 ( DTs D t1 ) A2 Dt 2 A3
1 D Ts Dt 2
A4

Lm
(40)
iL (s)
2
A2 A4 Xd (s) ( B2 B4 )d (s)
A soluo da equao (40) para o modelo de pequenos sinais para o controle da corrente no
indutor L2 apresentada na equao (41).
iL2 ( s) 0.00000977589s3 0.2192s 2 668.3846s 3864226.820

GiL 2 ( s) (41)
d ( s) 1.5472 1011 s 4 3.9183 107 s 3 0.001896s 2 5.5739s 11892.7597
Neste caso, a equao literal apresentada em funo em funo das especificaes do

conversor. Nota-se, como era o esperado, uma funo de transferncia de quarta ordem, cuja
resposta em frequncia apresentada no diagrama de bode da Figura 27.
Figura 27 - Resposta em frequncia para o modelo para pequenos sinais.
23
Para validar o modelo obtido, com auxlio do software PSIM, foi realizada uma simulao
do conversor operando em malha aberta, onde se aplicou, simultaneamente, uma perturbao na
razo cclica do conversor e na funo de transferncia apresentada na equao (41). O resultado
desta simulao apresentado na Figura 28.
Figura 28 - Validao do modelo de pequenos sinais atravs de simulao.
Com base no modelo obtido, sua resposta em frequncia foi analisada perante variaes
paramtricas das no idealidades nos elementos de potncia que constituem a topologia do
conversor. Destaca-se que, quanto menores forem os valores da resistncia parasitas, maior ser a
potncia processada, porm, maiores sero os esforos para o controle deste conversor. Estes
resultados so apresentados na Figura 29.
Figura 29 - Resposta em frequncia do modelo para pequenos sinais perante a variaes

nas resistncias parasitas dos elementos de potncia.
24
Outra situao, agora para diferentes valores dos capacitores C1 e C2 , tambm foi analisada.
Nota-se que, atravs do diagrama de Bode ilustrado na Figura 30, quanto maior forem os valores de
tais capacitores mais estvel o conversor ser. Haja vista que para capacitncias de maior valor a
fase do sistema se afasta de -180. Entretanto, sabemos que na pratica no recomenda-se capacitores
de valores elevados, em virtude do seu alto custo, peso e volume. Este fato coloca em evidncia a
importncia em se obter de um modelo que represente o conversor de maneira precisa e que permita
o projeto de um controlador que garanta sua estabilidade em toda faixa de operao.
Figura 30 - Resposta em frequncia para o modelo de pequenos sinais para diferentes valores
para os capacitores C1 e C2 .
25
3 EXEMPLO DE PROJETO
Neste captulo apresentado um exemplo de projeto para o conversor cc-cc meia-ponte
assimtrico com push-pull. De acordo com as especificaes pr-determinadas, realizado o
dimensionamento dos principais componentes do circuito de potncia do conversor e o projeto do
controlador de corrente.
3.1 Especificaes
A partir das especificaes de projeto apresentadas na Tabela 1 realizado o projeto do
conversor proposto. Na Tabela 2 so apresentados os parmetros do transformador.
Tabela 1 Especificaes do conversor.
Parmetros Valor
Potncia de sada P2 = 3 kW
Tenso de entrada V1 = 400 V
Tenso de sada V2 = 48 V
Corrente nos indutores IL = 62,5 A
Frequncia de comutao fs = 40 kHz
Tabela 2 Parmetros do transformador.
Parmetros Valor
Relao de transformao n = 3,2
Indutncias de disperso do secundrio Lr = Lr1,2 = 1 H
Indutncia magnetizante Lm = 0,5 mH
Resistncia do enrolamento primrio RPri = 0,5
Com isso, a partir das especificaes de projeto e do circuito equivalente mostrado na Figura
15 possvel calcular a razo cclica nominal.
D 0, 416.
O valor da resistncia no dissipativa dada por (7), responsvel pela perda de razo cclica
do conversor, igual a
Req 2 Lr f 2 1106 40000 0,08 .
26
3.2 Projeto dos Principais Componentes do Estgio de Potncia

O dimensionamento dos principais componentes do circuito de potncia do conversor em
estudo baseado nas especificaes da Tabela 1 apresentado a seguir.
3.2.1 Clculo da Indutncia L

O valor da indutncia calculado a partir de (20). Substituindo os dados de projeto listados
nas Tabelas 1 e 2, e considerando ondulao parametrizada mxima de corrente igual a 0,096 que
ocorre na razo cclica mxima igual a 0,211 e a ondulao mxima de corrente iL igual a 15% da
corrente de sada I2, ou seja, DiL = 9,375 A, o valor mximo da indutncia igual a
V1 400
n 3, 2
L 32 106 H
10,39 DiLmax f s 10,39 9,375 40 103
3.2.2 Clculo dos Capacitores C1 e C2

As capacitncias C1 e C2 do conversor so calculadas a partir do valor da capacitncia
equivalente dada por (23). Dada razo cclica nominal de operao do conversor igual a 0,416 e
considerando a ondulao mxima de tenso no capacitor Ceq igual a 1% da tenso da fonte V1, ou
seja, DvCeq = 4 V, o valores da capacitncia requerida dadas por
I 62,5
2 Dnom (1 Dnom ) 2 2 0, 416 (1 0, 416)
Ceq n 3, 2 59,5 106 F .
DVCeq f s 4 40 103
Portanto, para a razo cclica nominal de operao do conversor, os valores das

capacitncias C1 e C2 so dadas por
C1 (1 Dnom ) Ceq (1 0, 416) 59,5 106 34,7 106 F ,
C2 Dnom Ceq 0, 416 59,5 106 24,8 106 F.
Optou-se por utilizar capacitores de polipropileno com valores iguais a 100 F / 630V, do
fabricante EPCOS.
3.3 Projeto do Controlador de Corrente

Para o controle da corrente no indutor L2 , segundo a planta GiL 2 ( s) definida na equao (41)
, foi utilizado o controlador PI, cuja funo de transferncia apresentada na equao (42).
27
s z
Cv ( s) kc (42)
s
A funo de transferncia de lao aberto no compensada, em funo da no existncia de
filtragem ou condicionamento de sinal na leitura da corrente iL2 , que na prtica dever existir em
funo dos rudos inerentes a este tipo de aplicao, definida por:

FTLAnc GiL 2 ( s) (43)
Para uma frequncia de cruzamento igual a:

c 210kHz (44)
E margem de fase:
MF 40 (45)
A frequncia do zero do controlador que garante a margem de fase desejada para o sistem
compensado definida pela equao (46).
c
z 1.09612 105 (46)
tg MF 90 FTLAnc (c )

Logo, para que a frequncia de cruzamento seja igual a 10kHz o ganho do controlador ser
definido conforme a equao (47).
c
kc 0.01565083245 (47)
c z FTLAnc ( j )
2 2
Como resultado, a Figura 31 ilustra a funo de transferncia de lao aberto compensada,

com a devida frequncia de cruzamento e margem de fase projetada.
Figura 31 - Resposta em frequncia da funo de transferncia de lao aberto compensada.
28
4 RESULTADOS DE SIMULAO
A fim de validar toda a anlise terica e metodologia apresentada nos captulos anteriores, o
conversor cc-cc meia-ponte assimtrico com push-pull foi simulado no software PSIM e os
resultados de simulao so apresentados neste captulo. Assim, so apresentadas formas de onda
de tenso e corrente nos principais componentes do conversor em estudo operando em regime
permanente. Alm disso, so apresentados resultados de simulao para verificar a resposta
dinmica do sistema de controle.
4.1 Operao em Regime Permanente

Para os resultados de simulao realizados considerou-se o fluxo de potncia positivo
quando a potncia transferida da fonte V1 para a fonte V2, logo, o valor da referncia de corrente
positivo para a corrente circulando da fonte V1 para a fonte V2.
A Figura 32 apresenta a corrente e a tenso no indutor L para fluxo de potncia positivo.
Observa-se que a corrente no indutor apresenta um valor mdio igual ao valor de dez vezes o sinal
de referncia e com uma ondulao da corrente iL inferior ao valor de 6 A. J para o fluxo de
potncia negativo, mostrada na Figura 33, a corrente no indutor apresenta um valor mdio igual ao
valor do fluxo positivo com sinal negativo e com uma ondulao superior ao valor de 10 A.
Figura 32 Formas de onda da corrente e da tenso no indutor para

o fluxo de potncia positivo.
A Figura 34 e Figura 35 apresentam em detalhe a corrente e a tenso na indutncia

magnetizante Lm para os sentidos positivo e negativo de potncia, respectivamente. Observa-se que
a corrente no indutor magnetizante possui um valor mdio diferente de zero, devido modulao
assimtrica, como explicado anteriormente. A tenso sob o indutor igual tenso entre os pontos
a e b.
29
Figura 33 Formas de onda da corrente e da tenso no indutor para

o fluxo de potncia negativo.
Figura 34 Formas de onda da corrente e da tenso no indutor magnetizante

para o fluxo de potncia positivo.
Figura 35 Formas de onda da corrente e da tenso no indutor magnetizante

para o fluxo de potncia negativo.
A Figura 36 e Figura 37 mostram as correntes nas indutncias de disperso do transformador

Lr1 e Lr2 e a tenso vO para o fluxo de potncia positivo e negativo, respectivamente. Observa-se o
processo de comutao da corrente entre as indutncias e neste intervalo o valor da tenso vO zero.
30
Figura 36 Formas de onda das correntes nas indutncias de disperso e a

tenso antes do filtro vO para o fluxo de potncia positivo.
Figura 37 Formas de onda das correntes nas indutncias de disperso e a

tenso antes do filtro vO para o fluxo de potncia negativo.
Na Figura 38 e na Figura 39 so mostradas as correntes nas indutncias de disperso e as

tenses nos interruptores S3 e S4 para o fluxo de potncia positivo e negativo, respectivamente.
Observa-se que os valores de tenso diferentes nos interruptores, devido modulao utilizada.
Figura 38 Formas de onda das correntes nas indutncias de disperso e as

tenses nos interruptores S3 e S4 para o fluxo de potncia positivo.
31
Figura 39 Formas de onda das correntes nas indutncias de disperso e as

tenses nos interruptores S3 e S4 para o fluxo de potncia negativo.
A Figura 40 e a Figura 41 apresentam em detalhe as formas de onda do sinal modulador e da

triangular, para os sentidos positivo e negativo de potncia, respectivamente. Verifica-se que a
inclinao do sinal modulador menor do que a inclinao da triangular, para os dois sentidos.
Figura 40 Formas de onda do sinal modulador e da triangular para

o fluxo de potncia positivo.
Figura 41 Formas de onda do sinal modulador e da triangular para

o fluxo de potncia negativo.
32
4.2 Operao em Regime Dinmico

Com o objetivo de verificar a resposta dinmica do sistema de controle, foram realizadas
simulaes com a aplicao de degraus na referncia de controle da corrente, testando assim a
bidirecionalidade do conversor em estudo.
A Figura 42 apresenta o comportamento da corrente nos indutor L e a referncia de corrente
para um ensaio em que ocorre inverso do fluxo de potncia, realizado atravs da inverso do sinal
de referncia da malha de controle da corrente. Observa-se nas formas de onda que o conversor
comporta-se de forma satisfatria frente a variaes e inverses do fluxo de potncia, a corrente no
indutor segue a referncia de controle aplicada.
Figura 42 Comportamento da corrente nos indutor L e da referncia de corrente iRef

quando ocorre inverso do fluxo de potncia.
A Figura 43 apresenta um teste para inverso do fluxo de potncia de negativo (da fonte V2
para a fonte V1) para positivo (da fonte V1 para a fonte V2). Atravs da forma de onda da corrente no
indutor L, verifica-se que a malha de corrente apresenta uma rpida resposta dinmica com
overshoot de aproximadamente 8 A e com um tempo de acomodao de aproximadamente 20 ms.
Figura 43 Comportamento da corrente no indutor L quando ocorre inverso

do fluxo de potncia negativo para positivo.
A Figura 44 apresenta um teste para inverso do fluxo de potncia de positivo (da fonte V1
para a fonte V2) para negativo (da fonte V2 para a fonte V1). Para este teste, o overshoot da corrente
33
apresentado de aproximadamente 12 A com um tempo de acomodao inferior ao do teste

anterior, apresenta um tempo inferior a 20 ms.
Figura 44 Comportamento da corrente no indutor L quando ocorre inverso

do fluxo de potncia positivo para negativo.
A Figura 45 apresenta o comportamento do sinal da moduladora e da triangular durante os

testes de inverso do fluxo de potncia. Verifica-se que h a saturao do sinal modulador; isto
inevitvel, visto que esta uma situao extrema em que uma variao brusca e com valor bastante
elevado aplicada a referncia de corrente. Este efeito pode ser minimizado com o uso de um
circuito pr-filtro na referncia de corrente.
Figura 45 Comportamento do sinal da moduladora e da triangular

durante os testes de inverso do fluxo de potncia.
A Figura 45 apresenta as tenses nos capacitores C1 e C2 durante os testes de inverso do

fluxo de potncia.
34
Figura 46 Comportamento das tenses nos capacitores durante os testes

de inverso do fluxo de potncia.
35
5 CONCLUSES
Este trabalho apresentou o estudo de um conversor cc-cc bidirecional isolado meia-ponte
assimtrico associado com push-pull alimentado em corrente para aplicaes em altas tenses no
barramento de alimentao e elevadas correntes no barramento secundrio. As principais vantagens
do conversor so: o uso de poucos componentes na estrutura topolgica, o emprego do controle por
modulao fixa; e a possibilidade de obteno comutao sob tenso nula (Zero-Voltage Switching -
ZVS) naturalmente.
Foi realizado o estudo detalhado da topologia proposta, onde foram desenvolvidas equaes
matemticas que podem ser utilizadas para o projeto e dimensionamento do conversor. Tambm foi
explorada uma estratgia de controle simples que realizasse o controle da corrente no indutor de
armazenamento de energia.
Durante o estudo, pode-se verificar que o conversor apresenta uma grande sensibilidade
variaes paramtricas, interao entre os elementos do circuito; O que indica a necessidade de um
controle mais elaborado.
A funo de transferncia da planta de controle de corrente no indutor foi modelada, bem
como o projeto do controlador foi realizado. Observou-se que o balano das tenses nos capacitores
de armazenamento de energia ocorreu de forma natural, no necessitando de malha de controle
adicional.
Para validar o estudo da topologia proposta foram realizadas simulaes computacionais em
regime permanente e dinmico. Atravs das simulaes foi possvel validar todos os conceitos
tericos apresentados neste trabalho. Com isso, o funcionamento do conversor foi avaliado como
satisfatrio, logo, possvel concluir que os objetivos foram alcanados, tornando esta topologia
uma alternativa interessante para aplicaes com altas tenses no barramento de alimentao e
elevadas correntes no barramento secundrio.
Os esforos de tenso nos semicondutores diferentes, devido modulao assimtrica. Alm
disso, o conversor apresenta a necessidade de um circuito de grampeamento das tenses nos
interruptores da topologia push-pull quando opera com fluxo de potncia negativo.
36
6 REFERNCIAS BIBLIOGRFICAS
[1] YILMAZ, M.; KREIN, P.T. Review of the Impact of Vehicle-to-Grid Technologies on
Distribution Systems and Utility Interfaces. Power Electronics, IEEE Transactions on,
vol.28, no.12, p. 5673-5689, Dez. 2013.
[2] BARBI, I. Conversores Estticos cc-cc Bidirecionais. Notas de Aula (Disciplina Tpicos
Especiais em Eletrnica de Potncia: Conversores cc-cc Bidirecionais), Programa de Ps-
Graduao em Engenharia Eltrica - Universidade Federal de Santa Catarina, Florianpolis -
SC, 2014.
[3] BARBI, I.; Souza, F. P. Conversores CC-CC isolados de alta freqncia com comutao
suave. Florianpolis : Ed. dos autores, 1999.
[4] COLLING, Ivan Eidt. Conversor cc-cc meia-ponte ZVS-PWM: anlise, projeto e
experimentao. Dissertao (Mestrado em Engenharia Eltrica), Universidade Federal de
Santa Catarina, Florianpolis - SC, 1994.
37
7 ANEXO ESQUEMTICO DE SIMULAO

A Figura 47 apresenta o esquemtico do circuito de potncia e do circuito de controle
utilizados na simulao computacional.
Figura 47 Esquemtico de simulao dos circuitos de potncia e de controle.
38

Centro Tecnolgico
CONVERSOR CC-CC ISOLADO BIDIRECIONAL

TIPO T / PUSHPULL
Acadmicos:
Delvanei G. Bandeira Jr.
Gilberto Valentim Silva
Roberto Buerger
Disciplina:
EEL410139 T. A. Eletrnica de Potncia: Conversores Estticos CC-CC Bidirecionais
Professor:
Ivo Barbi, Dr.-Ing.
MAIO/2014
Caixa Postal 5119 CEP 88040-970 Florianpolis SC

Tel. : (0xx48) 331-9204 Fax: (0xx48) 234-5422 Internet: www.inep.ufsc.br
FIGURAS
Figura 1.1 - Conversor CC-CC Isolado. ........................................................................... 4

Figura 1.2 - Conversor CC-CC Isolado tipo VI................................................................. 4
Figura 1.3 - Conversor CC-CC isolado Tipo T / Push-Pull. ............................................. 4
1
Figura 1.4 - Sinais de Controle do Conversor TT-Push-Pull. ........................................... 5

Figura 1.5 - Controle das Chaves do Conversor TT-Push-Pull........................................ 5
Figura 1.6 - Sinais intermedirios de comando. .............................................................. 6
Figura 1.7 - Sinais de comando. ...................................................................................... 6
Figura 1.8 - Etapas de funcionamento (1/6) - P>0. .......................................................... 6
Figura 1.9 - Etapas de funcionamento (2/6) - P>0. .......................................................... 7
Figura 1.10 - Etapas de funcionamento (3/6) - P>0. ........................................................ 7
Figura 1.14 - Ondulao de corrente de sada - P>0. ..................................................... 9
Figura 1.15 - Perda de razo cclica - P>0. ..................................................................... 9
Figura 1.16 - Comutao de corrente - Push-Pull - P>0. ............................................... 10
Figura 1.17 - Etapas de funcionamento (1/4) - P<0. ...................................................... 10
Figura 1.21 - Ondulao de corrente de sada - P<0. ................................................... 12
Figura 1.22 - Comutao de corrente - Push-Pull - P<0. ............................................... 12
Figura 1.23 - Sobretenso nas chaves - Push-Pull - P<0. ............................................. 13
Figura 1.24 - Ganho esttico ideal - Conversor Tipo-T/Push-Pull. ................................ 13
Figura 1.25 - Perda de razo cclica - Push-Pull - P>0. ................................................. 14
Figura 1.26 - Circuito equivalente - Conversor TT-Push-Pull. ....................................... 14
Figura 1.27 Ganho esttico do conversor tipo T Push-Pull. .......................................... 15
Figura 1.28 Variao da indutncia 2 para diferentes pela razo cclica, para
diferentes valores de perda de razo cclica. ................................................................ 16
Figura 1.29 Circuito equivalente por valores mdios do conversor bidirecional Tipo T
Push-Pull. ...................................................................................................................... 16
Figura 1.30 Variao do fluxo de potncia em funo da razo cclica. ........................ 17
Figura 1.31 Valor Eficaz da corrente nos interruptores 1,2, parametrizado em relao
corrente na carga. ......................................................................................................... 17
2
Figura 1.34: Valor Eficaz da corrente no enrolamento primrio do transformador pela
perda de razo cclica. .................................................................................................. 20
Figura 1.35 Valor Eficaz da corrente no enrolamento secundrio do transformador pela
perda de razo cclica. .................................................................................................. 20
Figura 2.1.1 Circuito equivalente durante as etapas de operao: (a) Interruptor S1 em
conduo e (b) Interruptor S1 bloqueado. ..................................................................... 22
Figura 2.1.2 Diagramas de Bode para a funo de transferncia que relaciona a
corrente no indutor L com a perturbao na razo cclica: (a) diagrama de mdulo (b)
diagrama de fase. .......................................................................................................... 24
Figura 2.1.3 Sinais de comando e formas de onda: (a) Corrente na indutancia L, (b)
sinal do modulador e sinal da portadora. ....................................................................... 25
Figura 2.1.4 Diagramas de Bode do controlador da corrente no indutor Lf: (a) Diagrama
do mdulo e (b) diagrama da fase. ................................................................................ 25
Figura 2.1.5 Diagrama de Bode da funo de transferncia de lao aberto compensada:
(a) Diagrama de mdulo, (b) Diagrama de fase. ........................................................... 26
Figura 2.1.6 Diagrama de blocos do controlador da corrente na indutncia L. ............. 27
Figura 2.1.7 Circuito do grampeador usado para P<0 ................................................... 27
Figura 2.1.1 Diagrama do conversor CC-CC bidirecional Tipo-T/Push-Pull. ................. 28
Figura 3.2.1: Comportamento da corrente de carga ...................................................... 29
Figura 3.2.2: Ondulaa da corrente 2 ....................................................................... 29
Figura 3.2.3: Comparao dos sinais de portadoras e a moduladora ........................... 30
Figura 3.2.4: Tenso aplicada ao primrio do transformador e tenso na entrada
da indutncia 2 ............................................................................................................ 30
Figura 3.2.5: Atuao do grampeador de tenso sobre a chave 5 do Push-Pull ......... 31
Figura 3.2.6: Corrente 1 do resistor 1 do circuito grampeador ............................. 31
3
NDICE
1. CONVERSOR CC-CC BIDIRECIONAL ............................................................................................... 4

1.1. CONVERSOR CC-CC ISOLADO ................................................................................................ 4
1.2. CONVERSOR CC-CC ISOLADO VI ............................................................................................ 4
1.3. CONVERSOR CC-CC ISOLADO TIPO T / PUSH-PULL ............................................................. 4
1.4. DEFINIO DOS MODULADORES ........................................................................................ 5
1.5. GANHO ESTTICO ..................................................................................................................... 13
1.6. ONDULAO DE CORRENTE NO INDUTOR DO FILTRO DE SADA ..................................................... 15
1.7. FLUXO DE POTNCIA ................................................................................................................. 16
1.8. ESFOROS NOS INTERRUPTORES 1,2 ....................................................................................... 17
1.9. ESFOROS NOS INTERRUPTORES 3,4 ....................................................................................... 18
1.10. ESFOROS NO TRANSFORMADOR .......................................................................................... 19
1.11. ESFOROS NOS INTERRUPTORES DO ENROLAMENTO SECUNDRIO .......................................... 21
1.12. VALIDAO DO CLCULO DOS ESFOROS ............................................................................... 21
2. MODELAGEM E CONTROLE ............................................................................................................ 22
2.1. CONTROLE DA CORRENTE NA CARGA ........................................................................................ 22
2.2. GRAMPEADOR DE TENSO .................................................................................................... 27
3. RESULTADOS DE SIMULAO ....................................................................................................... 27
3.1. VALIDAO DO MODELO ........................................................................................................ 27
3.2. CORRENTE 2 EM MALHA FECHADA ........................................................................................... 28
4. CONCLUSO ..................................................................................................................................... 31
4
1. CONVERSOR CC-CC BIDIRECIONAL
1.1. CONVERSOR CC-CC ISOLADO

Visando-se o isolamento entre as fontes, diversas topologias podem ser adotadas
para a implementao dos estgios primrio (E1) e secundrio (E2), conforme Figura
1.1.
Figura 1.1 - Conversor CC-CC Isolado.
1.2. CONVERSOR CC-CC ISOLADO VI

Considere ento um conversor com entrada em tenso e sada em corrente (VI),
Figura 1.2 - Conversor CC-CC Isolado tipo VI.
1.3. CONVERSOR CC-CC ISOLADO TIPO T / PUSH-PULL

Caso o "estgio primrio" (E1) seja implementado atravs de um conversor Tipo-
T (TTPWM) e o "estgio secundrio" (E2) via conversor Push-Pull, obtm-se o
conversor CC-CC isolado Tipo T / Push-Pull apresentado na Figura 1.3.
S2
V1 S5
L5
a T1
L2 R2
a b Vab
S3 S4
b
V2
V1 L6
S1 S6
Figura 1.3 - Conversor CC-CC isolado Tipo T / Push-Pull.

5
1.4. DEFINIO DOS MODULADORES

Uma vez definida a topologia a ser analisada, pode-se definir a estratgia de
modulao. Os sinais de portadora (Vport) e moduladora (Vmod), a serem obtidos a
partir da malha de controle, definem a razo cclica de operao (D). Um conjunto de
dois monoestveis inserido para a gerao de sinais intermedirios de comando,
Figura 1.4 - Sinais de Controle do Conversor TT-Push-Pull.
Em seguida a lgica de comando implementada, visando a completa operao de

ambos os estgios do conversor, vide Figura 1.5.
Figura 1.5 - Controle das Chaves do Conversor TT-Push-Pull.
Analisando-se inicialmente a lgica de comando implementada, alguns sinais

intermedirios de controle j podem ser determinados, conforme Figura 1.6 e Figura
1.7.
6
Figura 1.6 - Sinais intermedirios de comando.
Figura 1.7 - Sinais de comando.
Deve-se inicialmente definir como sentido positivo (P>0) o processamento de

energia primrio secundrio e, de maneira anloga (P<0) para o processamento
secundrio primrio.
Analisando-se a operao do conversor para regio de operao P>0, pode-se
determinar as etapas de operao indicadas na sequncia Figura 1.8 a Figura 1.13.
Habilitados:S1+S5 Conduzindo:S1+S5
Figura 1.8 - Etapas de funcionamento (1/6) - P>0.
7
Habilitados:S3+S4+S5+S6 Conduzindo:S3+S4+S5
Habilitados:S2+S6 Conduzindo:S2+D5+S6
8
Habilitados:S1+S5 Conduzindo:S1+S5+D6
Aps a anlise das principais etapas de operao, ainda que com algumas
simplificaes, tais como a relao de transformao unitria e a ausncia de
limitadores de tenso, algumas simulaes exploratrias podem ser efetuadas,
conforme sequncia Figura 1.14 a Figura 1.16.
9
Figura 1.14 - Ondulao de corrente de sada - P>0.
Pode-se notar claramente os trs nveis de tenso de entrada, alm da perda de

razo cclica (D), anteriormente prevista atravs da Figura 1.13 e, que ser
posteriormente detalhada.
Figura 1.15 - Perda de razo cclica - P>0.

10
Pode-se tambm analisar a comutao da corrente primria (Ip), conforme

Figura 1.16.
Figura 1.16 - Comutao de corrente - Push-Pull - P>0.

De forma anloga, ao analisar-se a operao do conversor para regio de
operao P<0, pode-se determinar as etapas de operao indicadas na sequncia
Figura 1.17 a Figura 1.20.
Figura 1.17 - Etapas de funcionamento (1/4) - P<0.
11
12
Novamente, detalhes como comutao da corrente primria (Ip) e perda de razo

cclica (D), ausente nesta regio, podem ser observados, conforme Figura 1.21 e
Figura 1.22.
Figura 1.21 - Ondulao de corrente de sada - P<0.
Figura 1.22 - Comutao de corrente - Push-Pull - P<0.

13
Outro fator de extrema importncia trata-se da tenso das chaves do estgio

push-pull, que, em primeira anlise, necessitaro de circuitos auxiliares grampeadores
de tenso.
Figura 1.23 - Sobretenso nas chaves - Push-Pull - P<0.
1.5. GANHO ESTTICO

Aps a anlise das etapas de funcionamento e, considerando-se a operao em
regime permanente, pode-se definir idealmente o ganho esttico do conversor:
( 1.5.1)
Figura 1.24 - Ganho esttico ideal - Conversor Tipo-T/Push-Pull.

14
Ou ainda, inserindo-se a relao de transformao (n N2/N1):
( 1.5.2)
Podendo-se ento identificar o intervalo de tempo (t) responsvel pelo

fenmeno da perda de razo cclica (D), conforme Figura 1.25.
D
Figura 1.25 - Perda de razo cclica - Push-Pull - P>0.
( 1.5.3)

Donde, pode-se determinar a influncia de D na tenso de sada (V2):
4 ( 1.5.4)
Definindo-se ento a "resistncia no dissipativa" (Req):
4
( 1.5.5)
Podendo tambm ser representado pelo circuito equivalente apresentado na

Figura 1.26
Figura 1.26 - Circuito equivalente - Conversor TT-Push-Pull.

15
Pode-se tambm reescrever a equao do ganho esttico considerando a perda

de razo cclica:
2 ( 1.5.6)
Devendo-se ento definir a perda de razo cclica (D) como:
( 1.5.7)

Analisando-se o comportamento do ganho esttico real, pode-se ento

determinar D para razo cclica oscilando entre 10 e 90%, conforme demonstra a
Figura 1.27.
4 ( 1.5.8)

Figura 1.27 Ganho esttico do conversor tipo T Push-Pull.
1.6. ONDULAO DE CORRENTE NO INDUTOR DO FILTRO DE SADA

Considerando a tenso aplicada sobre o indutor durante o intervalo . , obtm-se
a equao ( 1.6.1).
( 1.6.1)
.
Dividindo ambos os lados por e substituindo o ganho esttico do conversor na
equao ( 1.6.1), obtm-se a equao ( 1.6.2).
1 ( 1.6.2)
2
2
Isolado o indutor e aplicando uma parametrizao em funo dos parmetros
constantes na equao ( 1.6.2), obtm-se a equao ( 1.6.2).
16
1 ( 1.6.3)
2
2
O grfico da Figura 1.28 demonstra o comportamento da indutncia parametrizada em
funo da razo cclica, para diferentes valores de perda de razo cclica.
Figura 1.28 Variao da indutncia para diferentes pela razo cclica, para diferentes valores de perda
de razo cclica.
1.7. FLUXO DE POTNCIA

O processamento de energia em termos da razo cclica do conversor pode ser
demonstrado a partir do circuito equivalente ilustrado na Figura 1.29.
Figura 1.29 Circuito equivalente por valores mdios do conversor bidirecional Tipo T Push-Pull.
Aplicando a lei de Kirchhoff das tenses no circuito equivalente da Figura 1.29 resulta
na equao ( 1.7.1).
1 ( 1.7.1)
O grfico apresentado na Figura 1.30 mostra a inverso no fluxo de potncia

para diferentes valores de razo cclica.
17
Figura 1.30 Variao do fluxo de potncia em funo da razo cclica.
1.8. ESFOROS NOS INTERRUPTORES ,
O valor eficaz da corrente que flui pelos interruptores , calculado com a

equao ( 1.8.1).
. . ( 1.8.1)
1 4 .
. .
. . 4 .
A soluo para a equao ( 1.8.1) apresentada em ( 1.8.2)
3 6 5 ( 1.8.2)
O baco da Figura 1.31 demonstra o comportamento do valor da corrente eficaz

em um interruptor como funo da razo cclica e perda de razo cclica.
Figura 1.31 Valor Eficaz da corrente nos interruptores , , parametrizado em relao corrente na
carga.
18
1.9. ESFOROS NOS INTERRUPTORES ,
O valor eficaz da corrente que flui pelos interruptores , calculado com a

equao( 1.8.1( 1.9.1).
( 1.9.1)
1
.
.
2 1 ( 1.9.2)
O baco da Figura 1.32 demonstra o comportamento do valor eficaz da corrente

em um interruptor como funo da razo cclica.
carga.
O valor mdio da corrente que flui pelos interruptores , calculado com a

equao ( 1.9.3).
( 1.9.3)
1
, .
.
A soluo para a equao ( 1.9.3) apresentada em ( 1.9.4).
1 ( 1.9.4)
,
2
19
O baco da Figura 1.33 demonstra o comportamento do valor mdio da corrente

em um interruptor como funo da razo cclica.
carga.
1.10. ESFOROS NO TRANSFORMADOR

O valor eficaz da corrente que flui no enrolamento primrio do transformador
calculado com a equao ( 1.8.1).
( 1.10.1)
2 4
. .

3 3 2 ( 1.10.2)
O baco da Figura 1.34 demonstra o comportamento do valor eficaz da no

enrolamento primrio do transformador como funo da razo cclica e perda de razo
cclica.
20
Figura 1.34 Valor Eficaz da corrente no enrolamento primrio do transformador pela perda de razo
cclica.
O valor eficaz da corrente que flui no enrolamento secundrio do transformador

calculado com a equao ( 1.10.3).
( 1.10.3)
3 3 2 ( 1.10.4)
O baco da Figura 1.31 demonstra o comportamento do valor da corrente eficaz

em um interruptor como funo da razo cclica e perda de razo cclica.
Figura 1.35 Valor Eficaz da corrente no enrolamento secundrio do transformador pela perda de razo
cclica.
21
1.11. ESFOROS NOS INTERRUPTORES DO ENROLAMENTO

SECUNDRIO
O valor mdio da corrente que flui em um interruptor do retificador calculado com
a equao ( 1.11.1).
( 1.11.1)
1 2 2
, . . .
2
A soluo para a equao ( 1.11.1) apresentada em ( 1.11.2).
2 ( 1.11.2)
,
2
O valor eficaz da corrente que flui em um interruptor do retificador equivalente

ao valor eficaz da corrente no enrolamento secundrio do transformador, o qual j foi
calculado em ( 1.11.2) cujo resultado apresentado novamente em ( 1.11.3).
3 3 2 ( 1.11.3)
,
3
1.12. VALIDAO DO CLCULO DOS ESFOROS

A Tabela 1 compara os esforos obtidos por simulao e pelo uso das equaes
deduzidas para os esforos de corrente.
Grandeza Valor(Calculado) Valor(Simulado)
, 12,75 A 14,3 A
, 32,01 A 35,84 A
, 20,5 A 19,66 A
, 34,64 A 34,33 A
, 25 A 24,68 A
48,99 A 48,09 A
48,99 A 48,09 A
Tabela 1 Comparativo de esforos obtidos calculados e obtidos por simulao.
Pequenas divergncias so provocadas pela presena do circuito grampeador,

porm observa-se que o erro pequeno.
22
2. MODELAGEM E CONTROLE
Em conversores CC-CC bidirecionais o objetivo consiste em controlar a corrente na
indutncia , para controlar o fluxo de energia entre as fontes de tenso na entrada e
na sada. Conforme foi verificado na seo 1.7 a corrente sensvel variaes na
razo cclica, tornando invivel a operao deste conversor em malha aberta.
O controle da corrente feito ajustando a corrente de referncia da malha de
controle, se ela for positiva o fluxo de energia ocorre da fonte para . Se ela for
negativa a fonte recebe a energia de . Esta estratgia de controle necessita da
realimentao do valor mdio da corrente, e produz uma razo cclica na sada do
controlador, aqui denominada de razo cclica mdia.
2.1. CONTROLE DA CORRENTE NA CARGA

Considerando os estados topolgicos do conversor, no que diz respeito corrente
que circula pela indutncia , tem-se os circuitos equivalentes ilustrados na Figura 2.1.1.
Figura 2.1.1 Circuito equivalente durante as etapas de operao: (a) Interruptor S1 em conduo e (b)
Interruptor S1 bloqueado.
Para o circuito da Figura 2.1.1 (a) no intervalo 0 , tem-se:

( 2.1.1)
Para o circuito da Figura 2.1.1 (b), no intervalo , tem-se:
( 2.1.2)
0

23
( 2.1.3)

Perturbando a equao ( 2.1.3) com as equaes ( 2.1.4) e ( 2.1.5) e aplicando a

transformada de Laplace, tem-se:
( 2.1.4)
( 2.1.5)
( 2.1.6)
Desconsiderando os termos constantes, obtm-se a equao apresentada em (

2.1.7).
( 2.1.7)
Resolvendo para a corrente e dividindo pela perturbao na razo cclica

, obtm-se:
( 2.1.8)
O modelo de pequenos sinais obtido em ( 2.1.8) pode ser simplificado

considerando-se a resistncia srie da indutncia igual a zero, obtendo-se o
modelo apresentado em ( 2.1.9).
( 2.1.9)
O diagrama de Bode da funo de transferncia apresentado na Figura 2.1.2.

24
120
100
80
60
40 Teorico
20 AC Sweep
0
3 4
1 10 100 110 110
90
100
110 Teorico
AC Sweep
120
3 4
1 10 100 110 110
Figura 2.1.2 Diagramas de Bode para a funo de transferncia que relaciona a corrente no indutor L
com a perturbao na razo cclica: (a) diagrama de mdulo (b) diagrama de fase.
Desta forma necessrio implementar um controlador do tipo proporcional

integral para fornecer erro nulo para entradas do tipo degrau. A estrutura do controlador
apresentada na equao ( 2.1.10).
( 2.1.10)
O ganho proporcional deve ser escolhido para assegurar que a inclinao da

forma de onda do sinal de controle no se torne maior do que a inclinao do sinal da
portadora. Deste modo tem-se:
1 ( 2.1.11)

1 2
2
25
Figura 2.1.3 Sinais de comando e formas de onda: (a) Corrente na indutancia L, (b) sinal do modulador e
sinal da portadora.
A Figura 2.1.3 demonstra que a ondulao de corrente ocorre em um perodo
que equivale ao duplo da frequncia de chaveamento. Desta forma, a frequncia de
cruzamento pode ser escolhida at o valor da metade da frequncia de comutao, ou
seja:
( 2.1.12)
2
Com base nos critrios citados, foi escolhido o seguinte controlador:

( 2.1.13)
O diagrama de Bode do mdulo e da fase do controlador apresentado na

Figura 2.1.4.
20
20
Ci
40
3 4
1 10 100 110 110
20
40
60
80 Ci
100
3 4
1 10 100 110 110
Figura 2.1.4 Diagramas de Bode do controlador da corrente no indutor Lf: (a) Diagrama do mdulo e (b)
diagrama da fase.
26
Desta forma, a funo de transferncia do controlador corresponde equao (

2.1.14).
40 10 1 ( 2.1.14)
375
O diagrama de Bode do mdulo e da fase da funo de transferncia de lao

aberto apresentado na Figura 2.1.5.
150
100
50
FTMA
0
0
50
3 4
1 10 100 110 110
100
150
FTMA
200
3 4
1 10 100 110 110
Figura 2.1.5 Diagrama de Bode da funo de transferncia de lao aberto compensada: (a) Diagrama de
mdulo, (b) Diagrama de fase.
Desta forma, foi obtida a frequncia de corte equivalente a 4,3 kHz. A margem
de fase calculada com a equao ( 2.1.15).
180 | 2 | ( 2.1.15)
47,2 ( 2.1.16)
A sua implementao no software PSIM realizada atravs do diagrama de

blocos ilustrado na Figura 2.1.6.
27
Figura 2.1.6 Diagrama de blocos do controlador da corrente na indutncia L.
2.2. GRAMPEADOR DE TENSO

A operao bidirecional do conversor necessita de um circuito grampeador para
limitar a tenso sobre a chave durante seu bloqueio, em caso de potncia transferida
da fonte para a fonte .
A estrutura do circuito grampeador pode ser vista na Figura 2.1.7.
Figura 2.1.7 Circuito do grampeador usado para P<0
3. RESULTADOS DE SIMULAO
3.1. VALIDAO DO MODELO

Com o objetivo de validar os estudos realizados neste trabalho, uma simulao, no
programa PSim, foi realizada, cujo circuito corresponde ao da Figura 2.1.1 com
especificaes de projeto apresentadas na Tabela 2. So apresentados os resultados
da malha de corrente com as formas de onda caractersticas, tais como: tenso sobre
as chaves, tenso multinvel e corrente sobre a indutncia .
Especificaes do projeto original
Parmetro Valor
V1 400 V
Vo 48 V
28
I 50 A
5%
C C 2 H
R 2000
Tabela 2 Especificaes do conversor CC-CC MMC simulado.
A indutncia necessria para o projeto calculada com a equao ( 1.6.2),

substituindo os valores da na Tabela 2, resultando na equao.
400 1 7 48 0,95 2 80000 ( 2.1.1)

43,43
2,5
O circuito do conversor apresentado na Figura 2.1.1.
Figura 2.1.1 Diagrama do conversor CC-CC bidirecional Tipo-T/Push-Pull.
3.2. CORRENTE EM MALHA FECHADA
Na Figura 3.2.1 demonstra-se a inverso do fluxo de potncia, atravs da

variao do sentido da corrente i . Na Figura 3.2.2 so mostrados a corrente de
referncia em conjunto com a corrente i com detalhe no tempo de subida obtido pelo
controlador de corrente, em que na mesma figura verifica-se o comportamento da
razo cclica de controle.
29
I(L2) Iref
60
40
20
-20
-40
-60
0 0.02 0.04 0.06 0.08 0.1 0.12

Time (s)
Figura 3.2.1: Comportamento da corrente de carga
A Figura 3.2.1 demonstra a corrente submetida a variao na referncia da malha

de controle, comprovando a inverso do fluxo de potncia.
I(L2) Iref
51
50.5
50
49.5
49
0.0814 0.08145 0.0815 0.08155

Time (s)
Figura 3.2.2: Ondulaa da corrente
A Figura 3.2.2 ilustra a ondulao de corrente i , a qual pequena, conforme

previsto pelos clculos realizados.
A Figura 3.2.3 mostra o sinal do modulador e da portadora. Neste caso no

ocorreu mltiplos cruzamentos, pois foi adotado um ganho para o controlador dentro
dos limites estabelecidos na seo 3.2.
30
Vport Vmod
1.5
0.5
0.0814 0.08145 0.0815 0.08155

Time (s)
Figura 3.2.3: Comparao dos sinais de portadoras e a moduladora
A Figura 3.2.4 mostra a tenso nos terminais do enrolamento primrio do

transformador (V ) e a tenso nos terminais no enrolamento secundrio do
transformador (nV ). Fica claro o efeito da perda de razo cclica, pois ocorre um
atraso entre a aplicao da tenso V e a tenso nV . Este efeito pequeno, pois o
projeto adotou indutncia de disperso pequena.
Vab V0
400
200
-200
-400
0.08055 0.08056 0.08057 0.08058 0.08059

Time (s)
Figura 3.2.4 Tenso aplicada ao primrio do transformador e tenso na entrada da indutncia
A Figura 3.2.5 mostra a tenso no circuito grampeador, a tenso em um interruptor do

conversor Push-Pull (S ) e a tenso no enrolamento secundrio do transformador (V ),
considerando processamento de energia 0. A tenso foi limitada e permitiu obter
comutao dos interruptores do conversor Push-Pull. Na Figura 3.2.6 mostrada a
corrente que circula no resistor do circuito grampeador, ilustrando a perda constante de
energia ao longo de sua operao, o que uma desvantagem ao se empregar circuitos
grampeadores dissipativos.
31
Vs5 Vsnubber
300
200
100
0
V0
200
150
100
50
0
0.09228 0.0923 0.09232
Time (s)
Figura 3.2.5: Atuao do grampeador de tenso sobre a chave do Push-Pull
I(R6)
0.171
0.1708
0.1706
0.1704
0.1702
0.17
0.1698
0.045 0.0452 0.0454 0.0456 0.0458

Time (s)
Figura 3.2.6: Corrente do resistor do circuito grampeador
Calculando as perdas do circuito grampeador de tenso, apresentada na Figura

3.2.6, com a equao ( 3.2.1), obtm-se ( 3.2.2).
2 ( 3.2.1)
2 0,17 2000 115,6 ( 3.2.2)
4. CONCLUSO
Foi verificado que o conversor CC-CC bidirecional Tipo T Push-Pull possui trs
nveis de tenso na sada. A frequncia da corrente duas vezes maior do que a
frequncia de comutao, o que resulta em um indutor com indutncia at duas vezes
menor.
32
Durante o processamento de energia do conversor Tipo T para o conversor

Push-Pull foi verificado o efeito da perda de razo cclica. Tal perda reduz o valor
mdio da tenso na carga e dependente da corrente na carga e da indutncia de
disperso do transformador. Ao projetar o transformador, uma boa prtica consiste em
utilizar tcnicas para reduzir ao mximo a indutncia de disperso.
A deduo dos esforos de corrente demonstrou que o lado secundrio do

conversor apresenta os maiores esforos de corrente. O uso de interruptores com
baixa resistncia podem melhorar o desempenho do conversor. Quando o
processamento de energia ocorre do conversor Tipo T para o conversor Push-Pull, os
diodos do enrolamento secundrio do transformador conduzem. Este cenrio
favorvel para implementar retificao sncrona.
Os resultados de simulao validam a anlise desenvolvida neste trabalho e

demonstram que este conversor interessante para aplicaes em veculos eltricos,
cuja operao bidirecional do fluxo de potncia indispensvel.
33
5. BIBLIOGRAFIA
[1] Barbi. Ivo, Notas de Aula: T.A. Eletrnica de Potncia: Conversores Estticos CC-
CC Bidirecionais - Santa Catarina. Universidade Federal de Santa Catarina,
14/05/2014.
RELATRIO
Conversor cc-cc Bidirecional Isolado Simtrico

Hbrido em Ponte Completa
DISCIPLINA
Conversores Estticos CC-CC Bidirecionais
Professor:
Ivo Barbi
Equipe:
Davi Rabelo Joca
Jssica Santos Guimares
Rodrigo de Souza Santos
Florianpolis, maio de 2014

SUMRIO
1. INTRODUO................................................................. 1
1.1 CONVERSORES CC-CC ISOLADOS ..................................................... 1
1.1.1 Quanto caracterstica das fontes empregadas..................... 2
1.1.2 Quanto corrente no transformador ..................................... 2
1.2 TOPOLOGIA ESCOLHIDA ................................................................. 3
1.2.1 Outras Topologias Hbridas................................................... 3
2. ANLISE ESTTICA ...................................................... 5
2.1 DESCRIO DO MODULADOR ......................................................... 5
2.2 ETAPAS DE OPERAO E FORMAS DE ONDA ................................... 7
2.2.1 Potncia Positiva ................................................................... 7
2.2.2 Potncia Negativa ............................................................... 12
3. MODELAGEM EM ESPAO DE ESTADOS .................17
3.1 PR-ANLISE DOS ESTADOS TOPOLGICOS ................................. 17
3.2 CIRCUITOS EQUIVALENTES .......................................................... 18
3.3 MODELAGEM POR ESPAO DE ESTADO MDIO............................ 25
3.4 CIRCUITO EM REGIME PERMANENTE ............................................ 27
3.5 OBTENO DAS FUNES DE TRANSFERNCIAS ........................... 32
4. PROJETO DO CONVERSOR .........................................35
4.1 ESPECIFICAES .......................................................................... 35
4.2 DIMENSIONAMENTO DO CIRCUITO DE POTNCIA ......................... 35
4.2.1 Clculo da Indutncia L ...................................................... 36
4.2.2 Clculo da indutncia ressonante ........................................ 37
4.2.3 Dimensionamento dos Capacitores ...................................... 37
4.2.4 Dimensionamento dos interruptores (lado primrio) .......... 38
4.2.5 Dimensionamento dos interruptores (lado secundrio) ....... 38
4.2.6 Escolha dos componentes .................................................... 39
4.3 PROJETO DO COMPENSADOR ........................................................ 40
5. RESULTADOS DE SIMULAO...................................43
5.1 SIMULAES................................................................................. 43
6. CONCLUSES ................................................................48
REFERNCIAS BIBLIOGRFICAS ..................................50
LISTA DE FIGURAS
Figura 1.1 Estrutura genrica de um conversor cc-cc isolado. ... 1
Figura 1.2 Conversor cc-cc Bidirecional Isolado do tipo V-I. ..... 2
Figura 1.3 Conversor cc-cc isolado bidirecional hbrido a
capacitor chaveado em ponte completa. ............................................ 3
Figura 1.4 Conversor cc-cc isolado unidirecional hbrido a
capacitor chaveado em meia ponte. ................................................... 4
Figura 1.5 Conversor cc-cc isolado bidirecional hbrido a
capacitor chaveado. ........................................................................... 4
Figura 2.1 Sinais de gatilho para o conversor em estudo. .......... 6
Figura 2.2 Primeira etapa de operao para o fluxo de potncia
positivo. ............................................................................................. 7
Figura 2.3 Segunda etapa de operao para o fluxo de potncia
positivo. ............................................................................................. 8
Figura 2.4 Terceira etapa de operao para o fluxo de potncia
positivo. ............................................................................................. 8
Figura 2.5 Quarta etapa de operao para o fluxo de potncia
positivo. ............................................................................................. 9
Figura 2.6 Quinta etapa de operao para o fluxo de potncia
positivo. ............................................................................................. 9
Figura 2.7 Sexta etapa de operao para o fluxo de potncia
positivo. ........................................................................................... 10
Figura 2.8 Principais formas de onda para o fluxo de potncia
positivo. ........................................................................................... 11
Figura 2.9 Primeira etapa de operao para o fluxo de potncia
negativo. .......................................................................................... 12
Figura 2.10 Segunda etapa de operao para o fluxo de potncia
negativo. .......................................................................................... 13
Figura 2.11 Terceira etapa de operao para o fluxo de potncia
negativo. .......................................................................................... 13
Figura 2.12 Quarta etapa de operao para o fluxo de potncia
negativo. .......................................................................................... 14
Figura 2.13 Quinta etapa de operao para o fluxo de potncia
negativo. .......................................................................................... 14
Figura 2.14 Sexta etapa de operao para o fluxo de potncia
negativo. .......................................................................................... 15
Figura 2.15 Principais formas de onda para o fluxo de potncia
negativo. .......................................................................................... 16
Figura 3.1 Circuito equivalente para a primeira etapa de
operao. ......................................................................................... 19
Figura 3.2 Circuito equivalente para a primeira etapa de
operao sem o capacitor redundante. ............................................. 19
Figura 3.3 Circuito equivalente para a terceira etapa.............. 21
Figura 3.4 Circuito equivalente para a quarta etapa. .............. 23
Figura 3.5 Circuito equivalente para a sexta etapa de operao.
........................................................................................................ 24
Figura 3.6 Circuito equivalente. .............................................. 27
Figura 3.7 Circuito equivalente em regime permanente........... 28
Figura 3.8 Simulao da corrente de carga em funo do duty-
cycle para vrios valores de resistncia do indutor. ......................... 29
Figura 4.1 Formas de onda de tenso e corrente no indutor de
sada. ............................................................................................... 36
Figura 4.2 Formas de onda de tenso aplicada entre os pontos a
e b e da tenso retificada vista no secundrio.................................. 37
Figura 4.3 Resposta em frequncia da planta de corrente. ...... 40
Figura 4.4 Resposta em frequncia da FTLA do sistema. ....... 42
Figura 5.1 Esquemtico do circuito de potncia. (a) Primrio
(b) Secundrio. ................................................................................ 44
Figura 5.2 Esquemtico do circuito de modulao e controle. . 44
Figura 5.3 Formas de onda da corrente no indutor, referncia de
controle e razo cclica. ................................................................... 45
Figura 5.4 Detalhe da ondulao de alta frequncia no sinal de
controle. .......................................................................................... 45
Figura 5.5 Formas de onda da corrente no indutor, referncia de
controle e tenses nos capacitores. .................................................. 46
Figura 5.6 Formas de onda das tenses aplicada ao primrio do
transformador e a tenso retificada aplicada ao secundrio. ............ 46
Figura 5.7 Formas de onda das tenses aplicada ao primrio do
transformador, a tenso retificada aplicada ao secundrio e a tenso
no capacitor de grampeamento. ....................................................... 47
Figura 5.8 Formas de onda das tenses no circuito grampeador
e nos interruptores no lado secundrio, considerando potncia
negativa. .......................................................................................... 47
Figura 6.1 Conversor proposto com mais estgios no conversor
do lado primrio. ............................................................................. 49
Captulo 1
1. Introduo
Atualmente, a converso de energia atravs de conversores
estticos cc-cc possui grande importncia. Dentre as diversas
aplicaes, pode-se destacar a rea de telecomunicaes. Nessas
aplicaes, comumente, conversores estticos isolados so
empregados.
As razes para a utilizao dessa classe de conversores, alm da
isolao galvnica inerente a isolao, a possibilidade de obter
maior ganho esttico, aproveitando-se da relao de transformao e
a reduo dos esforos de tenso sobre os interruptores.
Alm disso, torna possvel a utilizao de diversas configuraes
de topologias para estgios a montante e a jusante do transformador,
ampliando a variedade de aplicaes.
1.1 CONVERSORES CC-CC ISOLADOS
Conversores cc-cc isolados so conversores que possuem isolao

galvnica entre a fonte e a carga (para o caso unidirecional) ou entre
duas fontes (para o caso bidirecional). A estrutura genrica de um
conversor cc-cc isolado est apresentada na Figura 1.1.
Figura 1.1 Estrutura genrica de um conversor cc-cc isolado.

2
Na Figura 1.1, a fonte de tenso V1 transfere energia para a fonte

de corrente I2. Como a energia trocada entre uma fonte de tenso
e uma fonte de corrente, pode-se afirmar que esse conversor do tipo
V-I. Para simplificar, apresentam-se as seguintes classificaes para
conversores cc-cc bidirecionais.
1.1.1 Quanto caracterstica das fontes empregadas
Quanto s caractersticas das fontes empregadas, podem-se definir

dois tipos de conversores: os conversores cc-cc bidirecionais
isolados do tipo V-V e os conversores cc-cc bidirecionais
isolados do tipo V-I [1].
Os conversores do tipo V-V so aqueles que conectam duas fontes
de tenso. Um exemplo caracterstico desse tipo de conversor o
Dual Active Bridge (DAB). O conversor DAB inclusive pode ser
utilizado em aplicaes especiais como o Solid State Transformer
(SST).
Os conversores do tipo V-I so aqueles que conectam uma fonte
de tenso e uma fonte de corrente. Eles so adequados para
aplicaes onde uma das fontes drena, ou fornece um nvel de
corrente mais elevada comparada a outra fonte de energia.
Aplicaes em telecomunicaes onde os nveis de tenso de sada
so relativamente baixos, na faixa de 48 V, so adequadas para esse
tipo de conversor. A fonte de corrente realizada a partir da
associao de uma fonte de tenso com uma fonte de corrente, tal
qual apresentado na Figura 1.2.
Figura 1.2 Conversor cc-cc Bidirecional Isolado do tipo V-I.
1.1.2 Quanto corrente no transformador
Dependendo da topologia escolhida para o conversor cc-cc isolado,

a corrente no enrolamento primrio pode, ou no, possuir um valor
mdio. Caso a corrente no transformador possua valor mdio,
caracteriza um conversor cc-cc bidirecional assimtrico. Os
conversores assimtricos podem ser constitudos a partir de
topologias clssicas, tais como SEPIC, Flyback ou Ck. Porm, por
3
possuir componente mdia de corrente e, consequentemente, de fluxo

magntico, resulta em transformadores com maior volume.
Dual ao conceito anterior, os conversores cc-cc bidirecionais
simtricos so caracterizados por no possuir valor mdio de fluxo
magntico no transformador. Claramente isso resulta em
transformadores com menor volume, comparando em relao aos
conversores assimtricos. Em contrapartida, so necessrias
topologias mais complexas, como as topologias multinveis.
1.2 TOPOLOGIA ESCOLHIDA
Classificando o conversor sob estudo como um conversor cc-cc

isolado simtrico bidirecional do tipo VI, prope-se a seguinte
topologia para objeto de estudo.
Figura 1.3 Conversor cc-cc isolado bidirecional hbrido a capacitor chaveado em ponte
completa.
1.2.1 Outras Topologias Hbridas
Destacando que um dos diferenciais da topologia proposta o uso

de uma topologia Hbrida a Capacitor Chaveado (HSC) como
primeiro pr-estgio, torna-se interessante a apresentao de outras
topologias que tambm se utilizam de um estgio HSC em
conversores cc-cc isolados.
O primeiro trabalho apresentado [2], apresenta uma topologia
unidirecional, porm o estgio de entrada composto por um
conversor HSC. Em relao ao ttulo adotado na topologia proposta,
o conversor apresentado no artigo supracitado poderia ser
4
denominado como um HSC em meia ponte, uma vez que o capacitor

flutuante dividido (split capacitor) e um dos terminais do
transformador conectado no ponto central dos capacitores. A
Figura 1.4 apresenta a topologia.
Figura 1.4 Conversor cc-cc isolado unidirecional hbrido a capacitor chaveado em meia
ponte.
Outra topologia proposta em [3] tambm utiliza um pr-estgio

a capacitor chaveado. Nessa topologia, ao invs da topologia push-
pull utiliza-se o current-doubler, em portugus, dobrador de corrente.
Essa topologia adequada para aplicaes onde os esforos de
corrente so relativamente altos, que o caso da topologia em
questo.
Figura 1.5 Conversor cc-cc isolado bidirecional hbrido a capacitor chaveado.

5
Captulo 2
2. Anlise Esttica
Nesse captulo ser realizada a anlise esttica do conversor
estudado. A anlise compreende o estudo do modulador, os possveis
estados topolgicos e as principais formas de onda do conversor.
2.1 DESCRIO DO MODULADOR
A escolha dos sinais de gatilho de inegvel importncia para o

funcionamento de qualquer conversor esttico. So os sinais de
gatilho que definem os estados topolgicos para cada perodo de
chaveamento.
O modulador o corao de um conversor esttico[1]
O sinal de gatilho dos interruptores da topologia em estudo est

6
Figura 2.1 Sinais de gatilho para o conversor em estudo.
Os sinais dos interruptores S 1 a S4 , S33 e S44 possuem razo

cclica igual a 0,5. O conjunto de pulsos S 1/S2 possui uma defasagem
de um ngulo do conjunto de pulsos S3/S4 . essa defasagem que
ir definir a energia trocada entre as duas fontes.
Analisando a primeira metade do perodo de comutao, o
intervalo onde S 1 e S3 esto em conduo o intervalo onde h
transferncia de energia. Nesse intervalo, o interruptor S6 deve ser
mantido em bloqueio. A mesma anlise cabe para a segunda metade
do perodo de comutao, porm agora o interruptor S6 que deve
ser mantido em bloqueio.
O intervalo onde S5 ou S6 so mantidos em bloqueio ser definido
como
T
D , (2.1)
2
onde 0 > D > 1.
A varivel D ser utilizada para controlar a quantidade e o
sentido da energia transferida entre as duas fontes. Esse intervalo se
relaciona com o ngulo de defasagem conforme (2.2).

D= (2.2)

7
2.2 ETAPAS DE OPERAO E FORMAS DE ONDA
O conversor em estudo possui fluxo de energia bidirecional.

Entretanto, h diferentes estados topolgicos para cada fluxo. Ento,
sero analisadas as etapas separadamente para cada sentido de
energia. O fluxo de energia positivo, o primeiro a ser estudado,
ocorre quando a fonte V1 transfere energia para a fonte V 2.
Na anlise das etapas de operao, foram consideradas algumas
hipteses simplificativas, que esto citadas a seguir.
Todos os interruptores so considerados ideais, i.e., no sero
consideradas perdas de comutao ou conduo nos
semicondutores.
Os elementos passivos L e C3 possuem resistncia srie.
O efeito da indutncia magnetizante no ser considerado nessa
anlise. A indutncia de disperso do transformador ser
representada pela indutncia Lr.
Os sinais de gatilho dos interruptores so definidos pela Figura
2.1.
2.2.1 Potncia Positiva
Para o fluxo de potncia positivo, o conversor possui seis estados

topolgicos distintos.
Na primeira etapa (t1), descrita na Figura 2.2, os interruptores
S2, S4, S44, S5 e S6 esto habilitados, porm apenas S2, S4 e S6 esto
conduzindo.
Figura 2.2 Primeira etapa de operao para o fluxo de potncia positivo.

8
Na segunda etapa (t2a), mostrada na Figura 2.3, os

interruptores S1, S4, S44 e S5 esto habilitados, porm apenas S1, S44,
S5 e D6 esto conduzindo. Alm disso, a corrente iLr comuta
progressivamente de D6 para S5. A tenso Vab igual metade da
tenso no barramento.
Figura 2.3 Segunda etapa de operao para o fluxo de potncia positivo.
Na terceira etapa (t2b), apresentada na Figura 2.4, os

interruptores S1, S4, S44 e S5 esto habilitados, porm apenas S1, S44 e
S5 esto conduzindo.
Figura 2.4 Terceira etapa de operao para o fluxo de potncia positivo.
Na quarta etapa (t3), descrita na Figura 2.5, os interruptores S1,

S3, S33, S5 e S6 esto habilitados, porm apenas S1, S3 e S5 esto
conduzindo. A tenso Vab igual zero.
9
Figura 2.5 Quarta etapa de operao para o fluxo de potncia positivo.
Na quinta etapa (t4a), mostrada na Figura 2.6, os interruptores

S2, S3, S33 e S6 esto habilitados, porm apenas S2, S33, D5 e S6 esto
conduzindo. Alm disso, a corrente iLr comuta progressivamente de
D5 para S6. A tenso Vab igual metade da tenso no barramento
com sinal negativo.
Figura 2.6 Quinta etapa de operao para o fluxo de potncia positivo.
Na sexta e ltima etapa (t4b), apresentada na Figura 2.7, os

S6 esto conduzindo.
10
Figura 2.7 Sexta etapa de operao para o fluxo de potncia positivo.
Assim, so descritas as principais formas de onda para o

conversor operando com potncia positiva na Figura 2.8.
11
Figura 2.8 Principais formas de onda para o fluxo de potncia positivo.

12
2.2.2 Potncia Negativa
Para o fluxo de potncia negativo, tambm existem seis estados

topolgicos distintos. Diferentemente da operao com fluxo de
potncia positiva, faz-se necessria utilizao de um circuito
grampeador nos interruptores S5 e S6 para que o funcionamento do
conversor esteja adequado.
Na primeira etapa (t1), descrita na Figura 2.9, os interruptores
conduzindo.
Figura 2.9 Primeira etapa de operao para o fluxo de potncia negativo.
Na segunda etapa (t2a), mostrada na Figura 2.10, os

interruptores S1, S4, S44 e S5 esto habilitados, porm apenas S1, S44,
S5 e o circuito grampeador esto conduzindo. Alm disso, a corrente
iL comuta progressivamente do circuito grampeador para S5. A
tenso Vab igual metade da tenso no barramento.
13
Figura 2.10 Segunda etapa de operao para o fluxo de potncia negativo.
Na terceira etapa (t2b), apresentada na Figura 2.11, os

S5 esto conduzindo.
Figura 2.11 Terceira etapa de operao para o fluxo de potncia negativo.
Na quarta etapa (t3), descrita na Figura 2.12, os interruptores

conduzindo. A tenso Vab igual zero.
14
Figura 2.12 Quarta etapa de operao para o fluxo de potncia negativo.
Na quinta etapa (t4a), mostrada na Figura 2.13, os interruptores

S2, S3, S33 e S6 esto habilitados, porm apenas S2, S33, S6 e o circuito
grampeador esto conduzindo. Alm disso, a corrente iLr comuta
progressivamente o circuito grampeador para S6. A tenso Vab igual
metade da tenso no barramento com sinal negativo.
Figura 2.13 Quinta etapa de operao para o fluxo de potncia negativo.
Na sexta e ltima etapa (t4b), apresentada na Figura 2.14, os

S6 esto conduzindo.
15
Figura 2.14 Sexta etapa de operao para o fluxo de potncia negativo.
Assim, so descritas as principais formas de onda para o

conversor operando com potncia negativa na Figura 2.15.
16
Figura 2.15 Principais formas de onda para o fluxo de potncia negativo.

17
Captulo 3
3. Modelagem em Espao de
Estados
Feita a anlise dos estados topolgicos, torna-se necessrio obter
as equaes que representam o comportamento do conversor, em
regime esttico ou dinmico. Para isso, o conversor ser modelado
em espao de estados, que uma ferramenta eficiente e sistemtica
para obteno dos modelos requeridos.
3.1 PR-ANLISE DOS ESTADOS TOPOLGICOS
No captulo anterior, foram apresentados os estados topolgicos

para ambos os fluxos de energia. Dentre os principais drawbacks
destaca-se a energia perdida no circuito grampeador durante o fluxo
de energia negativo. A energia dissipada no circuito grampeador est
diretamente relacionada com a energia armazenada no indutor
ressonante Lr.
Sabendo que o conversor deve operar nos dois fluxos de energia,
devem-se analisar mtodos para reduzir a energia dissipada no
circuito grampeador. Dentre os mtodos possveis, pode-se citar a
utilizao de circuitos de grampeamento regenerativo ou ainda a
utilizao de grampeamento ativo. Porm, a implementao dessas
tcnicas incide no aumento da complexidade da topologia.
A alternativa adotada nesse trabalho foi reduzir ao mximo o
valor da indutncia Lr. Isso incide na reduo do intervalo de perda
de razo cclica, quando o fluxo de energia do conversor positivo. A
desvantagem a reduo da faixa de carga para obter comutao
suave, para os interruptores do estgio E1. Este relatrio no ir
contemplar a anlise de comutao do conversor proposto. Como
18
referncia para estudos sobre comutao suave para conversores

isolados sugere-se a referncia [4].
A reduo do valor da indutncia Lr faz com que as etapas de
perda de razo cclica e a etapa em que o diodo do circuito de
grampeamento est em conduo tenham durao reduzida. Ento,
na anlise do modelo do conversor essas etapas no sero
consideradas. Matematicamente, isso implica na seguinte
simplificao apresentada em (3.1).
t2a = t4a 0 (3.1)

Como as etapas de perda de razo cclicas (ou grampeamento)
no so consideradas, as etapas de operao sero idnticas para
ambos os fluxos de energia. Assim, torna-se suficiente analisar
somente as etapas de operao para o fluxo de energia positivo.
Ainda sobre os outros intervalos citados na anlise das etapas de
operao, os intervalos de tempo sero definidos conforme (3.2) e
(3.3).
T
(3.2)

t1 = t3 = (1 d)
2
T
(3.3)

t2b = t4b = d
2
3.2 CIRCUITOS EQUIVALENTES
Apresentam-se a seguir todos os circuitos equivalentes para todos

os intervalos de tempo sendo considerada a transferncia de potncia
da fonte para a fonte .
A primeira etapa, com durao t1, est representada na Figura
3.1. Conforme anteriormente foi explicado, o capacitor C3 est
conectado em paralelo com o capacitor C 1. O primrio do
transformador est em curto circuito, fazendo que a corrente da
fonte V 2 no afete a carga dos capacitores.
19
Figura 3.1 Circuito equivalente para a primeira etapa de operao.
Desconsiderando o capacitor que redundante, redesenha-se o

circuito equivalente. Apenas para simplificar, a Figura 3.2
reapresenta a primeira etapa sem o capacitor redundante. Nas
prximas etapas o capacitor redundante no ser mais considerado.
Figura 3.2 Circuito equivalente para a primeira etapa de operao sem o capacitor
redundante.
Da primeira etapa de operao, podem-se obter as equaes que

representam o circuito. As equaes, (3.1) a (3.4), foram escritas em
funo das variveis de estado escolhidas: , , e .
dVC2 V1 VC2 VC3
C2 = (3.1)
dt R3
dVC3 V1 VC2 VC3

C3 = (3.2)
dt R3
20
diLr n2 Lr
Lr = 2 (R iL + V2 ) (3.3)
dt n Lr + L
diL L
L = 2 (R iL + V2 ) (3.4)
dt n Lr + L
A partir do circuito equivalente da Figura 3.2, pode-se obter a

matriz de estado equivalente. Porm, para simplificar a notao,
utilizar-se-o as definies apresentadas nas equaes (3.5) a (3.7).
2 3
6 dv C2 7
6 dt 7
6 7
6 7
6 dvC3 7
6 7
6 7
x_ = 6 dt 7 (3.5)
6 di 7
6 Lr 7
6 7
6 dt 7
6 7
4 diL 5
dt
2 3
vC2
6 7
6 vC3 7
x=6
6
7
7 (3.6)
4 iLr 5
iL
" #
V1
U= (3.7)
V2
Assim, com os vetores de estados definidos, pode-se obter a

matriz de estados para o primeiro estado topolgico, conforme
apresentado em (3.8).
21
2 3
1 1
RC3 C2 RC3 C2 0 0
6 7
6 1 1
0 0 7
6 RC3 C3 RC3 C3 7
x_ = 6 7 x +
6 0 0 0 1 nLr R 7
4 Lr (n2 Lr +L) 5
0 0 0 L1 (n2 LLR
r +L)
| {z }
2 A1
3 (3.8)
1
RC3 C2 0
6 7
6 1
0 7
6 RC3 C3 7
6 7 U
6 0 1 nLr 7
4 Lr (n2 Lr +L) 5
0 L1 (n2 LLr +L)
| {z }
B1
Em (3.8), destaca-se a obteno das matrizes A1 e B1. Essas

matrizes, juntamente com as matrizes obtidas na anlise das
prximas etapas sero parte do modelo de espao de estados do
conversor em estudo.
O mesmo procedimento deve ser aplicado para as outras etapas.
Inicialmente apresenta-se o circuito equivalente da terceira etapa de
operao, apresentado na Figura 3.3. Vale ressaltar que a segunda
etapa de operao foi desconsiderada nessa anlise.
Figura 3.3 Circuito equivalente para a terceira etapa.
Para a terceira etapa, tm-se as equaes (3.9) a (3.10).

22
dvC2 V1 vC2 vC3

C2 = + n iLr (3.9)
dt RC3
dvC3 V1 vC2 vC3

C3 = n2 (3.10)
dt RC3
diLr 1 L
Lr = (n V1 n vC2 V2 R iL )(3.11)
dt n (L + n2 Lr )
diL L
L = (n V1 n vC2 V2 R iL ) (3.12)
dt L + n2 Lr
A matriz de estados para o circuito equivalente da Figura 3.3 est

2 3
1 1 1
0 n
6 RC3 C2 RC3 C2 C2
7
6 1 1
0 0 7
6 RC3 C3 RC3 C3 7
x_ = 6 7 x +
6 0 0 0 Lr (n2 Lr +L) 7
1 nLr R
4 5
1 LR
0 0 0 L (n2 Lr +L)
| {z }
2 A2
3 (3.13)
1
RC3 C2 0
6 7
6 1
0 7
6 R C3 7
6 1 C3 2L 7 U
6 n 1 nL 7
4 Lr (n2 Lr +L) Lr (n2 Lr +L) 5
r r
1 nL
L (n2 Lr +L) L1 (n2 LLr +L)
| {z }
B2
A Figura 3.4 apresenta o circuito equivalente para a quarta etapa

de operao.
23
Figura 3.4 Circuito equivalente para a quarta etapa.
As equaes que representam o circuito equivalente da Figura 3.4

e a matriz de estados equivalente esto representadas nas equaes
(3.14) a (3.18), respectivamente.
dvC2 vC3 vC2
C2 = (3.14)
dt RC3
dvC3 vC2 vC3

C3 = (3.15)
dt RC3
diLr 1 n2 Lr
Lr = (V2 + R iL ) (3.16)
dt n (L + n2 Lr )
diL L
L = (V2 + R iL ) (3.17)
dt L + n2 Lr
2 3
1 1
RC3 C2 RC3 C2 0 0
6 7
6 1 1
0 0 7
6 RC3 C3 RC3 C3 7
x_ = 6 7 x +
6 0 0 0 L1r (nnL rR 7
4 2 L +L)
r 5
0 0 0 L1 (n2 LLR
r +L)
| {z }
2 A3
3 (3.18)
0 0
6 7
6 0 0 7
6 7
6 7 U
6 0 1 2nLr 7
4 Lr (n Lr +L) 5
0 L1 (n2 LLr +L)
| {z }
B3
Finalmente, a Figura 3.5 apresenta o circuito equivalente para a

sexta e ltima etapa de operao.
24
Figura 3.5 Circuito equivalente para a sexta etapa de operao.
As equaes dos estados esto representadas nas equaes (3.19) a

(3.22).
dvC2 (vC3 vC2 )

C2 = n iL (3.19)
dt RC3
dvC3 (vC2 vC3)

C3 = (3.20)
dt RC3
diLr 1 n2 L
Lr = (V2 + R iL n vC2 ) (3.21)
dt n (L + n2 Lr )
diL 1 L
L = (n vC2 V2 R iL ) (3.22)
dt n L + n2 Lr
As equaes da ltima etapa de operao podem ser reescritas de

forma matricial, conforme apresentado em (3.23).
25
2 3
1 1
RC3 C2 RC3 C2 0 n C12
6 7
6 1 1
0 0 7
6 RC3 C3 RC3 C3 7
x_ = 6 7 x +
6 0 0 0 1 nLr R 7
4 Lr (n2 Lr +L) 5
0 0 0 L1 (n2 LLR
r +L)
| {z }
2 A4
3 (3.23)
0 0
6 7
6 0 0 7
6 7
6 7 U
6 0 1 nLr 7
4 Lr (n2 Lr +L) 5
0 L1 (n2 LLr +L)
| {z }
B4
3.3 MODELAGEM POR ESPAO DE ESTADO MDIO
Definidas as matrizes que representam os estados equivalentes e

seus respectivos intervalos de tempo, define-se a equao que modela
o sistema:
x_ = A x + B U (3.24)
Sendo definida a mdia ponderada dos estados definida como:
A T = A1 t1 + A2 t2b + A3 t3 + A4 t4b (3.25)
B T = B1 t1 + B2 t2b + B3 t3 + B4 t4b (3.26)

Substituindo as definies (3.2) e (3.3) em (3.25) e (3.26) e
realizando algumas simplificaes, tm-se as equaes (3.27) e (3.28).
A1 + A3 A2 + A4
A= (1 d) + d (3.27)
2 2
B1 + B3 B2 + B4
B= (1 d) + d (3.28)
2 2
26
Assim, a matriz de estados do conversor pode ser obtida,

conforme apresentado em (3.29).
2 3
1
RC3 C2 0 0 0
6 7
6 0 1 7
6 RC3 C3 0 0 7
x_ = 6 7 x +
6 2n2 d 0 0 0 7
4 (n Lr +L) 5
R
0 0 0 (n2 Lr +L)
| {z }
2 A 3 (3.29)
1
0
6 2C2 RC3 7
6 1
0 7
6 2C2 RC3 7
6 n2 d
7 U
6 0 7
4 2(n2 Lr +L) 5
nd 1
2(n2 Lr +L)
(n2 Lr +L)
| {z }
B
Com o auxlio da ferramenta simbolic do software Mathcad,

obtm-se a resoluo do sistema apresentado a qual representar os
valores mdios quase instantneos das variveis de estado escolhidas:
2 3 2 3
V1 vC2
6 vC2 7 6 7
6 7 6 2 C2 RC3 C2 RC3 7
6 7 6 7
6 7 6 V1 vC3 7
6 v 7 6 7
6 C3 7 6 7
6
6
7=6
7 6
2 C3 RC3 C3 RC3 7
7 (3.30)
6 7 6 d V1 n2 d n2 vC2 7
6 iLr 7 6 7
6 7 6 2 Lr n2 + 2 L Lr n2 + L 7
6 7 6 7
4 5 4 d V1 n 2 R iL 2 V2 5
iL
2 Lr n2 + 2 L
Pode-se fazer o caminho reverso, desenhando o circuito

equivalente do conversor a partir do modelo obtido em espao de
estados. O resultado est apresentado na Figura 3.6.
27
Figura 3.6 Circuito equivalente.
Analisando a Figura 3.6, destaca-se que a tenso dos capacitores

no afetada por d . Ainda, observa-se que d est diretamente
associado com a transferncia de energia entre V1 e V 2. Isso um
atrativo muito interessante da topologia proposta, uma vez que se
pode variar d para controlar o fluxo de energia e, tanto esttica ou
dinamicamente, as tenses dos capacitores no sero afetadas.
3.4 CIRCUITO EM REGIME PERMANENTE
Para se obter o modelo do circuito em regime permanente,

anulam-se as derivadas, conforme realizado em (3.31).
0 =AX+BU (3.31)
O vetor X representado pelo valor esttico dos estados no
ponto de operao, conforme representado em (3.32).
28
2 3
VC2
6 7
6 VC3 7
X=6
6
7
7 (3.32)
4 ILr 5
IL
Novamente com o auxlio da ferramenta Simbolic obtm-se o

resultado apresentado em (3.33) a (3.35).
V1
VC2 = VC3 = (3.33)
2
ILr = 0 (3.34)
n D V1
V2
IL = 2 (3.35)
R
Novamente refora-se que em regime permanente,
independentemente do valor D, as tenses nos capacitores sempre
sero iguais metade da tenso V1.
A corrente no indutor L, que indica a potncia transferida entre
as fontes, controlada diretamente pelo valor de D sendo ponderada
pela relao de transformao n .
Figura 3.7 Circuito equivalente em regime permanente.
Uma simulao foi feita com os valores apresentados na tabela

abaixo e variando-se os valores da resistncia intrnseca do indutor
de sada.
29
Tabela 3.1 - Parmetros utilizados na anlise esttica do conversor em estudo.
Parmetro Smbolo Valor

Frequncia de fsw 80 kHz
Comutao do Conversor
Indutncia de Sada L 300 H
Indutncia Ressonante Lr 200 nH
Tenso de Entrada V1 800 V
Tenso de Sada V2 280 V
Relao de n 1
transformao
Capacitor de Entrada C1; C2 100 F
Capacitor Flutuante C3 100 F
Resistncia Srie do RC3 1
Capacitor
Resistncia Srie do R 1
Indutor
Pode-se analisar a curva de variao da corrente do indutor pelo

parmetro D. Assumindo que a tenso V 2 constante, essa curva
tambm representa a potncia ativa trocada entre as fontes.
Figura 3.8 Simulao da corrente de carga em funo do duty-cycle para vrios valores
de resistncia do indutor.
O grfico da Figura 3.8 utiliza os parmetros da Tabela 3.1.

Porm, os valores de resistncia srie do indutor utilizados nessa
30
primeira anlise so elevados para correntes de 50 A, por exemplo.

Ento, fez-se novamente a anlise de variao da corrente IL
reduzindo gradualmente o valor de R .
Observa-se que, quanto menor o valor de R , mais sensvel a

variao de corrente IL para uma mesma variao de D. Quando R
igual a 10 m, a variao praticamente uma reta, ou seja, o
valor de D em regime permanente ser muito prximo ao valor de D
para corrente IL nula. O valor de D no ponto de equilbrio do
sistema (IL = 0) pode ser determinado por
V2
Deq = (3.36)
V1
n
2
Com o intuito de validar as equaes obtidas, foi realizada uma
simulao no software PSIM. Foram realizadas vrias simulaes
utilizando a ferramenta Parameter Sweep e variando o valor de D. A
Figura 3.10 compara os resultados calculados e os resultados da
simulao do PSIM.
31
Observa-se que, salvo algumas diferenas pontuais, o modelo

esttico representa com fidelidade o conversor em estudo.
O modelo em espao de estados mostrou que as tenses dos
capacitores no variam com a variao de D. Para comprovar essa
caracterstica utilizou-se da mesma ferramenta utilizada para
analisar o modelo esttico da corrente IL. O resultado est
32
Observa-se que, principalmente na tenso do capacitor C3, existe

uma variao da tenso dos capacitores. Porm, essa variao
pequena (menor que 1%) em relao ao valor mdio. Assim, pode-se
considerar que os modelos estticos do conversor representam com
fidelidade o comportamento do conversor em estudo.
3.5 OBTENO DAS FUNES DE TRANSFERNCIAS
Para obter as funes de transferncia, devem-se perturbar as

variveis de estado e a razo cclica segundo as equaes abaixo:
x_ = A x + B U (3.37)
x=X+x
^ (3.38)
+ d^
d=D (3.39)
Em seguida o sistema deve ser linearizado. Porm, para a
representao em espao de estados, a soluo genrica em bem
conhecida [5]. A soluo para o conversor em estudo dada por
(3.40).
33
2 3
vC2
6 vC2 7 (A2 + A4 ) (A1 + A2 )
s6 7=Ax ^ + ^
X d+
4 iLr 5 2 2 (3.40)
i2
(B2 + B4 ) (B1 + B2 )
+ U d^
2 2
Com o auxlio da ferramenta Simbolic do software Mathcad,

obtm-se as funes de transferncia do conversor em estudo,
apresentadas nas equaes (3.41) a (3.44).
vC2 (s)
=0 (3.41)
^
d(s)
vC2 (s)
=0 (3.42)
^
d(s)
iLr (s)
=0 (3.43)
^
d(s)
iL(s) V1 n
= (3.44)
^
d(s) 2 R + s (2 Lr n2 + 2 L)
Nota-se que as funes de transferncia dos capacitores so iguais

zero, ou seja, nenhuma variao de d ir perturbar dinamicamente
as tenses nos capacitores. O mesmo raciocnio vlido para a
corrente no indutor Lr. Apenas a corrente no indutor L que
efetivamente possui um comportamento dinmico para variaes de
d . Como ela o indicativo da potncia transferida entre as duas
fontes, ela ser a varivel a ser controlada no sistema.
Assim como foi feito para o modelo esttico, torna-se necessrio
validar os modelos dinmicos obtidos. Nesse caso, a anlise foi feita
apenas na corrente iL, que a varivel a se controlada no sistema.
Os parmetros utilizados na validao so os mesmos da Tabela 3.1.
A Figura 3.12 mostra a resposta em frequncia do modelo da
corrente iL em conjunto com os dados obtidos com a simulao no
PSIM, utilizando a ferramenta ACSWEEP.
34
Nota-se que, a priori, o modelo no rigorosamente fiel a ao

modelo simulado no PSIM. A partir de uma frequncia de 10 kHz,
o modelo simulado passa a apresentar uma reduo na fase, o que
provavelmente mostra a existncia de mais um polo em frequncias
mais elevadas. Entretanto, abaixo dessa frequncia tanto a fase
quanto o mdulo apresentam resultados muito prximos, segundo
inspeo visual. Portanto, se o controlador for projetado para uma
frequncia de cruzamento menor que 10 kHz (para a combinao de
parmetros apresentada) o modelo obtido consegue representar com
fidelidade o comportamento do conversor.
35
Captulo 4
4. Projeto do Conversor
Neste captulo apresentado um exemplo de projeto para o
conversor CC-CC bidirecional simtrico hbrido a capacitor chaveado
em ponte completa.
4.1 ESPECIFICAES
Na Tabela 4.1 so mostradas suas principais especificaes.

Tabela 4.1 Especificaes do conversor.
Parmetro Valor
Tenso na fonte de entrada V1 = 800 V
Frequncia de chaveamento fs = 80 kHz
Relao de transformao n = 1:7
Variao de corrente no indutor iL = 30 %
Razo cclica D = 0,88
Potncia na sada Po = 2400 W
Tenso na fonte de sada V2 = 48 V
Corrente na sada I2 = 50 A
4.2 DIMENSIONAMENTO DO CIRCUITO DE POTNCIA
Nesta seo sero definidos os principais componentes do circuito

de potncia do conversor
36
4.2.1 Clculo da Indutncia L
Atravs das formas de onda de tenso e corrente no indutor L,

mostrada na Figura 4.1, possvel determinar o valor da sua
indutncia.
Figura 4.1 Formas de onda de tenso e corrente no indutor de sada.
Sabe-se que, para intervalos lineares, a tenso no indutor pode ser

definida conforme (4.1).
iL
vL = L (4.1)
t
Da anlise da Figura 4.1, pode-se afirmar que
iL
Vo V2 = L . (4.2)
T
D
2
Onde as tenses indicadas so definidas por (4.3) e (4.4).
V1
Vo = n (4.3)
2
V1
V2 = n D (4.4)
2
Substituindo (4.3) e (4.4) em (4.2) e isolando o valor da
indutncia L , pode-se obter (4.5).
V1 (1 D) D
L= (4.5)
4 iL fs
37
Substituindo os valores da Tabela 4.1 em (4.5), obtm-se o valor

da indutncia de carga L , conforme apresentado em (4.6).
L = 3; 35 H (4.6)
4.2.2 Clculo da indutncia ressonante
No clculo da indutncia da disperso, considera-se com base na

perda de razo cclica da tenso retificada Vo , mostrada nas formas
de onda da Figura 4.2.
Figura 4.2 Formas de onda de tenso aplicada entre os pontos a e b e da tenso

retificada vista no secundrio.
Conforme discutido na anlise terica, o objetivo minimizar ao

mximo o valor da indutncia Lr. Portanto, arbitrou-se o valor
Lr = 500 nH (4.7)
4.2.3 Dimensionamento dos Capacitores
Os capacitores da topologia foram definidos atravs de simulaes

exploratrias. O objetivo era fazer com que o pr-estgio de
capacitores chaveados operasse no non-charge mode (NC), ou
prximo ao parcial-charge mode (PC) [6], [7]. Nesse modo de
operao, o valor eficaz das correntes nos capacitores inferior aos
outros modos de operao. Em contrapartida, a capacitncia pode
ser elevada e, consequentemente, o volume do conversor tambm
ser elevado. Os valores finais esto apresentados nas equaes (4.8)
e (4.9).
C1 = C2 = 400 F (4.8)
38
C3 = 100 F (4.9)
4.2.4 Dimensionamento dos interruptores (lado primrio)
O dimensionamento dos interruptores do estgio ponte completa

feito a partir de simulao no software PSIM, determinando-se os
esforos de tenso e corrente nos mesmos, mostrados na Tabela 4.2.
Tabela 4.2 Esforos de tenso e corrente nos interruptores (lado primrio).
Interruptor Tenso (V) Corrente eficaz (A)

S1 400 0,55
S2 400 0,55
S3 400 4,82
S33 400 4,35
S4 400 4,82
S44 400 4,35
4.2.5 Dimensionamento dos interruptores (lado secundrio)
Da mesma forma do item 4.2.4, o dimensionamento dos

interruptores do estgio push-pull feito a partir de simulao no
software PSIM, determinando-se os esforos de tenso e corrente
nos mesmos. No entanto, para o funcionamento adequado do
conversor operando com potncia negativa, deve-se adicionar um
circuito grampeador. Este circuito foi dimensionado para uma tenso
de grampeamento de 160 V e uma potncia dissipada de 12 W.
Assim, na Tabela 4.3 e na Tabela 4.4 so mostrados os esforos nos
interruptores e o dimensionamento no grampeador, respectivamente.
Tabela 4.3 Esforos de tenso e corrente nos interruptores (secundrio).
Interruptor Tenso para P < 0 (V) Corrente eficaz

(A)
S5 160 34,56
S6 160 34,56
39
Tabela 4.4 Dimensionamento dos componentes do circuito grampeador.
Grampeador Especificao
Rg 2,2 k
Cg 100 nF
4.2.6 Escolha dos componentes
Mediante aos esforos e requerimentos calculados nas sees

anteriores, a especificao dos componentes do conversor so podem
ser resumidos na Tabela 4.5.
Tabela 4.5 Especificao dos componentes do conversor.
Componente Valor Modelo Escolhido
Indutncia de
Lr = 500 nH -
disperso
Capacitores de C1,2 = 4 x 100 F B32778G4117
barramento / RSE = 4 m (EPCOS)
Capacitor C3 = 100 F / B32778G4117
flutuante RSE = 4 m (EPCOS)
Interruptores
RDS(on) = 20 m IPB60R199CPA
(S1, S2, S3, S33, S4,
(Infineon)
S44)
Interruptores IPI64N25S3-20
RDS(on) = 20 m
(S5, S6) (Infineon)
Indutncia na
6,7 H -
sada (L)
Circuito Rg = 2,2 k e
Vg = 160 V
grampeador 100 nF
40
4.3 PROJETO DO COMPENSADOR
Para o projeto do controle de corrente no indutor L, utiliza-se a

funo de transferncia obtida atravs da modelagem dinmica,
novamente representada em (4.10).
V1
n
G (s) = 2 (4.10)
R2 + s (n2 Lr + L)
A resposta em frequncia da planta no compensada est

apresentada na Figura 4.3.
Figura 4.3 Resposta em frequncia da planta de corrente.
A frequncia de cruzamento ponto em que o ganho (em dB) do

conversor igual a um. A escolha deve ser feita cautelosamente, pois
esta frequncia tambm est diretamente relacionada com o tempo
de resposta ao degrau.
Um dos detalhes mais importantes no projeto o controle de
conversores estticos, que esta frequncia deve ser, pelo menos, um
quarto da frequncia de chaveamento do conversor. Isto se deve s
no linearidades ocorridas no funcionamento do conversor medida
que a frequncia de cruzamento se aproxima da frequncia de
chaveamento, tornando praticamente impossvel sua modelagem e
controle. Como parmetros de entrada, considerou-se que a
frequncia de cruzamento desejada igual a 2 kHz e a margem de
fase desejada igual a 51.
41
Utilizando o compensador PI (proporcional e integral), devem ser

calculados os parmetros da funo de transferncia do compensador,
representado em (4.11).
Ki
C(s) = Kp + (4.11)
s
O clculo de Kp realizado a partir da frequncia de cruzamento
do sistema. Para este exemplo, o valor obtido definido por (4.12).
Kp = 1; 037 103 (4.12)
O clculo de Ki (constante de integrao) feito a partir da

frequncia do zero do compensador. Este deve ser alocado de acordo
com o diagrama de Bode da planta, buscando-se sempre obter
elevado ganho em baixas frequncias, uma curvatura de -20 dB e
margem de fase entre 45 e 90, estes dois ltimos na frequncia de
cruzamento. O valor da constante de integrao obtida para o
projeto est apresentado em (4.13).
Ki = 13; 387 (4.13)

Dessa forma, a funo de transferncia de lao aberto resultante
dada por
FTLA(s) = C(s) G(s). (4.14)

A resposta em frequncia do sistema compensado est
apresentada na Figura 4.4.
42
Figura 4.4 Resposta em frequncia da FTLA do sistema.

43
Captulo 5
5. Resultados de Simulao
Nesta seo, sero apresentados os principais resultados da
simulao do conversor. Os parmetros da simulao foram
previamente definidos no Captulo anterior.
5.1 SIMULAES
A simulao foi feita utilizando o software PSIM, conforme o

esquemtico do circuito de potncia e circuito de modulao e
controle, mostrados na Figura 5.1 e na Figura 5.2, respectivamente.
(a)
44
(b)
Figura 5.1 Esquemtico do circuito de potncia. (a) Primrio (b) Secundrio.
Figura 5.2 Esquemtico do circuito de modulao e controle.
Para testar a inverso do fluxo de energia no conversor, uma

forma de onda quadrada foi adicionada na referncia de corrente, a
qual condiciona a mudana do sentido da corrente no indutor L . Na
Figura 5.3, nota-se a corrente de entrada com formato contnuo em
regime permanente e seguindo a referncia que proporcionado pela
referncia de onda quadrada na corrente. Alm disso, apresentada
tambm a forma de onda da razo cclica que varia de acordo com o
sentido da corrente no indutor L .
45
Figura 5.3 Formas de onda da corrente no indutor, referncia de controle e razo cclica.
interessante mostrar o detalhe da forma de onda da

moduladora deve apresentar uma derivada menor que a portadora,
como descreve a Figura 5.4, garantindo o funcionamento adequado
do chaveamento do conversor. Na mesma figura, observa-se tambm
a resposta da corrente no indutor e da razo cclica influncia da
referncia de corrente do compensador.
Figura 5.4 Detalhe da ondulao de alta frequncia no sinal de controle.
Na Figura 5.5 so mostradas as formas de onda da corrente no

indutor L, a referncia de corrente do controlador e as tenses nos
46
capacitores C2 e C3. Percebe-se que a corrente segue a referncia

comprovando a inverso do fluxo de energia do conversor. Alm
disso, a tenso no capacitor C3 varia suavemente de acordo com o
sentido da corrente no indutor L.
Figura 5.5 Formas de onda da corrente no indutor, referncia de controle e tenses nos
capacitores.
Na Figura 5.6 so mostradas as formas de onda das tenses Vab e

Vo, na qual se observa a existncia da perda de razo cclica.
Figura 5.6 Formas de onda das tenses aplicada ao primrio do transformador e a tenso
retificada aplicada ao secundrio.
Na Figura 5.7 so mostradas as formas de onda de Vab e Vo para

potncia negativa, condio em que se faz necessria utilizao do
circuito grampeador nos interruptores S5 e S6. Para melhor
visualizao, na Figura 5.8 so descritas as formas de onda das
tenses no circuito grampeador e nos interruptores S5 e S6.
47
Figura 5.7 Formas de onda das tenses aplicada ao primrio do transformador, a tenso
retificada aplicada ao secundrio e a tenso no capacitor de grampeamento.
Figura 5.8 Formas de onda das tenses no circuito grampeador e nos interruptores no
lado secundrio, considerando potncia negativa.
48
Captulo 6
6. Concluses
Este relatrio teve o objetivo de apresentar uma nova topologia
de conversor cc-cc bidirecional isolado simtrico. Alm de propor a
topologia, o relatrio tambm contm um estudo sucinto quanto
anlise esttica, modelos equivalentes e dimensionamento, sempre
com validao dos resultados atravs de simulaes numricas.
Uma das principais novidades na topologia proposta a utilizao
de um estgio a capacitor chaveado no sub-estgio conectado ao
primrio do transformador. Esse tipo de topologia, que foi concebida
a partir dos multiplicadores de tenso, permite a utilizao de
tenses maiores na entrada sem aumentar os esforos de tenso nos
semicondutores. A Figura 6.1 apresenta uma extenso da topologia
proposta, onde cada interruptor fica submetido a um tero da tenso
de entrada.
Uma desvantagem do estgio a capacitor chaveado so os esforos
de corrente sobre os interruptores. necessrio que a constante de
tempo do circuito SC (Capacitor mais resistores parasitas) seja
muito maior do que o tempo de conduo ou bloqueio dos
interruptores. Isso pode ser obtido atravs do aumento das
capacitncias, das resistncias parasitas ou pelo aumento da
frequncia de comutao do conversor.
Outro ponto interessante nesse conversor a independncia da
tenso dos capacitores em relao ao fluxo de energia. Foi visto que,
tanto na anlise esttica quanto na anlise dinmica, que os
capacitores no sofrem influncia do parmetro D, que responsvel
pelo controle da energia trocada entre as duas fontes. Grande parte
dessa vantagem provavelmente fruto da modulao Phase-Shift,
que faz com que os interruptores do lado primrio sempre possuam
razo cclica igual a 0,5.
49
Figura 6.1 Conversor proposto com mais estgios no conversor do lado primrio.
Um ponto crucial para a validade do modelo obtido por espao de

estados a minimizao da indutncia ressonante. A energia
armazenada nesse indutor pode ajudar a obter comutao suave no
fluxo de potncia positivo [4]. Porm, no fluxo de potncia negativo,
essa energia ser dissipada no circuito grampeador, reduzindo a
eficincia do sistema nessa operao. Optou-se ento por sacrificar a
comutao suave em prol da reduo da energia dissipada no circuito
grampeador. Outros recursos, como a utilizao de circuitos
grampeadores regenerativos ou ainda de topologias com
grampeamento ativo, podem ser utilizados em trabalhos futuros.
Os resultados simulao em malha fechada comprovaram a
efetividade dos modelos dinmicos obtidos. Destaca-se que, mesmo
que o conversor seja de 4 ordem, o modelo para controle do fluxo de
potncia uma funo de primeira ordem. Consequentemente um
compensador simples, como o Proporcional Integral, pode prover erro
nulo e uma boa resposta dinmica para o sistema.
Finalmente conclui-se que o conversor analisado uma topologia
extremamente interessante e com grande potencial para publicaes
internacionais. Vale ressaltar que a toda a anlise realizada s foi
possvel graas ao curso de Conversores cc-cc Bidirecionais,
ministrado pelo prof. Ivo Barbi. Graas aos conhecimentos
transferidos em aula, foi possvel analisar um conversor to complexo
em uma janela reduzida de tempo.
50
Referncias Bibliogrficas
[1] I. Barbi, Notas de Aula do Curso de Conversores cc-cc
Bidirecionais. Universidade Federal de Santa Catarina, 2014.
[2] W. Li, Y. He, X. He, Y. Sun, F. Wang, and L. Ma, Series
Asymmetrical Half-Bridge Converters With Voltage
Autobalance for High Input-Voltage Applications, IEEE Trans.
Power Electron., vol. 28, no. 8, pp. 36653674, Aug. 2013.
[3] X. Zhang, C. Yao, C. Li, L. Fu, F. Guo, and J. Wang, A Wide
Bandgap Device-Based Isolated Quasi-Switched-Capacitor
DC/DC Converter, IEEE Trans. Power Electron., vol. 29, no.
5, pp. 25002510, 2014.
[4] I. Barbi and F. Pttker, Conversores CC-CC Isolados de Alta
Freqncia com Comutao Suave, vol. Um, 1 vols.
Universidade Federal de Santa Catarina, 1999.
[5] R. W. Erickson and D. Maksimovic, Fundamentals of Power
Electronics, Second. Kluwer Academic Publishers, 2001.
[6] S. Ben-Yaakov, Behavioral Average Modeling and Equivalent
Circuit Simulation of Switched Capacitors Converters, IEEE
Trans. Power Electron., vol. 27, no. 2, pp. 632636, 2012.
[7] G. B. Martins, Estudo de Conversores a Capacitores
Chaveados, Dissertao de Mestrado, UFSC - Universidade de
Santa Catarina, Florianpolis, SC, 2013.

Conversores CC CC Bidirecionais

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Conversores CC CC Bidirecionais

Încărcat de

Drepturi de autor:

Formate disponibile

ELETRNICA DE POTNCIA

Prof. Ivo Barbi

Universidade Federal de Santa Catarina

Programa de Ps-Graduao em Engenharia Eltrica

INEP - Instituto de Eletrnica de Potncia

Determinao da Funo de Transferncia do Conversor 01 com Filtro LC

Aluno: Davi Rabelo Joca e Jssica Santos Guimares

Disciplina: Conversores Estticos CC-CC Bidirecionais

Prof.: Ivo Barbi

Fortaleza, 27 de maro de 2014.

Neste trabalho, apresentado o desenvolvimento para se obter o ganho esttico e da

Na Fig. 1 apresentado o conversor 01, discutido no primeiro captulo da disciplina de

Fig. 1 - Conversor CC-CC bidirecional 01.

2.1. Etapas de Operao

Devido sua aplicao na bidirecionalidade do fluxo de potncia, os conversores

Fig. 2 - Primeira etapa de operao (0, D.T).

Fig. 4 - Principais formas de onda do conversor CC-CC 01.

2.2. Clculo do Ganho Esttico

2.3. Clculo da Indutncia

3. Obteno do Circuito Equivalente

A partir da Fig. 1, observa-se que o conversor possui dois estados

Fig. 5 - Estado topolgico 1: intervalo (0, D.T).

Fig. 6 - Estado topolgico 2: intervalo (D.T, T).

Analisando as Figs. 5 e 6 e utilizando as leis de Kirchhoff, so levantadas as seguintes

Organizando as equaes (3-8) para o modelo de espao de estados:

Para se obter o circuito equivalente do conversor (modelo de valores mdios quase

Multiplicando-se (9) por D, (12) por (1-D) e somando-as:

Multiplicando-se (10) por D, (13) por (1-D) e somando-as:

Multiplicando-se (11) por D, (14) por (1-D) e somando-as:

Fig. 8 - Segundo ramo do circuito equivalente visto pela fonte de entrada V1 .

Reescrevendo (16), obtm-se (20) que determina o segundo ramo do circuito:

A Fig. 9 representa o circuito equivalente completo de valores mdios quase instantneos e

Fig. 9 - Circuito equivalente completo visto pela fonte de entrada V 1 .

Fig. 11 - Primeiro ramo do circuito equivalente visto pela fonte de entrada V2 .

Fig. 12 - Segundo ramo do circuito equivalente visto pela fonte de entrada V2 .

A Fig. 13 representa o circuito completo do circuito equivalente de valores mdios quase

Fig. 13 - Circuito equivalente completo visto pela fonte de entrada V2 .

4. Obteno da Funo de Transferncia iL(s)/d(s)

Aplicam-se as perturbaes e Laplace em (15):

Aplicam-se as perturbaes e Laplace em (16):

Aplicam-se as perturbaes e Laplace em (17):

Algumas manipulaes matemticas so realizadas para que se obtenha a funo de

Substituindo (25) e (26) em (27), tem-se:

Simplificando (24), obtem-se:

Considerando a condio de regime permanente, de (23) obtm-se que:

VC0 = V1 D0 RF IL0 ( 29)

Substituindo (29) em (28):

5.1. Especificaes de Projeto

I IL0 15% I 1.5

5.2. Clculo do Filtro de Entrada

5.3. Resposta em Frequncia da Planta G1(s)

5.3.1. Consideraes iniciais

Para o sentido de corrente positivo (V1 -> V2 ):

V1 2 D0 IL0 RF C V1 RF C D0 IL0 RF D0 IL0 LF s( f ) C LF V1 C D0 IL0 LF RF s( f )

Para o sentido de corrente negativo (V1 <- V2 ):

V1 2 D0 IL0 RF C V1 RF C D0 IL0 RF D0 IL0 LF s( f ) C LF V1 C D0 IL0 LF RF s( f )

A partir destas equaes, na Fig. 15 mostrado o diagrama de Bode de ambas as funes.

Fig. 15 - Diagrama de Bode de G1 (s) e G2 (s).

6.1. Definio da Frequncia de Cruzamento

Utilizando o compensador PI (proporcional e integral), devem ser calculados os parmetros

6.2. Clculo do Ganho Kp

O clculo de Kp (ganho) feito a partir das formas de onda de portadora e da moduladora,

Percebe-se que para que no ocorram pulsos indesejados em um mesmo perodo de

6.3. Clculo da Constante de Integrao Ki

CORRENTE NO CAPACITOR .................................................................................................. 16