Digitales TUTORIAL Xilinx PDF

Modulo de desarrollo
Spartan 3 Starter Kit

Universidad Simn Bolvar -1-
EC1723 Circuitos Digitales
Modulo de Desarrollo: Spartan 3 Starter Kit
Elementos constituyentes del modulo SPARTAN 3 Starter Kit
1. FPGA XC3S200
2. PROM XCF02S 2M
3. Jumpers Flash
4. SRAM 256x16 10ns
SRAM 256x16 10ns
5. Puerto VGA 8 colores
6. Puerto Serial RS232
7. Driver Max232
8. Jumper
9. PS/2 Port
10. 4 displays 7 segmentos
11. 8 Switches deslizantes
12. 8 Leds
13. 4 pulsadores
14. Oscilador 50 Mhz
15. Socket oscilador adicional
16. Jumpers Modo Configuracin
17. Pulsador PROGRAM
18. Led DONE
19. Expansin B1
20. Expansin A2
21. Expansin A1
22. Conector JTAG
23. Cable Paralelo JTAG
24. Conector JTAG Paralelo
25. Adaptador AC-DC 5vdc, 2
26. POWER ON Led
27. -28-29 reguladores 3.3v,2.5v,1.2v
Pgina 1 of 9
Ubicacin de los componentes
Memoria
Pulsador PROG FLASH
Debe ser oprimido xcf02s 2M
para que el
programa pase de
la memoria FLASH
al FPGA
SPARTAN 3
xc3s200
Puerto
JTAG donde
conecta el
cable que va
al puerto paralelo
de la PC
Cara Superior del Modulo
Pgina 2 of 9
Ubicacin de los componentes
Cristal 50 Mhz
Conectado al
pin T9 del FPGA
Cara inferior del modulo
Pgina 3 of 9
4 Displays 7 segmentos
Pines de los 7
segmentos son
comunes
Pgina 4 of 9
SWITCHES, PULSADORES y LEDS
Ubicacin de los pines
Pgina 5 of 9
Pines de los 4 displays 7 segmentos
Pgina 6 of 9
Pines de los 8 LEDS ctodo comn
Pgina 7 of 9
Ubicacin de los pines de los switches
conexin de los switches al FPGA
Pgina 8 of 9
Ubicacin de los pines de los pulsadores
Vcc
BTN0
M13
BTN1
M14
BTN2
L13
BTN3
L14
gnd
Pgina 9 of 9
FPGA
XC3S200_ft256_ -4
EC1723 Circuitos Digitales ___Trimestre Sep._Dic.08
FPGA Spartan xc3s200 ft 256 -4
ESTRUCTURA DEL FPGA SPARTAN 3 xc3s200
Los FPGA SPARTAN 3 de XILINX tienen

bsicamente 5 tipos de componentes:
1. CLB CONFIGURABLE LOGIC BLOCKS. Los
CLB estn constituidos por 4 slices. El
xc3s200 posee 480 CLB equivalentes a
200.000 compuertas. Los CLB estn
dispuestos en una matriz de 24 filas por 22
columnas.
2. IOB I/O BLOCKS. Dispuestos en 5 bancos
(BANKS). EL xc3s200 ft256 posee 256 pines
de I/O de los cuales solo 173 estn
disponibles al usuario.
3. Bloques de memoria RAM.
4. Bloques multiplicadores. EL xc3s200 ft256
posee 12 multiplicadores de 18 bits,
dispuestos en 2 columnas.
5. DCM (DIGITAL CLOCK MANAGER). EL
xc3s200 ft256 posee 4 DCM ubicados en las
4 entradas permitidas de la seal de reloj.
Pgina 1 of 4
Especificaciones del FPGA SPARTAN 3
DCM
permite duplicar la
frecuencia del reloj
Pgina 2 of 4
PINOUT del xc3s200 ft256
Se muestran en color
blanco los 173 pines
disponibles al ususario
Pin T9
Entrada del
reloj en el
SPARTAN 3 Starter Kit
Pgina 3 of 4
Rutas troncales del reloj en el interior del FPGA
Se muestran las rutas

troncales por las cuales
debe viajar la seal del
reloj
El Spartan 3 xc3s200
posee 8 entradas de reloj
y 4 bloques DCM.
Pgina 4 of 4
ISE 10.1
Implementacin Simulacin
Universidad Simon Bolivar -1-
EC1723 Circuitos Digitales__Trimestre Sept.-Dic. 2008
Simular ISE 10.1
Abrir el programa: STARTXilinx ISE DesignISEProject Navigator
Pagina 1 of 32
Simular ISE 10.1
Crear Nuevo Proyecto: FileNew Project
New Project
Pagina 2 of 32
Simular ISE 10.1
Asignar Nombre y Ubicacin al proyecto
proy1 Ubicacin
Esquemtico
Pagina 3 of 32
Simular ISE 10.1
Seleccionar FPGA XC3S200-FT256-4
Seleccionar SimuladorISE Simulator
Seleccionar Lenguaje Preferido VHDL
Pagina 4 of 32
Simular ISE 10.1
No creamos nuevos archivos fuente en esta etapa
Pagina 5 of 32
Simular ISE 10.1
No copiamos archivos existentes al proyecto en esta etapa
Pagina 6 of 32
Simular ISE 10.1
Verificamos las especificaciones introducidas
Pagina 7 of 32
Simular ISE 10.1
Se crear un archivo esquemtico
Pagina 8 of 32
Simular ISE 10.1
New Source
Pagina 9 of 32
Universidad Simon Bolivar - 10 -
Simular ISE 10.1
Seleccionar Tipo de Archivo Fuente
Asignar Nombre al Nuevo Archivo
Nombre del
esquemtico
Selecionar
Schematic
Pagina 10 of 32
Simular ISE 10.1
Crear circuito en el esquemtico
Seleccionar
Simbols
Pagina 11 of 32
Simular ISE 10.1
CLICK
and2
Arrastrar (DRAG)
el simbolo con el
escribir MOUSE
and2
Pagina 12 of 32
Simular ISE 10.1
Crear circuito en el esquemtico
Add Wire
Pagina 13 of 32
Simular ISE 10.1
Aadir terminales de Entrada y de Salida Add I/O Marker
Pagina 14 of 32
Simular ISE 10.1
Asignar nombre a los terminales de Entrada y de Salida
Doble CLICK
en el terminal
Pagina 15 of 32
Simular ISE 10.1
Escribir
Nuevo Nombre
Pagina 16 of 32
Simular ISE 10.1
Opcional: Puede cambiar el tamao de las letras
Selecionar
Selecionar
Tamao
I/O Markers
Pagina 17 of 32
Simular ISE 10.1
Guardar el archivo creado
Guardar
Pagina 18 of 32
Simular ISE 10.1
Crear Smbolo esquemtico del circuito Semisumador creado
Create Schematic Symbol
Pagina 19 of 32
Simular ISE 10.1
Crear un nuevo archivo esquemtico con el nombre Sumador
New Source
Pagina 20 of 32
Simular ISE 10.1
Abrir el nuevo archivo esquemtico
Selecionar
Pagina 21 of 32
Simular ISE 10.1
Seleccionar el smbolo del Semisumador y aadirlo dos veces
Selecionar
Selecionar
Pagina 22 of 32
Simular ISE 10.1
Completar el circuito del Sumador
Completar y
Guardar
Pagina 23 of 32
Simular ISE 10.1
Crear archivo de Estimulos o de Excitacin para la SIMULACION
ProjectNew SourceTest BenchWaveform
Project
New Source
Asignar nombre al
archivo de ESTIMULOS
Selecionar tipo de archivo

Test Bench Waveform
Pagina 24 of 32
Simular ISE 10.1
Verificar que el archivo de ESTIMULOS esta asociado al circuito tope
Asociado al
circuito Sumador
Pagina 25 of 32
Simular ISE 10.1
Finalizar la creacin del archivo de ESTIMULOS (TEST BENCH WAVEFORM)
Pagina 26 of 32
Simular ISE 10.1
Definir tiempo de simulacin
Seleccionar
Circuito Combinatorio
Tiempo de simulacin
8000 ns
Pagina 27 of 32
Simular ISE 10.1
Crear los niveles de las seales de excitacin
Click con el MOUSE

para cambiar los niveles
Guardar el archivo
Pagina 28 of 32
Simular ISE 10.1
Cambiar al modo de SIMULACION (Behavioral Simulation)
Selecionar
Behavioral Simulation
Pagina 29 of 32
Simular ISE 10.1
INICIAR la Simulacin
Doble CLICK
Simulate Behavioral Model
Pagina 30 of 32
Simular ISE 10.1
Simular durante un tiempo especificado (Run for Specified Time)
Selecionar
Run For Specified Time
Pagina 31 of 32
Simular ISE 10.1
Hacer Zoom Out de forma de poder observar todo el rango de SIMULACION
Hacer CLICK
Zoom Out
Pagina 32 of 32
ISE 10.1
Programacin
Universidad Simn Bolvar
EC1723 Circuitos Digitales Pgina 1 de 34
Abrir el archivo tope del proyecto
Pgina 1 of 34
Crear el archivo de restricciones CONSTRAINTS

ProjectNew Source
New Source
Crear el archivo donde se asignarn los pines de I/O del circuito
Pgina 2 of 34
Asignar nombre al archivo de CONSTRAINS
Pines
Este archivo tiene extensin .ucf
Pgina 3 of 34
Verificar las asignaciones hechas
Pines.ucf asociado
al archivo de mas
alta jerarqua
Pgina 4 of 34
ASIGNAR PINES
Floorplan Area /IO/Logic Post-Synthesis
Pgina 5 of 34
Automticamente se abre el programa accesorio PACE
En esta columna asignarn lo pines

AF12 (sw0)
BG12 (sw1)
CinH14 (sw2)
CoP11(LD7)
SP12 (LD6)
Pgina 6 of 34
Pines y su ubicacin
Ubicacion
Pgina 7 of 34
Pines y su ubicacin
Pines
ubicados
Despus de asignados los pines debe guardar el archivo creado

Y cerrar el programa accesorio PACE
Pgina 8 of 34
Generacin del archivo que se grabar en la memoria FLASH
Generate Target PROM
El archivo que se graba en la memoria FLASH xcfo2 tiene extensin .mcs
Pgina 9 of 34
Pgina 10 of 34
EL archivo .mcs es creado por el programa ACCESORIO IMPACT
OK
Abrir el IMPACT
Pgina 11 of 34
Crear el archivo .mcs
Pgina 12 of 34
Asignar nombre al archivo .mcs de la memria FLASH
Asignar nombre
Pgina 13 of 34
Seleccionar tipo de memoria FLASH (serial fabricada por XILINX)
Pgina 14 of 34
Seleccionar modelo de memoria FLASH (xcf02s de 2M)
Pgina 15 of 34
Seguir
Pgina 16 of 34
Verificar asignaciones hechas
Pgina 17 of 34
Iniciar la conexin del modulo de desarrollo con la PC
Pgina 18 of 34
Seleccionar el archivo con extensin .bit que se grabar en el FPGA
Pgina 19 of 34
Seguir
Indicar que no se aadir ningun otro dispositivo
Pgina 20 of 34
Seguir
Confirmar que no hay mas dispositivos
Pgina 21 of 34
Generar el archivo de la FLASH
Generate File
Pgina 22 of 34
Indicacin de generacin exitosa del archivo .mcs
Pgina 23 of 34
Establecer conexin con el modulo de desarrollo
Right click to Initialize JTAG chain
Pgina 24 of 34
Se inicia la comunicacin por el puerto JTAG

que identificar los dispositivos programables en el modulo
Initialize chain
Pgina 25 of 34
Se hace BYPASS del FPGA porque el archivo quedara en la FLASH

BYPASS del FPGA
Pgina 26 of 34
Abrir el archivo que se grabara en la FLASH

Seleccionar prom_1.mcs
Pgina 27 of 34
Seguir
Pgina 28 of 34
Seleccionar la memoria FLASH
Doble click
Memoria FLASH
Pgina 29 of 34
Programar la memoria FLASH xcf02 con el archivo Prom_1.mcs
Pgina 30 of 34
Seleccionar propiedades de programacin de la memoria FLASH
Pgina 31 of 34
Progreso de la programacin de la FLASH
Pgina 32 of 34
Indicacin de programacin exitosa de la FLASH
Pgina 33 of 34
Despus de programada la FLASH no guarde el archivo de configuracin.
Para que el programa baje de la FLASH aL FPGA debe

oprimir el pulsador PROG presente en el modulo
Pgina 34 of 34

Digitales TUTORIAL Xilinx PDF

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Digitales TUTORIAL Xilinx PDF

Încărcat de

Drepturi de autor:

Formate disponibile

Modulo de desarrollo

Spartan 3 Starter Kit

Elementos constituyentes del modulo SPARTAN 3 Starter Kit

Ubicacin de los componentes

Cara Superior del Modulo

Ubicacin de los componentes

Cara inferior del modulo

SWITCHES, PULSADORES y LEDS

Ubicacin de los pines

Pines de los 4 displays 7 segmentos

Pines de los 8 LEDS ctodo comn

conexin de los switches al FPGA

ESTRUCTURA DEL FPGA SPARTAN 3 xc3s200

Los FPGA SPARTAN 3 de XILINX tienen

Especificaciones del FPGA SPARTAN 3

Se muestran las rutas

Asignar Nombre y Ubicacin al proyecto

No creamos nuevos archivos fuente en esta etapa

No copiamos archivos existentes al proyecto en esta etapa

Aadir terminales de Entrada y de Salida Add I/O Marker

Create Schematic Symbol

Crear archivo de Estimulos o de Excitacin para la SIMULACION

ProjectNew SourceTest BenchWaveform

Selecionar tipo de archivo

Crear los niveles de las seales de excitacin

Click con el MOUSE

Cambiar al modo de SIMULACION (Behavioral Simulation)

Abrir el archivo tope del proyecto

Crear el archivo de restricciones CONSTRAINTS

Crear el archivo donde se asignarn los pines de I/O del circuito

Asignar nombre al archivo de CONSTRAINS

Este archivo tiene extensin .ucf

Verificar las asignaciones hechas

Floorplan Area /IO/Logic Post-Synthesis

Automticamente se abre el programa accesorio PACE

En esta columna asignarn lo pines

Despus de asignados los pines debe guardar el archivo creado

Generacin del archivo que se grabar en la memoria FLASH

Generate Target PROM

El archivo que se graba en la memoria FLASH xcfo2 tiene extensin .mcs

EL archivo .mcs es creado por el programa ACCESORIO IMPACT

Crear el archivo .mcs

Asignar nombre al archivo .mcs de la memria FLASH

Seleccionar tipo de memoria FLASH (serial fabricada por XILINX)

Seleccionar modelo de memoria FLASH (xcf02s de 2M)

Verificar asignaciones hechas

Iniciar la conexin del modulo de desarrollo con la PC

Seleccionar el archivo con extensin .bit que se grabar en el FPGA

Generar el archivo de la FLASH

Indicacin de generacin exitosa del archivo .mcs

Establecer conexin con el modulo de desarrollo

Right click to Initialize JTAG chain

Se inicia la comunicacin por el puerto JTAG

Se hace BYPASS del FPGA porque el archivo quedara en la FLASH

Abrir el archivo que se grabara en la FLASH

Seleccionar la memoria FLASH

Programar la memoria FLASH xcf02 con el archivo Prom_1.mcs

Seleccionar propiedades de programacin de la memoria FLASH

Progreso de la programacin de la FLASH

Indicacin de programacin exitosa de la FLASH

Despus de programada la FLASH no guarde el archivo de configuracin.

Para que el programa baje de la FLASH aL FPGA debe

S-ar putea să vă placă și