ndice

Introduo........................................................................................................................................2
Objectivo..........................................................................................................................................3
Objectivo geral.............................................................................................................................3
Objectivo especfico.....................................................................................................................3
Metodologia.....................................................................................................................................3
Pertencia do trabalho.......................................................................................................................3
FET..................................................................................................................................................4
Construo...................................................................................................................................4
Criao do canal..............................................................................................................................4
Smbolo............................................................................................................................................5
Construo.......................................................................................................................................5
Existem regies de depleo maiores e menores ao longo do FET.............................................6
Aumento de vDS induz uma resistncia no JFET..........................................................................6
Principal Diferena entre Transstores.............................................................................................6
Tipos................................................................................................................................................7
Construo do JFET........................................................................................................................7
Caractersticas iniciais..................................................................................................................7
JFETs tm trs terminais:.................................................................................................................7
Construo do JFET.....................................................................................................................7
Ideia inicial......................................................................................................................................8
Construo do JFET.....................................................................................................................8
A maior parte do material do tipo n...........................................................................................8
Construo do JFET.....................................................................................................................8
Construo do JFET.....................................................................................................................9
Tenses importantes.........................................................................................................................9
Construo do JFET.....................................................................................................................9
Efeito de Campo..............................................................................................................................9
Concluso......................................................................................................................................10
Introduo

A electrnica teve incio activamente no comeo do sculo XX com a inveno da vlvula

terminica. A partir deste momento, foi possvel desenvolver equipamentos como
amplificadores, rdios, televisores e at mesmo alguns computadores primitivos. Mas os
dispositivos valvulados eram grandes, consumiam muita energia e no se prestavam para
aplicaes em miniatura. Inveno dos transstores deu um grande impulso industria de
consumo de electrnicos.
Os circuitos integrados surgiram como uma soluo aparentemente definitiva para o problema da
miniaturizao e do consumo. Uma ampla gama de componentes integrados passou a ser
disponibilizada aos projectistas e a electrnica deu um salto quantitativo e qualitativo. Os
equipamentos aumentaram de complexidade e tornaram-se mais confiveis.

Objectivo
Objectivo geral
Conhecer a estrutura e operao do Transstor de efeito de campo FET

Objectivo especfico

Construo do transstor FET

Efeito do campo
Diferenas existentes entre FET e TBJ
Criao do canal
Metodologia
Para realizao do presente trabalho recorreceu a diversos recursos tais como internet onde
tivemos diversos pdfs que abordavam a matria patente no trabalho.

Pertencia do trabalho
pertinente o estudo deste na tema cadeira de circuitos integrados no quis diz respeito
familiarizar-se com as caractersticas estruturais e operacionais do transstor de efeito de campo.

FET

Construo
Transistor de efeito de campo (FET)

O Dispositivo controlado por tenso no BJT, o controle do dispositivo feito por corrente na
base controle induzido por campo eltrico Da o nome efeito de campo Melhor estabilidade em
relao ao BJT Pior sensibilidade ao sinal de entrada em relao ao BJT.O FET possui uma
impedncia de entrada elevada valor tpico com ordem de grandeza.
Criao do canal

A tenso VGS, em um primeiro momento, faz as lacunas livres da regio do substrato sob a porta
serem
repelidas, deixando uma regio de depleo. A tenso positiva sob a porta atrai eltrons das
regies n+ da fonte e do
dreno para a regio do canal. Quando eltrons suficientes estiverem sob a porta, o canal estar
formado ligando a fonte
ao dreno. O valor mnimo de VGS para se formar o canal chamado de tenso de limiar

Smbolo

Construo
Regio de depleo
Formada pela juno dos materiais p e n
Fenmeno idntico ao dos diodos.
Fluxo de eltroes induzidos por vDS sentido real da corrente Alterao forada
da zona de depleo.

Figura 1

Existem regies de depleo maiores e menores ao longo do FET

Orientao depende do sentido real da corrente
Induzidas pelo fluxo de eltrons da fonte externa
Distribuio uniforme de resistncia R no FET

Aumento de vDS induz uma resistncia no JFET

iD = iS
JFET no altera densidade de fluxo de corrente (vG=0)
iD = vDS
No limite (vDS = vP)
JFET limita densidade de fluxo de corrente (R = )
Corrente limitada a iD = iDSS
Corrente de saturao
Corrente do dreno quando porta est em curto
No h estrangulamento de corrente.
Principal Diferena entre Transstores

O JFET possui uma impedncia de entrada elevada;

Valor tpico com ordem de grandeza
O ganho de tenso CA menor do que aquele obtido com o TBJ;
Variao da corrente de sada maior no TBJ.
Menos susceptvel a variaes de temperatura do que o TBJ

Tipos
JFET
Transistor de juno (J)
MOSFET por depleo
MOSFET por intensificao
Metal-xido-semicondutor (MOS)
Facilidade para integrao em CI

Construo do JFET

Caractersticas iniciais
H dois tipos de JFETS:
De canal n;

De canal p.

JFETs tm trs terminais:

O Dreno Drain (D) e a Fonte Source (S) so conectados pelo canal n;
A porta gate (G) conectada ao material do tipo p.

Construo do JFET

Figura 1

Ideia inicial

Pedao de material tipo n;

Extremidade superior: Dreno (Drain);

Extremidade inferior: Fonte (Source);

A tenso VDD fora os eltrons a flurem da Fonte para o Dreno atravs do canal de material
do tipo n.
No se trata de um JFET ainda e sim do primeiro passo para construo de um.

Construo do JFET
JFET canal n

figura 2
 A maior parte do material do
tipo n
O material do tipo n forma o canal
entre os materiais do tipo p e
possui dopagem inferior ao
material do tipo p

Os materiais do tipo p esto

conectados entre si e ao terminal
Porta (G)

Na ausncia de potencial aplicado, o JFET possui duas junes p-n no polarizadas duas
regies de depleo similares quela do dodo.

Construo do JFET

Figura 3

Construo do JFET

Tenses importantes

VDS -Tenso entre dreno e fonte;

VGS -Tenso aplicada entre a porta e a fonte
Construo do JFET
Dreno - terminal a partir do qual os portadores majoritrios saem. A corrente no sentido
convencional que entra designada por ID. A tenso VDS positiva se o potencial em D mais
positivo que S.
Porta - Em ambos os lados do canal N, no caso do JFET canal N, so dispostas duas regies
fortemente dopadas por impurezas aceitadoras material tipo P. aplicada uma tenso VGS para
polarizar reversamente a juno pn entre as regies de porta e fonte.
Fonte - terminal em que a corrente devida aos portadores majoritrios penetra no canal.
Designada por IS.

Efeito de Campo
Como no caso do TBJ, a tenso entre dois terminais do FET controla a corrente que circula pelo
terceiro terminal. Correspondentemente o FET pode ser usado tanto como amplificador quanto
como uma chave. O nome do dispositivo origina-se de seu princpio de operao. O controle
baseado no campo elctrico estabelecido pela tenso aplicada no
terminal de controle. O transstor MOSFET acrnimo de Metal Oxido Semiconductor , ou
transstor de efeito de campo de semicondutor de xido metlico, , de longe, o tipo mais comum
de transstores de efeito de campo em circuitos tanto digitais quanto analgicos.

Concluso

Concludo trabalho foi possvel interagir se com o tema dado sobre a construo de transistor
FET onde conclui se que o mesmo que a tenso entre dois terminais do FET controla a corrente
que circula pelo terceiro terminal. Correspondentemente o FET pode ser usado tanto como
amplificador quanto como uma chave. O FET possui uma impedncia de entrada elevada valor
tpico com ordem de grandeza.
Referncias Utilizadas

BOYLESTAD, Robert L.; NASHELSKY, Louis. Dispositivos eletrnicos e teoria de

circuitos. 11. ed. So Paulo: Pearson education do Brasil, 2013.

SEDRA, Adel S.; SMITH, Kenneth C.. Microeletrnica. 5ed. So Paulo: Pearson Prentice
Hall, 2007.

MALVINO, Albert Paul. Eletrnica. 4. ed. So Paulo: Makron, c1997. 2v.