Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

Tranzistoare cu efect de cmp

Tranzistoarele cu efect de cmp (Field-Effect Transistors FET) utilizeaz

cmpul electric pentru controlul dimensiunilor i conductanei unui canal
conductiv ntr-un material semiconductor. Spre deosebire de tranzistoarele
bipolare cu jonciuni (TBJ), tranzistoarele cu efect de cmp se numesc
unipolare, deoarece conducia este asigurat de un singur tip de purttori
(electroni sau goluri).
Dup principiul de funcionare i tehnologia de realizare, FET pot fi :
- cu poart izolat (Insulated Gate FET) :
- cu oxid de siliciu (Metal-Oxid-Semiconductor MOS-FET)
- cu alte materiale izolatoare (Metal-Izolator-Semiconductor MIS-FET).
- J-FET (FET cu jonciune p-n polarizat invers).
Ambele variante pot funciona cu canal indus (n sau p) sau cu canal iniial
(n sau p).
Cmpul care controleaz rezistena canalului FET (i, implicit, curentul
principal) este creat cu o tensiune (de comand) aplicat pe electrodul de
comand al FET. Zona n care se stabilete cmpul electric are rezisten
electric suficient de mare (zeci sau sute de M) pentru a fi considerat
izolant i este realizat n dou variante:
- strat din material ne-conductiv (la MOS-FET);
- jonciune (la J-FET)
Curentul de comand i, implicit, puterea de comand sunt foarte mici. Ca
urmare, rezistena de intrare i ctigul n putere al tranzistorului sunt
foarte mari.
n plus, volumul ocupat de FET n pastila de siliciu (chip) este mult mai mic
dect n cazult TBJ (important pentru circuitele integrate pe scar larg i
foarte larg)

1.1. MOS-FET cu canal indus

n figura de mai jos este reprezentat o seciune transversal printr-un MOSFET
cu canal indus n (NMOS), la care purttorii de sarcin sunt electronii.
- substrat de material semiconductor intrinsec sau impurificat de tip p;
- zona central a suprafetei superioare a substratului, acoperita cu un strat
izolant subtire din oxid de siliciu metalizat la suprafaa superioar, unde se
conecteaz terminalul denumit poart (G - Gate); n literatura veche se
ntlnete nc termenul gril din terminologia specific tuburilor
electronice cu vacuum. Dei asocierea acestui termen cu iniiala G este
consecina ignoranei semantice sau chiar lingvistice, aceast asociere nu este
nicidecum greit din punct de vedere funcional, deoarece poarta FET
funcioneaz identic cu grila tuburilor electronice, prin efectul cmpului
electric: prin potenialul porii fa de surs se ajusteaz conductana
canalului. Tensiunea uGS controleaz curentul ID;

1/8
Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

- doua zone volumice dopate tip n la marginile suprafetei de oxid, conectate la

terminalele denumite surs (S ) prin care purttorii sunt injectai n canalul
conductiv i dren (D) prin care purttorii prsesc canalul conductiv formnd
curentul ID;

Terminalul de comand G este conectat la suprafaa metalizat care acoper

stratul izolant. Uneori este conectat la substrat si un al patrulea electrod: B
- Bulk, n marea majoritate a cazurilor conectat intern la S.
Daca G nu este polarizat, atunci intre sursa si drena sunt trei zone: n, p, n,
echivalente cu dou diode cu anozii nseriai, deci ntre D i S nu poate
circula curent.
Daca G este polarizat cu o tensiune pozitiv +uGS (figura de mai jos) atunci
ntreaga tensiune se aplic stratului izolant, foarte subire, n care se
creeaz un cmp electric de intensitate ridicat. Cmpul va mpinge spre
interior sarcinile pozitive i va atrage electronii n apropierea suprafeei de
separai, formnd (inducnd) un strat conductor n.

MOS-FET cu aceast structur se mai numesc si cu canal indus.

Daca se aplica tensiune ntre electrozii principali, prin canalul conductor va
apare un curent numit de dren. Se consider c tensiunea este pozitiv (uDS >
0) dac este aplicat ca n figur. Tensiunea dren-surs poate fi aplicat i
invers, producnd un curent de dren cu sens opus. Intensitatea curentului de
dren depinde doar de grosimea canalului conductor. Aceasta poate fi controlat
prin modificarea campului E adic prin modificarea tensiunii de comand uGS.
La fel ca tranzistoarele bipolare, MOS se realizeaz i n varianta
complementar (cu canal indus p). Simbolurile pentru MOS-FET cu canal indus
sunt reprezentate n figura urmtoare.

2/8
Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

Simbolizarea MOSFET cu canal indus

MOSFET cu canal indus n MOSFET cu canal indus p

Prin analogie cu tranzistoarele bipolare, sursa, drena i poarta corespund

emitorului, colectorului i bazei, avnd aceleai roluri funcionale. Cel de-al
patrulea terminal al FET nu apare ntotdeauna explicit, fiind folosit cu
precdere n realizarea circuitelor integrate. De regul substratul este legat
la surs, iar tranzistoarele cu efect de cmp apar ca i cele bipolare, cu numai
3 terminale.

1.2. MOS-FET cu canal iniial

La aceste tranzistoare canalul conductor intre sursa si drena este realizat prin
constructie, el existnd n absena tensiunii de polarizare (de comand)
aplicate pe poart. Oricare tensiune aplicat ntre surs i dren va conduce la
un curent de dren iD.
n figura de mai jos este reprezentat structura unui MOS-FET cu canal iniial
tip n, la care potenializarea negativ a porii fa de surs (uGS < 0)
ngusteaz canalul electronic, mrindu-i rezistivitatea i scznd proporional
curentul iD pn la blocarea complet a tranzistorului prin nchiderea complet
a canalului conductor. Nivelul tensiunii uGS la care are loc blocarea
tranzistorului este numit tensiune de strangulare uP (pinch-off voltage).

Prin contrast, o tensiune pozitiv (uGS > 0) aplicat porii unui FET cu canal n
atrage electroni din substrat ctre poart. Primii electroni ajuni n zona
porii neutralizeaz ionii pozitivi provenii din doparea semiconductorului,
formnd o zon lipsit de purttori de sarcin. Tensiunea la care apare aceast
zon lipsit de purttori n vecintatea porii se numete tensiune de prag.
Depind tensiunea de prag, creterea VGS formeaz i lrgete canalul electronic
dintre dren i surs iar curentul iD crete.. Procesul fizic se numete
inversiune. La limit, cnd tensiunea pozitiv aplicat porii maximizeaz

3/8
Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

canalul conductor, tranzistorul intr n regim de saturaie, iar rezistena

dren-surs poate cobor pn la x0,1...x0,01.

Simbolurile pentru MOS-FET cu canal iniial n i cu canal iniial p sunt

reprezentate n figura urmtoare.

1.3. Caracteristici tipice pentru MOS-FET

Caracteristicile tranzistoarelor reprezint dependenele funcionale ntre
mrimile de intrare (caracteristici de intrare), ntre mrimile de ieire
(caracteristici de ieire), sau ntre mrimile de intrare i de ieire
(caracteristici de transfer).
Cea mai important este familia de caracteristici de ieire: dependenele
curenilor de dren de tensiunile dren-surs iD(uDS), cu parametrul de intrare
tensiunea grila-sursa (uGS).
Pentru tensiuni uDS < uGS, FET se comport ca rezistene comandate n tensiune.
Meninnd uGS=const., curentul de dren ID este proproional cu uDS, iar regimul
de funcionare se numete liniar sau ohmic.
Pentru tensiuni uDS comparabile cu uGS, forma canalului conductiv devine
asimetric, datorit gradientului de potenial dintre dren i surs. Regiunea
de inversiune se stranguleaz n vecintatea drenei, iar mrirea n continuare a
uDS prelungete zona strangulat ctre surs, producnd regimul de saturaie, n
care curentul de dren nu mai variaz proporional cu tensiunea uDS.

n regimul de saturaie, canalul conductiv format de tensiunea uGS nu mai unete

sursa cu drena, dar purttorii continu s se deplaseze prin zonele srcite
din semiconductor sub aciunea cmpului electric din zona drenei. Lipsa

4/8
Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

purttorilor liberi din zonele srcite face ca acestea s aib rezistivitate

similar celei a siliciului, iar creterea potenialului drenei (a tensiunii uDS)
nu face dect s creasc distana dintre dren i punctul de strangulare a
canalului conductiv, avnd ca efect creterea rezistenei RDS dintre dren i
surs. Ca urmare, curentul de dren rmne aproape constant la creterea uDS, iar
FET saturat se comport ca o surs de curent constant comandat prin tensiunea
uGS.
n figura de mai jos este reprezentat o familie de caracteristici de ieire
pentru un MOS-FET cu canal indus n polarizat uzual, cu + pe dren i pe surs.
(Spre deosebire de tranzistorul bipolar, MOS-FET pot funciona cu ambele
polariti ale tensiunii dren-surs).

Dac uGS 0, iD =0 (tranzistorul este blocat). Dac uGS devine pozitiv, ntre
dren i surs se formeaz canalul conductor. Polariznd circuitul dren-surs
apare un curent de dren, direct proporional (n domeniul tensiunilor mici) cu
uDS. Panta caracteristicii iD(uDS) depinde de tensiunea de comanda uGS. n zona
liniar a caracteristicii (care cuprinde i valori negative ale uDS) FET se
comport ca o rezisten reglabil comandat de uGS.
Limita uDS = uGS (linia ntrerupt) delimiteaz intrarea n zona de saturaie.
Curentul iDsat rmne constant, independent de uDS. Dependena iDsat(uGS) este,
evident, neliniar (la fiecare cretere cu 5V a uGS, iDsat crete mai mult decat
la variaia anterioar a uGS).

La MOS-FET cu canal iniial, caracteristicile de ieire au aceeai alur ca la

MOS-FET cu canal indus, dar tranzistorul nu mai este blocat la uGS =0 (figura
urmtoare)..
Curba iD(uDS) corespunztoare uGS=0 ocup o poziie median n familia de
caracteristici.

5/8
Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

La fel ca la MOS-FET cu canal indus, exist o zona liniar de cretere n care

tranzistorul se comport ca o rezisten reglabil, una neliniar de trecere i
zona de saturaie cu iD independent de uDS. Pentru a bloca tranzistorul este
nevoie de o tensiune negativ de comand (uGS = uP).

1.4. Circuite de polarizare pentru MOS-FET

Pentru a situa un tranzistor unipolar ntr-un punct de funcionare de pe
caracteristica static dispunnd de o singur surs de alimentare este necesar
un circuit de polarizare precum cele reprezentate n figura urmtoare.

Polarizarea FET cu canal indus Polarizarea FET cu canal initial

Pentru MOS-FET cu canal indus, circuitul este similar circuitului de polarizare

cu divizor rezistiv pentru tranzistorul bipolar. MOS-FET este mai puin
influenat de temperatur, de aceea rezistena de stabilizare termic (din sursa
tranzistorului) lipsete din schem.
Pentru MOS-FET cu canal iniial se utilizeaz o schem denumit cu negativare
automat a porii. Curentul de poart fiind nul, RG menine uGS= 0, ns iD
produce o cdere de tensiune pe RS prin care crete potenialul sursei,
negativnd automat tensiunea uGS (uGS <0).

1.5. Scheme echivalente n curent alternativ

Analiza n curent alternativ a circuitelor cu MOS-FET se poate face grafic,
utiliznd caracteristicile i specificaiile electrice, sau analitic, cu scheme
echivalente liniarizate.
n curent continuu i la frecvene joase, rezistena de intrare foarte mare
poate fi considerat infinit. Schema echivalent este reprezentat mai jos.

Circuitul dren-surs al FET se comport ca un generator de curent (iD) comandat

de tensiunea de intrare (uGS). Factorul de proporionalitate ntre iD i uGS se
numete panta tranzistorului, gm. Uneori se consider i rezistena echivalent
ntre dren i surs, rDS.

6/8
Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

La frecvene mari sunt preponderente capacitile definite ntre zonele din

structura fizic a FET. Se definesc capaciti electrice semnificative ntre
poart i surs (CGS), i ntre dren i poart (CGD).

1.6. Ieirea CMOS standard

Circuitele logice realizate cu tranzistoare unipolare (FET) sunt superioare
deoarece n regim static disip putere extrem de mic, iar n regim dinamic
putere mult mai mic dect cele cu tranzistoare bipolare. Imunitatea la zgomot
este deasemenea superioar, datorit nivelurilor logice definite avantajos
(nivelul logic 0 cu limit mai mare, iar nivelul logic 1 cu limit mai mic).
n plus, ieirile sunt mai apropiate de valorile ideale, adic nivelul logic 0
de Vss, iar nivelul logic 1 de Vdd. Circuitul tipic este reprezentat de
inversorul CMOS, reprezentat n figura urmtoare.

Cnd tranzistorul PMOS este saturat, starea ieirii este 1 logic (Vo=VDD), iar
cnd tranzistorul NMOS este saturat, starea ieirii este 0 logic (Vo=VSS).
Cele dou stri sunt complementare, determinate fiind de nivelul logic al
intrrii (Vi=0...0,33VDD pentru 0 logic sau Vi=0,66...1VDD pentru 1 logic).

1.7. Ieirea MOS cu drena n gol (open-drain)

Pentru circuitele logice n tehnologie CMOS, conexiunea echivalent colectorului
n gol este drena n gol. Poarta tranzistorului din etajul de ieire este
conectat la ieirea circuitului logic respectiv, iar drena oferit ca
terminal de ieire pentu compatibilitatea cu circuite alimentate la alte
tensiuni dect VDD.
De regul, penru ieirile cu drena n gol se folosesc tranzistoare NMOS, care
confer logic de comand similar ieirilor cu colector n gol.
Ca i ieirea cu colectorul n gol, ieirea cu drena n gol este inversoare,
deoarece potenialul pozitiv (nivel logic 1) aplicat porii conduce la saturarea
tranzistorului NMOS i nivel logic 0 la ieire. Absena potenialului pe poart
(VGS=0) conduce la starea de nalt impedan a ieirii.

7/8
Electronic i interfee pentru sisteme ncorporate note de curs pentru uzul studenilor 2015-2016

Nivelul logic 1 la ieire necesit o reziten de ridicare (pull-up) conectat

ntre drena FET i VDD. n majoritatea circuitelor numerice complexe realizate n
tehnologie CMOS sunt incluse rezistene interne de pull-up cu valori x10 k
pentru a fixa potenialele ieirilor impotriva oscilaiilor favorizate de
zgomote n condiii de minimizare a puterilor disipate n regim static.
Pentru ameliorarea performanelor temporale (timp de cretere, timp de cdere,
oscilaii minime specifice comutaiilor, minimizarea zgomotelor etc)
rezistenele de pull-up pot fi reduse pn la ordinul x1k. Circuitele numerice
avansate (microcontrolere) pot deconecta rezistoarele de pull-up interne, atunci
cnd n schemele sistemelor numerice complexe sunt prevzute rezistoare externe
de pull-up.

8/8