2.

STRUCTURA UNUI NUCLEU DE P DE UZ GENERAL, CISC

2.1. Pasul 1 de detaliere: registrul de date i registrul de adrese

Arhitectura microprocesoarelor Cap.2 1

Corneliu BURILEANU
2.2. Pasul 2 de detaliere: registrele generale

Arhitectura microprocesoarelor Cap.2 2

Corneliu BURILEANU
2.3. Pasul 3 de detaliere: unitatea aritmetic de procesare

Arhitectura microprocesoarelor Cap.2 3

Corneliu BURILEANU
Arhitectura microprocesoarelor Cap.2 4
Corneliu BURILEANU
2.4. Pasul 4 de detaliere: unitatea de control al adresrii memoriei

Arhitectura microprocesoarelor Cap.2 5

Corneliu BURILEANU
Arhitectura microprocesoarelor Cap.2 6
Corneliu BURILEANU
Organizare liniar a memoriei

(PC) AF instruc
instruciune curent

Arhitectura microprocesoarelor Cap.2 7

Corneliu BURILEANU
(SP) AF baz stiv

(SP) AF a vrfului stivei curente

(IX) AF baz tablou

AF element din tablou (IX) + disp

Arhitectura microprocesoarelor Cap.2 8

Corneliu BURILEANU
 2.5. Pasul 5 de detaliere: unitatea de control al P

Func
Funciile Unit
Unitii de Control al Microprocesorului

- desf
desfurarea n
n spa
spaiu
iu

- desf
desfurarea n timp

[cod instr.]
Formatul instruc
instruciunilor: [datah adrh
[datal adrl]
[cod instr.]
cod instr.

Desf
Desfurarea n timp:
- cicluri ma
main
- stri

Arhitectura microprocesoarelor Cap.2 9

Corneliu BURILEANU
Exemplu:
Exemplu: (A) ((R1) (R2)) + ((R3) (R4))

1. 1.1. (RA) (PC)

READ
1.2. (PC) (PC) + 1
1.3. (RD) ((RA))
1.4. (RI) (RD)
1.5. decodificare

2. 2.1. (RA) (R1) (R2)

READ
2.2. (RD) ((RA))
2.3. (A) (RD)

3. 3.1. (RA) (R3) (R4)

READ
3.2. (RD) ((RA))
3.3. (A) (RD) + (A)

Arhitectura microprocesoarelor Cap.2 10

Corneliu BURILEANU
Arhitectura microprocesoarelor Cap.2 11
Corneliu BURILEANU
 Vr1 Vr2 Vr3 Vr4 A1r A2r V_RD V_A V1UAL V2UAL V1F V2F V_PC V_SP A1MUX1 A2MUX1 A1MUX2 A1MUX3 A1MUX4 A1MUX5 A2MUX5 Vdecod V_RA V_RI

(RA) (PC) x x x x x x 0 x x x x x 1 0 x x x x x 0 1 0 1 0

(PC) (PC) + 1 x x x x x x x x x x x x 1 0 x x 1 x x x x 0 0 0

(RD) ((RA)) 0 0 0 0 x x 1 0 0 0 x x 0 0 x x x x x x x 0 0 0

(RI) (RD) 0 0 0 0 x x 1 0 0 0 x x 0 0 x x x x x x x 0 0 1

decodificare x x x x x x x x x x x x x x x x x x x x x 1 x 1

(RA)(R1)(R2) 1 1 0 0 0,1 0,0 0 0 0 0 x x 0 0 x x x x x 1 1 0 1 0

(RD) ((RA)) 0 0 0 0 x x 1 x 0 0 x x 0 0 x x x x x x x 0 0 0

(A) (RD) 0 0 0 0 x x 1 1 0 0 x x 0 0 x x x x x x x 0 0 0

(RA)(R3)(R4) 0 0 1 1 0,1 1,1 0 0 0 0 x x 0 0 x x x x x 1 1 0 1 0

(RD) ((RA)) 0 0 0 0 x x 1 x 0 0 x x 0 0 x x x x x x x 0 0 0

(A) (RD) + (A) 0 0 0 0 x x 1 1 0 1 0 0 0 0 x x x x x x x 0 0 0

Arhitectura microprocesoarelor Cap.2 12

Corneliu BURILEANU
Arhitectura microprocesoarelor Cap.2 13
Corneliu BURILEANU
2.6. Organizarea func
funcional a unui microprocesor pe 16 sau 32 bi
bii tipic

Arhitectura microprocesoarelor Cap.2 14

Corneliu BURILEANU
 Func
Funcii:

UE
- prelucreaz operanzii;
operanzii;
- con
conine registrele generale i ALU;
- accept informa instruciunilor deja aduse de ctre UIM;
informaiile aferente instruc UIM;
primete operanzii de la UIM;
- prime UIM;
- trimite rezultatele la UIM;
- con
conine unitatea de control al microprocesorului.

UIM
- furnizeaz (calculeaz
(calculeaz)) adrese pentru instruc
instruciuni i date;
- aduce instruc
instruciuni din memoria de program i le stocheaz ntr-
ntr-o coad;
coad;
- ntrerupe umplerea cozii de instruc
instruciuni cnd se impune aducerea operanzilor sau
trimiterea rezultatelor;
- realizeaz structurarea logic a memoriei (de pild:
pild: organizarea
organizarea segmentat a
memoriei).

Arhitectura microprocesoarelor Cap.2 15

Corneliu BURILEANU
 Noile atribute:
- mai multe procesoare care lucreaz n paralel, cu func
funcii distincte;

- coada de instruc
instruciuni

- versatilitatea func
funciilor registrelor: registre multifunc
multifuncionale
ionale:
registre dedicate registre multifunc
multifuncionale func
funcii implicite
- func
funcii alternative

- unitate de calcul al adreselor

- structurarea logic a memoriei

Arhitectura microprocesoarelor Cap.2 16

Corneliu BURILEANU