Documente Academic
Documente Profesional
Documente Cultură
Curso:
Circuitos digitales ll
Tema:
Biestables asncronos y sincronos
Integrante:
Mervin Torres Cortez 15190156
Profesor:
ING. Utrilla Salazar Dario
LABORATORIO 1 DE CIRCUITOS DIGITALES II
I. INTRODUCCIN
En el presente laboratorio, se desarrollara el anlisis funcional
de los biestables asincronos (Latchs) y Sincronos (Flip Flops);
los cuales representan los dispositivos fundamentales para el
diseo de registros, Contadores, Maquinas de estados,
memorias y todo circuito secuencial.
II. OBJETIVOS
1. OBJETIVOS GENERALES
Implementar los circuitos biestables asincronos (Latch) y sincronos
(Flip Flop), utilizando puertas lgicas.
La visualizacin del funcionamiento de cada una de los biestables
(Latchs y Flip Flops.) utilizando leds en las salidas.
Implementar circuitos bsicos con biestables.
Adquirir destreza para el montaje y cableado de circuitos digitales en
el prothoboard.
Que el estudiante aprenda utilizar los principios bsicos para el
anlisis de circuitos digitales secuenciales mediante simuladores y
que tenga la capacidad de realizar la deteccin de fallos, corregirlos
y comprobar su buen funcionamiento.
2. OBJETIVOS ESPECIFICOS
Para cada funcin lgica implementar con circuitos integrados de
tecnologa TTL (Serie 74). Buscar las referencias correspondientes en los
manuales adecuados.
Se implementar como entradas lgicas DIPSWITCHs y como salidas
lgicas LEDs. (Ver en el marco terico del presente documento sus
circuitos elctricos).
Implementar cada circuito en prothoboard, analizar su funcionamiento y
luego construya las tablas de verdad de los circuitos.
III. RESUMEN
Como primer paso para el desarrollo del presente laboratorio se debe
consultar los manuales correspondientes para cada objetivo. Luego se
debe analizar los circuitos en forma terica y luego simularlos con algn
software especializado y depurar los errores. Por ltimo se implementa el
circuito con los circuitos integrados realizando conjuntamente pruebas
individuales de su funcionamiento y al terminar dicho proceso se procede
a hacer las pruebas y desarrollar las tablas de estados o construir los
diagramas de tiempo.
IV. MARCO TEORICO
SISTEMAS SECUENCIALES SNCRONOS
Segn la forma de realizar el elemento de memoria nos podemos encontrar
distintos tipos de sistemas secuenciales, principalmente dos:
Sistemas Secuenciales Sncronos
En los que su comportamiento puede definirse en instantes de discretos de
tiempo, se necesita una sincronizacin de los elementos del sistema
mediante una seal de reloj, que no es ms que un tren de pulsos peridico.
Las variables internas no cambian hasta que no llega un pulso del reloj.
Sistemas Secuenciales Asncronos
Actan de forma continua en el tiempo, un cambio de las entradas provoca
cambios en las variables internas sin esperar a la intervencin de un reloj.
Son sistemas ms difciles de disear. El cambio de las variables internas se
puede producir de dos maneras en un sistema secuencial sncrono:
Por niveles
Cuando permiten que las variables de entrada acten sobre el sistema en el
instante en el que la seal de reloj toma un determinado nivel lgico (0 1).
Por flancos, o cambios de nivel
Cuando la accin de las variables de entrada sobre el sistema se produce
cuando ocurre un flanco activo del reloj. Este flanco activo puede ser de
subida (cambio de 0 a 1) o de bajada (cambio de 1 a 0).
El elemento de memoria bsico de los circuitos secuenciales sncronos es el
biestable. Almacena el estado 0 el estado 1, y de ah su nombre, tienen dos
estados estables de funcionamiento. Tambin se les suele conocer como FLIP-
FLOPS. Fundamentos de Computadores. Sistemas Secuenciales. T7-4 TIPOS
DE BIESTABLES
V. CUESTIONARIO
1. Describir
el concepto de Biestable Asincrono, analice su
funcionamiento y mencione los tipos de latches.
Tabla de verdad del latch NAND Tabla de verdad del latch NOR
R S Qn 1 R S Qn 1 Qn 1
Qn 1
0 0 Qn Qn
0 0 1 1 0 1 1 0
0 1 1 0 1 0 0 1
1 0 0 1 1 1 0 0
1 1 Qn Qn
R'= R.CK
S'= S.CK
FUNCIONAMIENTO
Si CK=0 tenemos que R'=S'=0 por lo que nos encontramos es una situacin de
estado de memoria. Si CK=1 implica que R'=R y S'=S y por tanto el biestable
atiende a los valores de entrada y acta segn su tabla de verdad. Todo esto lo
resumimos en la siguiente tabla de verdad :
Como el tiempo que atiende el biestable a las entradas es todo el semiciclo en
alta, si durante ese tiempo se produce un cambio inesperado en las entradas R
y S nos puede llevar a una situacin errnea. Por tanto para utilizar este tipo de
biestables por nivel debo garantizar que las entradas sean estables durante el
tiempo que el nivel est en alta.
qn S R qn+1
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 Indeterminado
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 indeterminado
qn T qn+
0 0 10
0 1 1
1 0 1
1 1 0
El Biestable D que aparece en la figura, puede funcionar de dos formas:
Qn D Qn+1
0 0 0
0 1 1
1 0 0
1 1 1
TIPOS DE FLIP FLOP
De los manuales de TTL se encontraron otros tipos tales como los Gates J-K
positive edge triged (74h102), y slip flor tipo D: doble (7474, 74c74, 74h74,
74ls74a, 74s74), hex (74174, 74c174, 74hc174, 74hct174, 74ls174, 74s174),
octal (74hc273, 74hct273, 74ls273, 74ls273, 74c374, 74hc374, 74hc574,
74hct374, 74hc377), quad (74175, 74c175, 74hc175, 74hc175, 74ls175,
74ls379, 8613).
J K Qn Qn+1 S R
0 0 0 0 0 X
0 0 1 1 X 0
0 1 0 0 0 X
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 1 X 0
1 1 0 1 1 0
1 1 1 0 0 1
b) FLIP FLOP D.
J K Qn Qn+1 D
0 0 0 0 0
0 0 1 1 1
0 1 0 0 0
0 1 1 0 0
1 0 0 1 1
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
J K Qn Qn+1 T
0 0 0 0 0
0 0 1 1 0
0 1 0 0 0
0 1 1 0 1
1 0 0 1 1
1 0 1 1 0
1 1 0 1 1
1 1 1 0 1