Documente Academic
Documente Profesional
Documente Cultură
I. OBJETIVOS.
II. MATERIALES.
CIRCUITOS INTEGRADOS:
III. PROCEDIMIENTO.
1
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
c) Inmunidad al ruido.
La inmunidad de ruido hace referencia a la sensibilidad de un circuito digital al ruido
electromagntico ambiental, se define como la capacidad para tolerar ciertas
variaciones de tensin no deseadas en sus entradas sin que cambie el estado de salida.
La inmunidad al ruido es una consideracin importante en el diseo de sistemas que
deben trabajar en ambientes ruidosos como automviles, maquinas, circuitos de
control industrial, etc.
d) Margen de ruido.
2
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
Para no verse afectados adversamente por el ruido, los CI deben tener cierta
inmunidad al ruido, que se define como la capacidad para tolerar ciertas variaciones
de tensin no deseadas en sus entradas sin que cambie el estado de salida.
Por ejemplo, en el caso de la lgica TTL, supongamos que dos puertas se conectan de
forma que una (A) proporciona una entrada a la otra (B). Si A est proporcionando un 1
a B con 2.4V (VOH(min)) y por el ruido esta tensin baja hasta menos de 2V ( VIH(min)), el 1
podra ser interpretado como un 0. Por tanto, el margen de ruido para el nivel alto
(VNH) es de 0.4V. Es decir:
VNH=VOH(min)-VIH(min).
Idntica situacin ocurre para el nivel bajo. Si un 0 est siendo representado por 0.4V a
la salida de A y debido al ruido esta tensin pasa a ser ms de 0.8V, el 0 podra ser
interpretado como un 1. Por tanto, el margen de ruido para el nivel bajo (VNL) es de
0.4V. As:
VNL=VIL(max)-VOL(max).
En el caso de CMOS, VNH=1.4V y VNL= 1.4, lo que indica que la familia CMOS es ms
inmune al ruido que la TTL.
e) Disipacin de potencia.
Teniendo presente que los niveles de tensin de entrada y salida de los circuitos
digitales pueden adoptar dos valores perfectamente definidos (L o H) y la disipacin de
potencia para cada uno de estos dos estados es diferente, la disipacin de potencia en
circuitos digitales se define bajo las condiciones de un ciclo de trabajo del 50 %; es
decir, trabajando en un rgimen en que la mitad del tiempo hay niveles bajos y la otra
mitad niveles altos.
Cuanto menor sea el consumo por puerta lgica, para una determinada tecnologa de
fabricacin, mayor ser el nmero de puertas que se podrn integrar sobre un mismo
chip sin superar los lmites de disipacin del sustrato del mismo. De ah la importancia,
para altas densidades de integracin, de que la disipacin de potencia sea lo menor
posible.
Desde el punto de vista global de un equipo digital, la potencia disipada es un
parmetro importante (que depende del consumo de cada uno de los elementos que
lo constituyen), que deber reducirse en la medida de lo posible, ya que ello supone
minimizar los costos de refrigeracin, fuente de alimentacin y lneas de distribucin.
En algunas tecnologas apenas existe consumo de energa cuando los niveles de
tensiones no varan, pero s que existe cuando se producen transiciones de nivel alto a
bajo o viceversa. En estos casos es comn distinguir entre disipacin de potencia en
condiciones estticas (sin transiciones entre niveles) y en condiciones dinmicas (con
transicin de niveles).
f) Retardo de propagacin.
3
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
Tplh = Tiempo de paso de nivel alto a bajo: es el tiempo entre un determinado punto
del impulso de entrada y el correspondiente impulso de salida, cuando la salida
cambia de 0 a 1.
Tphl = Tiempo de paso de nivel bajo a alto: es el tiempo entre un determinado punto
del impulso de entrada y el correspondiente impulso de salida, cuando la salida
cambia de 1 a 0.
g) Producto velocidad-potencia.
El producto velocidad potencia es el producto del retardo de propagacin y la
disipacin de potencia, Sirve para comprar distintas series de dispositivos lgicos, se
expresa en pJ, cuanto menor sea este valor mejores caractersticas presentara el
dispositivo.
Para compuertas TTL estndar a 100KHz el producto velocidad potencia es de 90pJ
mientras que para CMOS es de 5pJ.
R1
U1A
5k
50%
Key=A
74LS00D
V1 V2
4
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
3. U
t
i
l
i
z
a
n
d
o
74LS00NANDdedosentradas
X5
J2 U6A 2.5 V
R3
V2 220
12 V 74LS00D
LED3
A B X
01 0 0 1
02 0 1 1
03 1 0 1
04 1 1 0
5
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
74LS02NORdedosentradas
X5
J2 U6A 2.5 V
R3
V2 220
12 V 74LS02D
LED3
A B X
01 0 0 1
02 0 1 0
03 1 0 0
04 1 1 0
74LS04NOT
X5
J2 U6A 2.5 V
R3
V2 220
12 V 74LS04D
LED3
B X
01 0 1
02 1 0
74LS08ANDdedosentradas
6
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
X5
J2 U6A 2.5 V
R3
V2 220
12 V 74LS08D
LED3
A B X
01 0 0 0
02 0 1 0
03 1 0 0
04 1 1 1
74LS32ORdedosentradas
X5
J2 U6A 2.5 V
R3
V2 220
12 V 74LS32D
LED3
A B X
01 0 0 0
02 0 1 1
03 1 0 1
04 1 1 1
74LS86OREXCLUSIVO
X5
J2 U6A 2.5 V
R3
V2 220
12 V 74LS86D
LED3
7
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
A B X
01 0 0 0
02 0 1 1
03 1 0 1
04 1 1 0
Tabla de verdad
W X Y Z SALIDA
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
8
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
S= w x+ xz + w z
9
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
Salida C Salida S
Ecuaciones lgicas:
Salida C: A . ( B C )+ B . C
Salida S: A (B C)
Tabla lgica:
A B C S C
0 0 0 0 0 0
1 0 0 1 1 0
7. Det
2 0 1 0 1 0 erm
ine
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 1
6 1 1 0 0 1
7 1 1 1 1 1
10
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
X A B C S2 C2
0 0 0 0 0 0
0 0 0 1 1 0
0 0 1 0 1 0
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 1
1 0 0 0 0 0
1 0 0 1 1 1
1 0 1 0 1 1
1 0 1 1 0 1
1 1 0 0 1 0
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 1 1
S 2= A( B C)+ A(B C)
C 2=BC +( BC)(X A)
11
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
V1 (V) V0 (V)
0 0
0.1 4.52
0.22 4.52
0.31 4.52
0.41 4.57
0.51 4.53
0.63 4.35
0.7 4.24
0.84 4.21
0.92 4.13
1.07 3.08
1.26 0.32
1.45 0.29
1.75 0.19
2.02 0.2
2.5 0.21
3 0.28
3.46 0.17
3.96 0.17
4.52 0.19
5.02 0.2
V0 (V)
5
4.5
4
3.5
3
2.5
2
1.5
1
0.5
0
0 1 2 3 4 5 6
12
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
En la experiencia 5, nos
piden obtener la curva de
transferencia de la puerta mostrada en el osciloscopio, lo obtenido en nuestra prctica de
laboratorio, fue la siguiente:
13
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
Observaciones:
Al medir los estados lgicos pudimos darnos cuenta que el 1 lgico no era
necesariamente 5 voltios sino que variaba con valores cercanos a 5 voltios.
De igual manera para el cero lgico, al medir con el voltmetro el valor obtenido
no era necesariamente 0 voltios sino algo ms.
Al desconectar ciertas compuertas del circuito en funcionamiento, nos dimos
cuenta que las salidas variaban para las mismas combinaciones de la entrada.
Conclusiones:
14
EE635N SISTEMAS DIGITALES I PRIMER LABORATORIO UNI - FIEE
Recomendaciones:
Para generar las seales de entrada, se recomienda usar un contador que nos
genere todas las combinaciones posibles, y as comparar si es que realmente
nuestro circuito ha sido ensamblado de manera correcta, ya que manualmente es
algo muy complicado.
Los diodos LED deben de estar en serie con una resistencia adecuada para que no
queme el LED, tambin sta resistencia debe permitir que el LED se encienda bien
y as tener una mejor vista de la salida.
Se recomienda usar una fuente DC cercana a 5 voltios para no forzar a los TTL en
su funcionamiento por falta o exceso de voltaje.
Se recomienda usar un deep switch en el diseo prctico del circuito, esto ayuda
mucho a la hora de verificar los valores de la tabla de verdad.
VI. BIBLIOGRAFA
15