Ao del buen servicio al ciudadano

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, Decana de Amrica)

FACULTAD DE INGENIERA ELECTRNICA Y

ELCTRICA

CIRCUITOS LATCH Y FLIP - FLOP

EAP:

INGENIERA ELECTRNICA.

CURSO:

CIRCUITOS DIGITALES II.

ALUMNO:

TARAZONA MARRUJO, EKLIN BLINDER. 15190133

PROFESOR:

CASIMIRO PARIASCA OSCAR.

GRUPO:

4-LABORATORIO.

HORARIO:

JUEVES 8-11 AM.

 UNMSM-FIEE

INFORME PREVIO 2
1. Indique la diferencia entre los Latches y los Flip Flops.

Un latch (late memory en ingls) es un circuito electrnico biestable asncrono

usado para almacenar informacin en sistemas lgicos digitales. Un latch puede
almacenar un bit de informacin, asimismo los latches se pueden agrupar de tal
manera que logren almacenar ms de 1 bit, por ejemplo el 'latch quad ' (capaz de
almacenar cuatro bits) y el 'latch octal' (capaz de almacenar ocho bits). Los latches
son dispositivos biestables asncronos que no tienen entrada de reloj y cuyo cambio
en los estados de salida es funcin del estado presente en las entradas y de los
estados previos en las salidas (retroalimentacin). Los latches a diferencia de
los flip-flops no necesitan una seal de reloj para su funcionamiento.
2. Explicar la diferencia entre circuitos con entradas sncronas y con entradas
asncronas.
Los sistemas sincronos, la seal, va
siempre sincronizada con una seal de
reloj. Hasta que el reloj no genere un flanco
de subida (normalmente) el dispositivo no
hara caso a la seal de entrada.

Los sistemas asincronos actuan

inmediatamente al aplicarles la
seal al dispositivo.

3. Explique el funcionamiento del Flip Flop RS sncrono implementado con puertas

NAND. Cmo deben ser los pulsos de reloj? Muestre con una tabla de verdad.
Las entradas S y R de un flip flop SR se
denominan entradas sncronas, dado
que los datos en estas entradas se
transfieren a las entradas a las salidas
del fip flop solo con el flanco de disparo
del impulso del reloj. El funcionamiento
bsico de un flip flop disparado por
flancos positivos se muestra en la
siguiente tabla:

Tarazona Marrujo, Eklin Blinder 15190133

 UNMSM-FIEE

S R clk Q

0 0 X Qo
No cambia

0 1 0 1 RESET

1 0 1 0 SET

1 1 d d d (no permitido)

Qu sucede con las salidas si, mientras el pulso de reloj Ck est en 1, se producen
cambios en las entradas S y/o R?

Explique el caso cuando un biestable es activado con flancos de pulso de reloj.

La salida Q se mantiene hasta que el clock marque un flanco, en ese momento el flip
flop lee la informacin de R y S y reacciona segn la tabla que se muestra arriba.

Cul es la ecuacin caracterstica de un biestable R-S sncrono?

+1 = +

4. Explique el funcionamiento del Flip Flop JK con seal de reloj. Muestre la tabla de
verdad. Cul es su ecuacin caracterstica?
El flip flip JK funciona de modo similar que un flip flop RS con la excepcin de que
cuando las entradas J y K son 1-1 la salida cambiar de estado.

J K Qt Qt+1

0 0 0 0
Qt (memoria)
0 0 1 1

0 1 0 0
0
0 1 1 0

1 0 0 1
1
1 0 1 1

1 1 0 1
Qt (invertido)
1 1 1 0

Tabla de flip flop JK

+
+1 =

5. Explique para qu se utilizan las entradas de prefijacin asncronas (Preset

Clear) (Set Reset) en los flip flops.

Tarazona Marrujo, Eklin Blinder 15190133

 UNMSM-FIEE

El uso del preset y clear en un flip flop es conveniente cuando buscamos una salida
independiente de las entradas, adems la activacin de estos estados y la respuesta
en Q es al instante sin necesitar que el clock marque su flanco.

+1 = + ( )
+

6. Las siguientes formas de onda se aplican a las entradas JK, entradas

asncronas y de reloj, como se muestra en la figura. Suponer que Q se
encuentra inicialmente en RESET. Dibujar la forma de onda de salida en Q.

7.- Realizar las siguientes conversiones:

a.- Utilizando un flip flop JK obtenga el tipo D y el tipo T.

b.- Utilizando un flip flop D, obtenga el tipo T.

c.- Utilizando el Latch tipo D obtenga un Flip Flop tipo D.

Tarazona Marrujo, Eklin Blinder 15190133

 UNMSM-FIEE

Utilizando mapas de Karnaugh, obtenga las ecuaciones caractersticas a partir

de las tablas de verdad para los biestables D y T.

Para el tipo D:

( + 1) =

Para el tipo T:

( + 1) = () + ()

( + 1) = () + ()

8. Muestre los smbolos de los flip flops de acuerdo a la norma ANSI/IEEE y a

la norma IEC. Presentar los diagramas esquemticos de los CI utilizados en
esta prctica, as como sus tablas de verdad.
La simbologia ANSI/IEEE se caracteriza por representar a todos los
circuitos logicos mediante cuadrados y a los indicadores de inversion o de
activacion con con nivel bajo (normalmente represnetados con una
burbuja o circulo) se los representa mediante un triangulo rectangulo. En
el caso de compuertas logicas las especificacion de cada compuerta es
represnetada por un simbolo dentro del cuadrado, para flip-flops se
representa de manera similiar a diferencia de los triangulo que ya se
menciono lo q ue representa.

Tarazona Marrujo, Eklin Blinder 15190133