UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

INFORME PREVIO DEL SEGUNDO LABORATORIO DE

SISTEMAS DIGITALES I - EE-635

FUNCIONES LGICA: SIMPLIFICACIN,

IMPLEMENTACIN Y CONVERSIN DE CDIGOS

Alumnos:

Chinga Bayona, Juan (20127033C)

Mego Acua, Carlos Jacinto (20175007I)
Villafuerte Cerdan, Aldo Manuel (20092014H)
Seccin: O1

Horrio: Martes 11am - 1pm.

Fecha de Presentacin: 19/09/2017.

 SEGUNDO LABORATORIO DE SISTEMAS DIGITALES I
FUNCIONES LGICAS: SIMPLIFICACIN, IMPLEMENTACIN
Y CONVERSIN DE CDIGOS
I. OBJETIVOS

1. Implantar funciones Booleanas utilizando diversas puertas lgicas

2. Comprobar la validez de los mtodos: algebraico y grfico, para la simplificacin de
funciones lgicas.
3. Implementar circuitos combinacionales utilizando las compuertas indicadas en cada
caso.

II. FUNDAMENTO TERICO

A. Circuitos integrados
Un circuito integrado (CI), tambin conocido como chip o microchip, es una estructura
de pequeas dimensiones de material semiconductor, de algunos milmetros
cuadrados de rea, sobre la que se fabrican circuitos electrnicos que est protegida
dentro de un encapsulado de plstico o cermica.

B. Algebra de Boole
El lgebra de Boole difiere de manera importante del algebra ordinaria en que las
constantes y variables booleanas solo pueden tomar 2 valores posibles 0 o 1 . una
variable booleana es una cantidad que puede en diferentes ocasiones, ser igual a 0 o
1.las variables booleanas se emplean con frecuencia para representar el nivel de
voltaje presente en un alambre o en los terminales de entrada y salida de un circuito.

C. SIMPLIFICACIN DE FUNCIONES Y COMPUERTAS LGICAS

El lgebra booleana, puede definirse con un conjunto de elementos, un conjunto de
operadores y un nmero de axiomas no probados o postulados. A continuacin se
presentan los principales teoremas y postulados del lgebra booleana

SIMPLIFICACION ALGEBRAICA
Una vez que se obtiene la expresin booleana para un circuito lgico, podemos
reducirla a una forma ms simple que contenga menos trminos, la nueva expresin
puede utilizarse para implantar un circuito que sea equivalente al original pero que
contenga menos compuertas y conexiones.

EXPRESIONES BOOLENAS EN FORMA DE MINTERMS (SUMA DE PRODUCTOS)

Cuando se comienza un problema de diseo lgico, lo normal es construir primero una
tabla de verdad, que detalle la operacin exacta del circuito digital. Considerar la tabla
de verdad 2, que contiene las variables C, B y y A.
Observar que slo dos combinaciones de variables generan una salida 1. Estas
combinaciones se muestran en la lneas octava y segunda (sombreadas) de la tabla de
verdad. La lnea 2 se lee una entrada no C Y (AND) una entrada no B Y (AND) una
entrada A generan una salida I .
DIAGRAMAS DE KARNAUGH
Es un mtodo grafico que se utiliza para simplificar circuitos lgicos en un proceso
simple y ordenado. Este mtodo que se basa en los teoremas booleanos estudiados
anteriormente y su utilidad prctica se limita a 5 variables. Las reglas a seguir son las
siguientes:

A partir de la tabla de verdad sacar las expresiones booleanas en forma de

minterns o maxterms.
Colocar los 1 correspondientes en el diagrama por cada grupo de variables
operadas por AND si es en forma de minterns u operadas por OR si es en forma
de maxterms.
Agrupar los 1 adyacentes (las agrupaciones se realizan en grupos de 2, 4, 8 1)
Eliminar las variables que aparezcan con su complemento.
Enlazamos con OR los resultados obtenidos (si es en forma de minterns) o con
AND (si es en forma de maxterms).
Tomemos la tabla de verdad 5. Lo primero que debemos hacer es sacar las expresiones
booleanas correspondientes:

Luego procedemos a colocar cada 1 correspondiente en el diagrama por cada grupo de

variables operadas con AND (para nuestro ejemplo). Los diagramas de Karnaugh
pueden presentarse de dos maneras diferentes: la americana y la alemana, demos un
vistazo a dichas presentaciones:

Figura 1: Diagramas de Karnaugh para 2 variables

Figura 2: Diagramas de Karnaugh para 3 variables

 Figura 9: Diagramas de Karnaugh para 4 variables

Ahora que conocemos las maneras en que se pueden presentar los diagramas
procedemos a colocar los 1 correspondientes por cada grupo de variables operadas
con AND (en nuestro ejemplo)

Figura 3: Colocacin de los unos en el mapa de Karnaugh

Luego procedemos a agrupar los 1 adyacentes que se encuentren en el diagrama, estas
agrupaciones se realizan en grupos de 2, 4, o de 8 "1" . Debemos tratar en lo posible de
no realizar tantas agrupaciones.

Figura 4: Agrupacin de trminos

Despus de realizar las agrupaciones eliminamos por cada grupo las variables que
aparezcan con su complemento. En el agrupamiento de 2 "1" se elimina una variable;
en el agrupamiento de 4 "1" se eliminan 2 variables y en el agrupamiento de 8 "1" se
eliminan 3 variables.

Figura 5: Eliminacin de trminos

Por ultimo enlazamos con OR (ya que nuestro ejemplo es en forma de minterns) los
resultados que obtuvimos de la eliminacin de variables.
Q = A +B
 De esta manera la ecuacin lgica Q=(AB)+(AB)+(AB) nos quedara reducida a una
puerta OR.

III. MATERIALES

1. Fuente regulada de +5VDC

2. Circuitos Integrados:
74LS00 (NAND)
74LS02 (NOR)
74LS04 (NOT)
74LS08 (AND)
74LS11 (AND de 3 entradas)
74LS32 (OR)
7423 o 7425 (NOR de 4 entradas con Strobe)
7450 o 7451 (AND-OR-INVERSOR)
74LS86 (XOR)
74LS125 o 74LS126 (BUFFER con salida TRI-STATE)
3. Implementar circuitos combinacionales utilizando las compuertas indicadas en cada
caso.
4. Diodos LED
5. Display de 7 segmentos
6. Protoboard
7. Cable telefnico
8. Alicate de punta

IV. CUESTIONARIO

1. Dadas las siguientes funciones:

F1= m(0,1,2,3,8,10,12,14)

F2 = M (0,3,4,7,8,11,12,15)

F3 = M (1,2,3,5,6,7,9,13,14,15)

F 4= m(1,2,4,7,8,11,13,14 )

a) Simplificar F1 por el mtodo de Quine.

Mintrminos 1era diferencia 2da diferencia

0 0-1(1) 0-1-2-3(1,2)
0-2(2) 0-2-8-10(2,8)
 1 0-8(8)
2 8-10-12-14(2,4)
8 1-3(2)
2-3(1)
3 2-10(8)
10 8-10(2)
12 8-12(4)

14 10-14(4)
12-14(2)

Tabla de implicantes primos

0 1 2 8 3 10 12 14
0-1-2-3(1,2)* x x x x
0-2-8-10(2,8) x x x x
8-10-12-14(2,4)* x x x x

La expresin simplificada es la siguiente:

F1= A B+ A D= AB . AD

b) Simplificar F2 por el mtodo Q-M.

Mintrminos 1era diferencia 2da diferencia

0001 1-5 (0-01) 1-5-9-13 (--01)
0010 2-6 (0-10) 2-6-10-14 (--10)
1-9 (-001)
0101 2-10 (-010)
0110
1001 5-13 (-101)
1010 9-13 (1-01)
6-14 (-110)
1101 10-14 (1-10)
1110

Tabla de implicantes primos

0001 0010 0101 0110 1001 1010 1101 1110

--0 x x x x
1
 --1 X x x x
0

La expresin simplificada es la siguiente:

F2 =C D+ C D=(C+ D)( C + D)

c) Simplifique F3 por el mtodo de Tabulacin o Numrico.

Maxtrmin 1era 2da

os
1 diferencia
1-3 (2) diferencia
1-3-5-7 (2,4)
2 2-3 (1) 2-3-6-7 (1,4)
1-5 (4) 1-5-9-13 (4,8)
3 2-6 (4)
5 1-9 (8) 5-7-13-15
6 (2,8)
6-14-7-15
9 3-7 (4) (1,8)
5-7 (2)
7 6-7 (1)
13 5-13 (8)
14 9-13 (4)
6-14 (8)
15
7-1 (8)

Tabla de implicantes primos

1 2 3 5 6 9 7 13 14 15
1-3-5-7 (2,4) x X x X
2-3-6-7 (1,4)* x X x X
1-5-9-13 (4,8)* x x x X
5-7-13-15 (2,8) x x x X
6-14-7-15 x x x x
(1,8)*
La expresin simplificada es la siguiente:

F3 =( A + C ) ( C + D ) ( B + C ) =C+A B+ C D

d) Simplificar F 4 por el mtodo de Karnaugh.

AB
00 01 11 10
CD 00 1 1
01 1 1
11 1 1
10 1 1

Esta es el mapa de Karnaugh de

F 4= A B C D
e) Implementar la funcin simplificada F1 usando solo NAND.

A B D F1 terico F1 experimental
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

f) Implementar la funcin simplificada F2 usando solo NOR.

 C D F2 terico F2 experimental
0 0 0
0 1 1
1 0 1
1 1 0

g) Implementar la funcin simplificada F3 usando solo AOI.

 A B C D F3 Terico F3 Experimental
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

h) Implementar la funcin simplificada F 4 usando solo XOR.

A B C D F4 Terico F4 Experimental
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
 i) Comprobar experimentalmente el funcionamiento en el laboratorio.

2. Simplificar e implementar en el laboratorio, la funcin incompletamente especificada,

simplificando por el mtodo de Tabulado o Numrico a cuatro literales. Determinar
adems los IPE, IPES, IPNE y los trminos opcionales si los hay.

f ( A , B ,C , D , E )= m ( 1,4,5,7,12,14,17,20,21,22,23,28 )+ d (0,3,6,19,30)

Tabla Reducida 2
#1s 1 Dif. 2 ,Dif.
Dif.

0 0 0-1(1) 0-1-4-5(1,4) 0-1-4-5(1,4)

------------------------ 0-4(4) 0-4-1-5(4,1) ---------------------------------------

1 ------------------------ ------------------- 1-3-5-7(2,4)
1

4 1-3(2) 1-3-5-7(2,4) 1-3-17-19(2,16)

------------------------ 1-5(4) 1-3-17-19(2,16) 1-5-17-21(4,16)

3 1-17(16) 1-5-3-7(4,2) 4-5-6-7(1,2)

5 4-5(1) 1-5-17-21(4,16) 4-6-12-14(2,8)

6 4-6(2) 1-17-3-19(16,2) 4-6-20-22(2,16)
2

12 4-12(8) 1-17-5-21(16,4) 4-12-20-28(8,16)

17 4-20(16) 4-5-6-7(1,2) 4-20-5-21(16,1)

20 ------------------------ 4-6-5-7(2,1) ----------------------------------------

------------------------ 3-7(4) 4-6-12-14(2,8) 3-7-19-23(4,16)

7 3-19(16) 4-6-20-22(2,16) 5-7-21-23(2,16)

14 5-7(2) 4-12-6-14(8,2) 6-7-21-23(1,16)

19 5-21(16) 4-12-20-28(8,16) 6-14-22-30(8,16)
3

21 6-7(1) 4-20-5-21(16,1) 12-14-28-30(2,16)

22 6-14(8) 4-20-6-22(16,2) 17-19-21-23(2,4)

28 6-22(16) 4-20-12-28(16,8) 20-21-22-23(1,2)

------------------------ 12-14(2) ----------------------- 20-22-28-30(2,8)

23 12-28(16) 3-7-19-23(4,16) ---------------------------------------
4

30 17-19(2) 3-19-7-23(16,4) 3 Dif.

17-21(4) 5-7-21-23(2,16) 1-3-5-7-17-19-21-23(2,4,16)

20-21(1) 5-21-7-23(16,2) 1-3-17-19-5-7-21-23(2,16,4)

20-22(2) 6-7-22-23(1,16) 1-5-17-21-3-7-19-23(4,16,2)

20-28(8) 6-14-22-30(8,16) 4-5-6-7-20-21-22-23(1,2,16)
------------------------ 6-22-7-23(16,1) 4-6-12-14-20-22-28-30(2,8,16)

7-23(16) 6-22-14-30(16,8) 4-6-20-22-5-7-21-23(2,16,1)

14-30(16) 12-14-28-30(2,16) 4-6-20-22-12-14-28-30(2,16,8)

19-23(4) 12-28-14-30(16,2) 4-12-20-28-6-14-22-30(8,16,2)
21-23(2) 17-19-21-23(2,4) 4-5-20-21-6-7-22-23(1,16,2)
22-23(1) 17-21-19-23(4,2) Tabla Reducida 3 Dif.
22-30(8) 20-21-22-23(1,2) 1-3-5-7-17-19-21-23(2,4,16)
28-30(2) 20-22-21-23(2,1) 4-5-6-7-20-21-22-23(1,2,16)
20-22-28-30(2,8) 4-6-12-14-20-22-28-30(2,8,16)
20-28-22-30(8,2)

Tabla de Implicantes Primos

1 1 1 2 2 2 2
1 4 5 7 28
2 4 7 0 1 2 3
0-1-4-5(1,4) X X X
1-3-5-7-17-19-21-23(2,4,16) X X X X X X
4-5-6-7-20-21-22-23(1,2,16) X X X X X X X
4-6-12-14-20-22-28-
X X X X X X
30(2,8,16)

Hallamos los IPE, IPES, IPNE y trminos opcionales.

Los IPE:

1-3-5-7-17-19-21-23(2,4,16) A B C D E= A B E
4-6-12-14-20-22-28-30(2,8,16) A B C D E=C E
Los IPES:

4-5-6-7-20-21-22-23(1,2,16) A B C D E= B E
Entonces:
 f =C E+ B E

3. Simplificar e implementar en el laboratorio, la funcin incompletamente especificada,

por el mapa-K a cuatro literales.

f ( A , B ,C , D , E )=B C D E+ ACD E+ A C E+ A B C+ d( A B C D E+ A BCD E+ A B C D E)

Diagrama de Karnaugh

ABC
DE 000 001 011 010 110 111 101 100
00 1 X
01 1 1
11 1 1
10 1 X X 1 1 1 1 X

f = A C+ D E

A C B E f terico F experimental
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
 1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0

4. Disee e implemente en el laboratorio los siguientes circuitos, que sern controlados

segn la siguiente tabla.

S1 S0 FUNCION DE SALIDA
0 0 Complemento a 2 de nmero de 4 bits
0 1 Detector de paridad impar de nmero de 4 bits
1 0 Conversor de cdigo GRAY a BINARIO de 4 bits
1 1 Conversor de cdigo BINARIO a GRAY de 4 bits
Una vez que tenemos implementado el circuito conversor de cdigo, procedemos a controlar
las salidas con compuertas de tres estados, que a la vez se regirn por la siguiente tabla de
funcin:

Donde los niveles altos corresponden a la activacin de la compuerta de tres estados.

De la tabla anterior podemos concluir que las funciones que describen este comportamiento
son de la forma:

Para este circuito se puede utilizar compuertas AND e inversores, sin embargo, como sobran
compuertas de los respectivos integrados que se utilizaran para armar el circuito conversor de
cdigo, se harn uso de ellas, con el fin de utilizar la menor cantidad de integrados, as usando
dichas compuertas adems de un integrado NAND, se obtiene:
Para cada salida de las 13 se le conecta una compuerta Tri-State, la cual dejar pasar la seal de
salida, cuando se le accione mediante otra seal de nivel alto.

Con A1 como seal de entrada, dejar pasar la seal A1 a Y1 cuando la entrada C1 sea de nivel
alto.
 5. Disee un circuito lgico combinacional, cuya entrada es un nmero codificado en
binario de 4 bits y cuya salida es la representacin en cdigo BCD del nmero binario
de entrada. Se pide lo siguiente:

a) La tabla de combinaciones.

b) Las funciones de salida, simplificadas por el mtodo del mapa-K.

c) La implementacin del circuito en el laboratorio, usando cualquier compuerta, las salidas

deben visualizarse en LEDs.

Nmero en Binario BCD (Decenas) BCD (Unidades)

A B C A B C A B C
0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0 1
2 0 0 1 0 0 0 0 1 0
3 0 0 1 1 0 0 0 1 1
4 0 1 0 0 0 0 1 0 0
5 0 1 0 1 0 0 1 0 1
6 0 1 1 0 0 0 1 1 0
7 0 1 1 1 0 0 1 1 1
8 1 0 0 0 0 1 0 0 0
9 1 0 0 1 0 1 0 0 1
10 1 0 1 0 1 0 0 0 0
11 1 0 1 1 1 0 0 0 1
12 1 1 0 0 1 0 0 1 0
13 1 1 0 1 1 0 0 1 1
14 1 1 1 0 1 0 1 0 0
15 1 1 1 1 1 0 1 0 1
 6. Disee e implemente en el laboratorio un circuito detector de cdigos que nos permita
visualizar en diodos LEDs el equivalente binario del cdigo que se intenta detectar
como se muestra en la tabla de funcin. La entrada es un numero binario de cuatro
bits (puede ser generado en forma manual o con un contador y debe ser visualizado en
LEDs), la salida debe ser el cdigo detectado y deben tener un visualizador (diodos de
distintos colores), adems si ocurre una entrada invalida del cdigo detectado, los
diodos de la salida deben apagarse. El circuito debe cumplir la siguiente tabla de
funcin:

S1 S0 Funcin de salida
0 0 EXCESO 3 GRAY (enciende el led verde)
0 1 AIKEN (enciende el led amarillo)
1 0 84-2-1 (enciende el led rojo)
1 1 BCD (enciende el led anaranjado

BINARIO F1 F2 F3 F4
A B C D W X Y Z
0 0 0 0 0 0 1 1 1
1 0 0 0 1 0 1 0 1
2 0 0 1 0 1 1 0 1
3 0 0 1 1 0 1 0 1
4 0 1 0 0 1 1 1 1
5 0 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1
7 0 1 1 1 1 0 1 1
8 1 0 0 0 0 0 1 1
9 1 0 0 1 0 0 1 1
10 1 0 1 0 1 0 1 0
11 1 0 1 1 0 1 1 0
12 1 1 0 0 1 1 0 0
13 1 1 0 1 1 1 0 0
14 1 1 1 0 1 1 0 0
15 1 1 1 1 1 1 1 0

Donde:

W=F1=Detecta EXCESO 3 GRAY

X=F2=Detecta AIKEN

Y=F3=Detecta 84-2-1

Z=F4=Detecta BCD

Funcin:
 7. Un cdigo BCD se transmite a un receptor lejano. Los bits sonA3, A2, A1, A0 con A3
como el MSB. El circuito receptor contiene un detector de error BCD que examina el
cdigo recibido y prueba si es BCD legal (es decir 1001). Disee e implemente el
circuito en el laboratorio, utilizando compuertas NOR, de modo que se produzca un
nivel alto en cualquier condicin de error.

A1 A2 A3 A4 F EXPERIMENTAL
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1

F=A 3 A 2+ A 3 A 1
 8. Disear e implementar en el laboratorio un conversor de cdigo, que convierta el
cdigo EXCESO 3 GRAY al cdigo AIKEN, emplee en el diseo compuertas X-OR de dos
entradas, y otras compuertas. Visualice la salida en LEDs.

Exceso 3 Gray Aiken EXPERIMENTAL

A B C D X Y Z W
0 0 1 0 0 0 0 0
0 1 1 0 0 0 0 1
0 1 1 1 0 0 1 0
0 1 0 1 0 0 1 1
0 1 0 0 0 1 0 0
1 1 0 0 1 0 1 1
1 1 0 1 1 1 0 0
1 1 1 1 1 1 0 1
1 1 1 0 1 1 1 0
1 0 1 0 1 1 1 1

X =A
AC
Y = A D+
Z =A D
C D
W=A B
 9. Disee e implemente en el laboratorio un circuito combinacional con cuatro lneas de
entrada que representen un digito decimal en BCD y cuatro lneas de salida que
generan el complemento de 9 del digito de entrada, visualice la salida en un display de
7 segmentos.

BCD Complemetador a 9 EXPERIMENTAL

A B C D W X Y Z

0 0 0 0 0 1 0 0 1

1 0 0 0 1 1 0 0 0

2 0 0 1 0 0 1 1 1

3 0 0 1 1 0 1 1 0

4 0 1 0 0 0 1 0 1

5 0 1 0 1 0 1 0 0

6 0 1 1 0 0 0 1 1

7 0 1 1 1 0 0 1 0

8 1 0 0 0 0 0 0 1

9 1 0 0 1 0 0 0 0

C
W = A +B+
X =B C
Y =C
Z =D

BIBLIOGRAFA

[1] John F. Wakerly, Diseo digital, 3era edicin.

[2] R. M. Marston, Modern TTL Circuits Manual, 1st edition

[3] Fuente del navegador

http://www.ie.itcr.ac.cr/.../TTL.../MANUAL_TTL_esp.pdf

[4] Fuente del navegador

http://www.ti.com/

[5] Fuente del navegador

http://electronicsclub.info/74series.htm