INFORME

FINAL
LABORATORIO N2
 UNMSM FIEE-ING.ELECTRONICA

INFORME FINAL DE LABORATORIO

EXPERIENCIA NUMERO 1
I. OBJETIVOS

Analizar los circuitos lgicos combinacionales.

Representar funciones lgicas, utilizando el lgebra de Boole y comprobar su tabla de
verdad.

II. MATERIALES Y EQUIPOS

CI. TTL: 7400, 7402, 7404, 7408, 7410, 7411, 7420, 7432, 7486, otros.
Diodos LED, Resistencias R=120 ohm, 470 ohm, 3.9Kohm, watt; Protoboard.
Alambre slido UTP (o AWG No. 30) diferentes colores; pelador de alambre; alicate de
punta.
Fuente de Voltaje C.C. regulada de 5 Voltios; Multmetro.
Software de simulacin: Multisim, Proteus u otros.

III. CUESTIONARIO FINAL

1) Presentar los resultados obtenidos experimentalmente y sus comentarios, indicando para

cada caso: el tipo de compuerta lgica utilizada, el diagrama lgico y la asignacin de
terminales, mtodo de verificacin, etc.

A. Para el circuito de la figura, obtener la tabla de verdad para la salida S1 en

funcin de A y B. Indicar a que compuerta conocida corresponde la tabla de
verdad de este circuito.

P g i n a 1 | 12
UNMSM FIEE-ING.ELECTRONICA

TABLA DE VERDAD

A B S1
0 0 0
0 1 1
1 0 1
1 1 0

B. Para el circuito mostrado obtener la tabla de verdad para las salidas S1 y S2

en funcin de A, B, y C.

P g i n a 2 | 12
UNMSM FIEE-ING.ELECTRONICA

TABLA DE VERDAD

A B C S1=(A.B).C S2=A.B.C
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

C. Para el circuito mostrado obtener la tabla de verdad para las salidas S1 y S2

en funcin de A, B, y C

P g i n a 3 | 12
UNMSM FIEE-ING.ELECTRONICA

TABLA DE VERDAD

A B C S1=(A+B).C S2=(A+B+C)
0 0 0 0 1
0 0 1 0 0
0 1 0 1 0
0 1 1 0 0
1 0 0 1 0
1 0 1 0 0
P g i n a 4 | 12
UNMSM FIEE-ING.ELECTRONICA

1 1 0 1 0
1 1 1 0 0

D. Escribir la expresin booleana y la tabla de verdad del circuito mostrado para

las funciones lgicas S y C.

TABLA DE VERDAD

X Y S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

P g i n a 5 | 12
 UNMSM FIEE-ING.ELECTRONICA

2) Compare las familias lgicas TTL y CMOS respecto a potencia y velocidad. Qu voltajes de
alimentacin deben aplicarse a un CI- TTL y a un CI- CMOS?

Niveles de tensin

Niveles de TTL CMOS

tensin
Baja (0) 0v 0.8v 0v 1.5v
Alta (1) 2v- 5v 3.5v-5v

3) Cuantas compuertas estn presentes en los siguientes chips: 7400, 7427, 7402, 7486, 7420,
7410, 7421, 7451

Integrado 7400

P g i n a 6 | 12
UNMSM FIEE-ING.ELECTRONICA

Integrado 7427

Integrado 7402

Integrado 7486

P g i n a 7 | 12
UNMSM FIEE-ING.ELECTRONICA

Integrado 7420

Integrado 7410

Integrado 7421

Integrado 7451

P g i n a 8 | 12
 UNMSM FIEE-ING.ELECTRONICA

4) Cul es el estado lgico de una entrada sin conexin en un chip de la serie 74? - Por qu?

Cualquier entrada de un circuito TTL de la serie 74 que se deje desconectada, acta en forma
idntica a un 1 lgico que se aplique a esa entrada. Esto se debe a que la unin base emisor o
diodo en la entrada no se polarizar en forma directa.

5) Cul es la diferencia entre fan-in y fan-out.

Fan-in (abanico de entrada) es un trmino utilizado en la Ingeniera del Software para referirse
al nmero de clases que hacen uso de la clase que estamos estudiando. Por otro lado, fan-out
(abanico de salida) hace referencia al nmero de clases que utiliza la clase que estamos
estudiando. Estos conceptos, originarios de la electrnica digital, tambin pueden utilizarse en
el resto de niveles del diseo conceptual, para hablar de subsistemas, paquetes o funciones.

Un buen diseo suele tener un fan-in alto, porque eso implica que estamos reutilizando cdigo
que de otra forma habra dado lugar a duplicidades en multitud de clases. El fan-in es una
medida de reutilizacin.

Al contrario, un buen diseo cuenta con un fan-out bajo, idealmente de 72, que es, segn,
uno de los mayores exponentes de la psicologa cognitiva, el nmero mximo de elementos
que una persona normal puede almacenar en su memoria a corto plazo. Con un fan-out bajo
nos aseguramos de que la clase es lo bastante sencilla para que no nos resulte difcil trabajar
con ella. El fan-out es una medida de complejidad, muy relacionado con el Principio de
Responsabilidad nica.

6) Presentar las caractersticas de los smbolos lgicos normalizados adoptados por la Comisin
Electrotcnica Internacional (IEC).

El denominado bloque funcional es el smbolo lgico definido por el Comit Electrotcnico

Internacional (International Electrotechnical Commission, IEC) que forma parte de la ISO
(International Standard Organization). Consiste en un rectngulo orientado verticalmente al
que se aaden otros smbolos que definen la funcin que realiza.

A la izquierda del rectngulo se suelen colocar las lneas de entrada y a la derecha las de salida,
de manera que el flujo de informacin se produce de izquierda a derecha.

La etiqueta de identificacin o smbolo de calificacin general indica la funcin lgica que

realiza el bloque funcional.

Los smbolos y etiquetas asociados a los terminales deben colocarse siempre al lado del bloque
funcional (dentro o fuera), no alejados de l.
P g i n a 9 | 12
 UNMSM FIEE-ING.ELECTRONICA

Los smbolos asociados a los terminales pueden hacer referencia a la funcin lgica que
realizan o a sus caractersticas elctricas.

SMBOLO DE INVERSIN LGICA

El smbolo de inversin asociado a las entradas y a las salidas consiste en un crculo:

El crculo no indica si la lgica utilizada es positiva o negativa, por lo que se ha normalizado un

tringulo para representar la inversin en lgica positiva.

Smbolo Funcin lgica

1 Puerta seguidora

& Puerta o funcin AND.

1 Puerta o funcin OR.

=1 Puerta OR exclusiva de dos entradas.

= Puerta XNOR o funcin igualdad.

m y slo m entradas deben estar a nivel uno para que a la salida
=m
haya un uno.
Ms de la mitad de las entradas deben estar a nivel uno para que
>n/2
a la salida haya un uno.
Funcin umbral: un mnimo de m entradas deben estar a nivel
m
uno para que a la salida haya un uno.

2k+1 Detector de paridad impar

2k Detector de paridad par

SMBOLO SMBOLO
COMPUERTA TRADICIONAL IEC

BUFFER
a=b

OR
c=a+b

P g i n a 10 | 12
 UNMSM FIEE-ING.ELECTRONICA

c
AND
= a. b

NOT b =
a

NOR c=a+b

NAND
c = a. b

XOR c=ab

XNOR c = ab

7) Para los circuitos mostrados, presentar la funcin lgica correspondiente y su tabla de verdad:

D C B A B CD T1
0 0 0 0 0 0 0
0 0 0 1 0 0 0
0 0 1 0 1 0 1
0 0 1 1 0 0 0
0 1 0 0 0 0 0
0 1 0 1 0 0 0
0 1 1 0 1 0 1
0 1 1 1 0 0 0
1 0 0 0 0 1 1
1 0 0 1 0 1 1
1 0 1 0 1 1 1
1 0 1 1 0 1 1
1 1 0 0 0 0 0
1 1 0 1 0 0 0
1 1 1 0 1 0 1
1 1 1 1 0 0 0

P g i n a 11 | 12
 UNMSM FIEE-ING.ELECTRONICA

B A A B T1
0 O 0 0 0
0 1 1 0 1
1 0 0 1 1
1 1 0 0 0

8) En los dos grficos mostrados, determinar la tabla de verdad y/o el circuito lgico para las
funciones F, X y Y.

A B C F
1 0 0 1
0 0 0 1
1 1 0 0
0 1 0 1
1 0 1 0
0 0 1 0
1 1 1 0
0 1 1 0
0 0 0 1

P g i n a 12 | 12