Glossaire

Anglais Franais Description

Acceptor Accepteur Une impuret qui donne un semi-conducteur de type P en acceptant des lectrons de
valence, donc en laissant des trous dans la bande de valence. Les trous sont des
porteurs de charge positive.
Active device Composant actif Un lment lectrique capable de modifier une tension d'entre, comme par exemple
un redressement, une amplification, une commutation. Exemple un transistor.

Align Aligner Placer dans une position relative correcte un masque sur un motif grav sur une
plaquette
Alignment Alignement La prcision du positionnement relatif d'image successive sur un plaquette.

Alloy junction Jonction allie Une jonction produite par l'alliage d'une ou plusieurs impurets mtalliques un
semi-conducteur
Alumina Alumine Oxyde d'aluminium, une cramique utilise comme substrat pour la mise en boiter.

Anisotropic Anisotropie Qualificatif d'une proprit qui n'a pas la mme amplitude selon diffrentes
directions
Anode Anode Une lectrode polarise positivement en continu
Backside damage Dfaut face arrire Dfaut volontaire et contrl, cr dans le rseau cristallin sur la face arrire. Ces
imperfections pigent les contaminants de surface
Bake-out Recuit Processus thermique haute temprature qui vaporise les gaz et l'humidit avant la
mise sous botier dfinitive.
Ball bond Bille de soudure La soudure d'un fil d'or par thermocompression. Le nom vient de la concrtion en
forme de boule lors de la fusion de l'extrmit du fil.
Base Base Electrode du transistor bipolaire
Beam lead Une connexion mtallique dpose, gnralement de l'or, qui se prolonge sur la face
arrire de la puce. Elle est utilise pour le contact lectrique, mcanique et thermique
de la puce.
Beryllia Oxyde de bryllium, une cramique grande conductivit thermique
Boat Bateau ou Autobus Le conteneur de plaquettes pour les fours. Gnralement en quartz ou SiC
Body effect Effet de substrat Modification de la tension de seuil et autres paramtres due la tension applique au
substrat.
Bump chip Microbilles Bille de soudure, utilise pour souder la puce des contacts externes
Burn-in Un test sous stress thermique lev pour identifier les composants dfectueux.

Burn-in static Un test sous stress thermique lev pour identifier les composants dfectueux dans
des conditions de polarisation fixes.
Burn-in-dynamic Un test sous stress thermique lev pour identifier les composants dfectueux en
condition de fonctionnement
Capacitance Capacit Une mesure de la quantit de charge qu'un dispositif peut stocker entre deux
conducteurs sous une certaine tension.
Carriers (charge) Charges ou porteurs Trous ou lectrons disponibles dans un substrat pour conduire un courant lectrique.

Carriers (for device) Embase Embase pour circuit lectronique, facilite leur manipulation.
Cathode Cathode Une lectrode polarise ngativement en continu ou polarise en alternatif.
CCD DTC Dispositif Transfert de Charge (Charge Coupled Device)
Ceramic Cramique Matriau isolant utilis comme substrat ou partie d'un composant.
Channel Canal Rgion conductrice entre drain et source d'un transistor effet de champ, contrle
par la tension applique la grille. Les porteurs mobiles sont les trous dans un canal
P et les lectrons dans un canal N.
Chip or Die Puce Un circuit intgr complet ou un composant discret.
Clean room Salle blanche Une zone de travail dont l'air est spcialement filtr pour bloquer les particules de
diamtre suprieur 0,2

Page 1
 Glossaire

CMOS CMOS (Complementary Metal Oxide Silicon) Un circuit compos de transistors P MOS et N
MOS sur la mme puce.
Complementary Transistors deux transistors de type de conduction oppos runis en un seul module.
transistors complmentaires
Contact Contact Une zone de silicium recouverte par du mtal pendant le processus de mtallisation
et qui permet l'alimentation du circuit.
Contamination Contamination Terme gnrique pour dcrire un matriau non dsir qui affecte physiquement ou
chimiquement les caractristiques lectriques d'un composant.

Corrosion Corrosion Un phnomne lectrochimique non dsir qui affecte la fiabilit du circuit.
Crystal orientation Orientation cristalline L'angle sous lequel le cristal est facett et dcoup.
Current Courant Le nombre de particules charges passant par un point donn par unit de temps.

CVD DPV Dpt en phase vapeur (Chemical Vapor Deposition) Un processus de dpt des
isolants et mtaux par raction chimique en phase gazeuse.
Damascene Damascne Technique de ralisation d'interconnexion qui vite la lithogravure du mtal

Depletion layer couche dplte La rgion d'un semi-conducteur dans laquelle tous les porteurs de charge sont
expulss par le champ lectrique.
Depletion mode mode dplt Un transistor MOS qui est normalement conducteur avec une tension de grille nulle.

Die Puce Voir CHIP

Die bonding Montage Liaison de la puce un substrat par rsine poxyde ou alliage eutectique d'or ou
soudure.
Dielectric isolation Isolation dilectrique L'utilisation d'oxyde de silicium non conducteur pour assurer l'isolation entre les
parties d'un circuit.
Diffusion Diffusion Introduction et redistribution de dopants dans un semi-conducteur par un processus
thermique.
DIL Un botier en plastique ou cramique muni de deux ranges parallles de connecteurs
verticaux
Diode Diode Un dispositif semi-conducteur deux lectrodes et une jonction qui prsente des
proprits de redressement.
DIP Voir Dual In-Line Package (DIL)
Donor Donneur Une impuret qui donne un semi-conducteur de type N en apportant des lectrons
dans la bande de conduction.
Dopant Dopant Une impuret choisie et introduire dans un semi-conducteur pour contrler ses
caractristiques de conductivit et former une jonction
Drain Drain Voir FET
EBEAM Systme de lithographie dans lequel l'insolation est assure par un faisceau
d'lectrons.
ECL Emitter Coupled Logic, un type le circuit logique base de transistors bipolaires.

Emitter Emetteur Voir Bipolar Transistor

Encapsulated Encapsulation Noyer le composant lectronique dans un revtement protecteur.
Enhancement mode Mode enrichi Un transistor MOS qui ne conduit pas lorsque sa grille est 0
Epitaxial layer Couche pitaxie Une couche de matire dpose et prsentant les mmes proprits cristallines que le
substrat.
EPROM Electrical Programmable Read Only Memory, Mmoire en lecture seule
lectriquement programmable.
Etch Gravure Un processus qui enlve un matriau donn par un processus chimique
Evaporation Evaporation Une des technique de dpt de films minces, gnralement mtallique, sur un
substrat. Le matriau dposer est chauff jusqu' vaporation.

Page 2
 Glossaire

Extrinsic Extrinsque Un semi-conducteur ralis par l'introduction de dopants dans un cristal intrinsque.

FET TEC Transistor Effet de Champ (Field Effect Transistor). Un dispositif actif dans lequel
le courant drain-source est contrl par la tension applique la grille.

Field Champ La surface d'une puce qui n'est pas utilise ou occupe par un circuit.
Field inversion Inversion de champ la cration d'un canal entre deux rgions diffuses non connexes par l'application
d'un champ lectrique au dessus de cette rgion.
Flat pack Un botier dont les connexions sont dans le mme plan que le botier lui mme.

Furnace (diffusion) Four de diffusion Systme tudi pour traiter des plaquettes haute temprature en atmosphre
gazeuse contrle.
Gain Gain L'amplification apporte par un dispositif un signal.
Gate Grille Voir FET
Gate oxide Oxyde de grille Le film mince d'oxyde de silicium de trs haute qualit sous la grille d'un transistor
MOS (le O du MOS)
Getter Pige Un processus dans lequel les impurets indsirables sont dplaces dans une zone
inactive lectriquement.
Glassivation Passivation Le processus dans lequel un matriau dilectrique est dpos sur tout le dispositif
pour lui assurer une protection mcanique et chimique.
Hall effect Effet hall La mesure de la tension transversale d'un conducteur plac dans un champ
magntique. Cette mesure permet de dtecter le type, la concentration et la mobilit
des porteurs.
Header Tte La portier du botier la quelle la puce est attache et partir de laquelle partent les
connexions.
Hermetic seal Scellement Une soudure pour bloquer l'entre d'humidit, d'air ou de gaz.
High K Haute permittivit K est la reprsentation anglo-saxonne de la permittivit, note epsilon en France.
Matriau utilis l'isolant de grille en remplacement du SiO2
Hole Trou Une lacune mobile dans la structure des bandes de valence d'un semi-conducteur. Un
trou possde une charge positive et un masse.
HTRB High Temperature Reverse Bias. Un type de burn-in dans lequel on applique une
tension inverse au dispositif.
I2L Integrated Injection Logic, Une famille de logique en bipolaires.
IGFET Insulated Gate Field Effect Transistor, voir MOSFET
Ingot Lingot Matriau prpar partir de la solidification d'une phase liquide.
Insulator Isolant Matriau non conducteur
Intrinsic Intrinsque Cristal semi-conducteur pur, non dop.
Ion Ion Un atome qui a gagn ou perdu un lectron ce qui lui confre une charge lectrique.

Ion Implantation Implantation ionique Un processus pour acclrer des ions spcifiques pour les faire rentrer dans une
plaquette de silicium.
Junction Jonction L'interface entre deux zones semi-conductrices de type oppos
Junction Transistor Transistor jonction Un transistor bipolaire construit partir de l'interaction de jonctions PN.
Laminar flow Flux laminaire Un courant d'air filtr, sans turbulences, qui traverse une zone de travail.
lapping (grinding) Rectification Meulage et polissage pour obtenir une plaquette de silicium d'paisseur prcise et
une surface au poli optique.
LDD LDD Acronyme de Low Doped Drain. Structure de transistor utilise pour rduire le
phnomne de vieillissement.
Lead frame La partie mtallique du botier qui assure les connexions entre la puce et le circuit
imprim.
LED LED Light, Emitting Diode. Une diode semi-conductrice qui met de la lumire quand
elle est polarise dans le sens passant.

Page 3
 Glossaire

Low K Faible permittivit K est la reprsentation anglo-saxonne de la permittivit, note epsilon en France.
Matriau utilis pour l'isolation des interconnexions
LSI Large Scale Integration, un circuit comprenant plus de 10000 transistors par puce.

Majority carrier Porteur majoritaire Les porteurs mobiles (trous ou lectrons) qui sont les plus abondants dans un semi-
conducteur.
Mask Masque Une plaque de verre ou de quartz recouverte par endroit de zone opaques (motifs),
utilise pour le transfert d'images dans le processus de lithographie.

MESA MESA Une structure fabrique par gravure slective qui laisse des portions planes (MESA)
de la surface d'origine.
Metal gate Grille mtal Fait rfrence l'utilisation de mtal (aluminium) comme lectrode de grille dans un
MOSFET.
Miller capacitance Capa Miller Capacit de contre-raction cre par le dbordement de la grille mtallique sur les
zones de drain et source dans une structure MOS ou la capacit base-metteur d'un
transistor bipolaire.
Minority carriers Porteur minoritaires Les charges mobiles non prpondrantes dans un matriau semi-conducteur.

Mobility Mobilit Une mesure de la vitesse de dplacement des porteurs dans un matriau semi-
conducteur dop, par unit de champ lectrique.
MOSFET MOSFET Metal Oxide Semiconductor FET. Un dispositif monopole caractris par une trs
grande rsistance d'entre.
MSI Medium Scale Integration. Un circuit qui contient au moins 100 portes par puces.

N channel Canal N une zone conductrice dans laquelle les porteurs sont des lectrons.
N type Type N Un semi-conducteur dans lequel les porteurs majoritaires sont des lectrons.

N- type Type N- Silicium faiblement dop avec du phosphore, de l'arsenic ou de l'antimoine

N+ type Type N+ Silicium fortement dop avec du phosphore, de l'arsenic ou de l'antimoine
NMOS NMOS Un transistor MOS canal N
NPN transistor Transistor NPN Un transistor bipolaire avec une base de type P entre un metteur et un collecteur de
type N.
Ohm per square Ohm par carr Rsistance de couche Rs.
Oxidation Oxydation Croissance d'une couche d'oxyde sur une surface de silicium.
Oxidation induces Dfauts induits par Imperfections cristallines visibles seulement aprs recuit en atmosphre oxydante et
defects l'oxydation rvlation par gravure.
Oxide breakdown Claquage de l'oxyde Conduction cause par une tension qui dpasse la rigidit lectrique de l'oxyde.

Oxide mask Masque oxyde Utilisation d'une couche d'oxyde grave comme masque la diffusion ou
l'implantation d'impurets.
P channel Canal P Une zone de conduction dans laquelle les porteurs sont des trous.
P type Type P Un semi-conducteur dans lequel les porteurs majoritaires sont des trous.
P- type Type P- Silicium faiblement dop avec du bore
P+ type Type P+ Silicium fortement dop avec du bore
Passivation Passivation Voir glassivation
Photodiode Photodiode Un dispositif photosensible
Photolithographic Procd de Technique qui utilise de la lumire et un masque pour transfrer un motif sur une
process photolithographie surface.
Photoresist Rsine photosensible Un matriau photosensible et rsistant la gravure.
Pinch-off voltage Tension de pincement La tension de grille ncessaire pour bloquer un dispositif dpltion.

Page 4
 Glossaire

PLANAR Structure Structure planaire Un dispositif de surface plane, construit partir de diffusions et masquages. Les
jonctions se terminent dans un plan simplement protg par de l'oxyde.

PMOS PMOS Un transistor MOS canal P

PN Junction Jonction PN Voir Junction
PNP transistor Transistor PNP Un transistor bipolaire avec une base de type N entre un metteur et un collecteur de
type P.
PROM PROM Programmable Read Only Memory, mmoire en lecture seule, programmable.

Punch through Voltage Tension de claquage La tension pour laquelle le matriau entre deux rgions diffuses est compltement
dplte, ce qui cre une forte augmentation du courant.
Purple Plague Peste rouge Dfauts induisant la cration d'un alliage Or-Aluminium.
Qf Qf Charge fixe de l'oxyde par unit de surface. Ces charges sont cres par l'atmosphre
d'oxydation, la temprature, les conditions de refroidissement et l'orientation du
silicium.
Qit Qit Etats d'interface par unit de surface. Charges positives ou ngatives dues 1) aux
dfauts d'oxydation et la structure 2) les impurets mtalliques et 3) les dfauts
induits par radiations ou processus similaires.
Qm Qm Charge ionique mobile par unit de surface. Gnralement cre par les impurets
ioniques dans l'oxyde comme Na+ et K+
Qot Qox Etats d'interface par unit de surface l'interface oxyde-silicium. De signe positif ou
ngatif et dues aux trous ou lectrons pigs dans l'oxyde.
RAM RAM Random Access Memory, Mmoires accs alatoires
Resist Rsine Voir Photoresist
RFID RFID Radio Frequency Identification - Sysytme de radio communication sans contact
pour changer des donnes depuis des vignettes colles sur des objets.

ROM ROM Read Only Memory, Mmoires seulement lisibles

Schottky barrier Barrire Schottky Une barrire de potentiel forme entre un mtal et un semi-conducteur.
Secondary flat Mplat secondaire Le plus petit mplat, s'il existe, dont la position relative au mplat principal identifie
le type et l'orientation de la plaquette.
SEM MEB Scanning Electron Microscope, Microscope Electronique Balayage
SET SET Single Electron Transistor - Transistor MOD command par un seul lectron

Silicon nitride Nitrure de silicium Matriau dont la caractristique de conductivit se situe entre l'isolant et le
conducteur.
SOS SOS Silicon on Saphire
Source source Voir FET
Spacer Espaceur Motif obtenue par une technique auto aligne en bord de motifs. Utilis notamment
dans la structure LDD.
SSI Small Scale Integration, circuit comportant plus de 10 portes.
Substrate substrat Le matriau de base partir du quel on construit le dispositif.
Thermal Oxide Oxyde thermique Oxyde cr partir du contact entre le silicium et une atmosphre oxydante.

Thermo compression Thermocompression Collage de deux matriaux par l'effet combin de la pression et la temprature.
bonding

Threshold Voltage Tension de seuil la tension de grille ncessaire pour rendre conducteur un MOS enrichissement.

Transistor Transistor Un dispositif semi-conducteur qui utilise les flux de charges pour produire un effet
lectronique.

Page 5
 Glossaire

TSV TSV Through Silicon Via - Solution d'interconnexion entre des circuits intgrs empils
qui consiste percer des trous teavers l'paisseur entire des plaquettes, puis de les
mtalliser. Cette technique remplace le cblage filaire

Ultrasonic bonding Soudure aux ultrasons Une technique de collage qui combine, la pression et une agitation ultrasonique pour
former un collage molculaire.
Unipolar transistor Transistor Uni jonction Un transistor de type FET dont l'action ne dpend que des porteurs majoritaires.

VIA VIA Trou de contact grav dans un isolant pour relier deux couches mtalliques.

VLSI VLSI Very Large scale Integration. Circuits contenant plus de 1000000 portes par puce.

W/L or Z/L ratio Rapport Z/L ou W/L Rapport Largeur/Longueur du canal d'un transistor MOS
Wafer Plaquette Une tranche de silicium partir de laquelle on ralise un dispositif
Wafer probing Test plaquette Un test lectrique des dispositifs sur plaquette. Ce test utilise de petites lectrodes
pour faire contact avec les plots mtalliques des circuits.
Wire bond Montage des fils Connexion des fils entre la puce et les connecteurs du botier.

Page 6