UNIVERSIDAD DE CONCEPCIN

FACULTAD DE INGENIERA
DEPARTAMENTO DE INGENIERA ELCTRICA

Laboratorio N7

Enzo Novoa
Luciano Radrign.

Jorge Salgado Sagredo

Milton Marn Seguel

Concepcin, Noviembre de 2016

Tabla de contenido
Marco Terico ........................................................................................................................ 3
Objetivos............................................................................................................................... 10
Actividades a Realizar .......................................................................................................... 11
Actividad 1 ....................................................................................................................... 11
Desarrollo ..................................................................................................................... 11
Actividad 2 ....................................................................................................................... 18
Desarrollo ..................................................................................................................... 18
CUESTIONARIO PREVIO ................................................................................................. 22
Pregunta 1 ......................................................................................................................... 22
Pregunta 2 ......................................................................................................................... 22
Pregunta 3 ......................................................................................................................... 23
Pregunta 4 ......................................................................................................................... 23
Tabla de Materiales e Instrumentos ...................................................................................... 24
Pauta de Evaluacin.............................................................................................................. 24
Anexos .................................................................................................................................. 25
Datasheet .......................................................................................................................... 25
74LS08D ....................................................................................................................... 25
74LS283 ....................................................................................................................... 26
74LS86D ....................................................................................................................... 26
7404N ........................................................................................................................... 27

2
Marco Terico

Los circuitos de conmutacin que pueden ejecutar las funciones lgicas se construyen bsicamente
con las siguientes siete puertas lgicas elementales: AND, OR, NOT, NAND, NOR, EXOR, EXNOR.
Una puerta lgica se define como un circuito lgico bsico de varias entradas y cuya salida puede
asumir uno de dos niveles (H o L), que corresponde a una funcin estricta y repetible de las
combinaciones de los niveles lgicos aplicados a sus entradas. Para un usuario de puertas lgicas
slo importa su comportamiento de salida en funcin de los ceros y unos aplicados a sus entradas,
pero no los detalles de su funcionamiento circuital interno, sabiendo que por diseo de las puertas,
cada seal de entrada vlida debe producir salidas vlidas a pesar del posible ruido introducido a
travs de los cables de alimentacin y el ruido propio de los circuitos.
Adems de las funciones lgicas que realizan las puertas, es necesario conocer las caractersticas
electrnicas de cada una de ellas para aplicarlas eficientemente al diseo.

Entre estas caractersticas se contemplan las especificaciones de las puertas, dadas en los manuales
de los fabricantes, donde se indican las condiciones bajo las cuales las puertas generan su salida y
reconocen en sus entradas las seales lgicas, como son los rangos de tensiones en sus entradas, el
voltaje de polarizacin de las puertas, las temperaturas de trabajo, las cantidades de cargas que se
pueden aplicar a las salidas, etc.

3
Las puertas lgicas elementales son:

1. AND

Una puerta AND genera una salida de nivel H slo cuando todas sus entradas han asumido un valor
lgico H. El smbolo y la tabla de verdad de una puerta AND se muestran a continuacin:

A B A AND B
0 0 0
0 1 0
1 0 0
1 1 1

La funcin AND vale 1 slo cuando todas las variables de entrada son 1 (si y slo si) y es igual a cero
cuando uno o ms variables de entrada son 0.
2. OR

La puerta lgica OR implementa la funcin lgica unin, el smbolo y la tabla de verdad de una puerta
AND se muestran a continuacin:

A B A OR B
0 0 0
0 1 1
1 0 1
1 1 1

La funcin OR vale 0 slo cuando todas las variables de entrada son 0 (si y slo si) y es igual a uno
cuando uno o ms variables de entrada son 1.

4
3. NOT

La puerta lgica inversora permite complementar o invertir el nivel lgico de la seal de entrada. El
smbolo y la funcin de una puerta NOT se muestran a continuacin:

A NOT A
0 1
1 0

4. NAND

La puerta NAND se obtiene negando la salida de una puerta AND, el smbolo y la tabla de verdad de
una puerta AND se muestran a continuacin:

A B A NAND B
0 0 1
0 1 1
1 0 1
1 1 0

La funcin NAND vale 0 slo cuando todas las variables de entrada son 1 y es igual a uno cuando
uno o ms variables de entrada son cero.

5
5. NOR

La puerta NOR es simplemente una puerta OR negada, el smbolo y la tabla de verdad de una puerta
NOR se muestran a continuacin:

A B A NOR B
0 0 1
0 1 0
1 0 0
1 1 0

La funcin NOR vale 1 slo cuando todas las variables de entrada son 0 y es igual a cero cuando uno
o ms variables de entrada son 1.

Debido a las funciones que realizan y por la frecuencia de su ocurrencia, se definen dos bloques
lgicos adicionales: XOR (OR exclusivo) y el XNOR (OR exclusivo negado o AND exclusivo).

6. XOR

La puerta XOR establece cuando ambas variables de entrada difieren, indicando la desigualdad de
los datos de entrada, el smbolo y la tabla de verdad de una puerta XOR se muestran a continuacin:

A B A XOR B
0 0 0
0 1 1
1 0 1
1 1 0

La funcin XOR tiene salida 1 solamente cuando una o la otra entrada (variable) asume el valor 1,
pero no ambas (o todas) simultneamente.

6
7. XNOR

La puerta XNOR es corresponde al XOR negado y realiza la funcin coincidencia, el smbolo y la tabla
de verdad de una puerta XNOR se muestran a continuacin:

A B A XNOR B
0 0 1
0 1 0
1 0 0
1 1 1

La funcin XNOR tiene salida 0 solamente cuando una o la otra entrada (variable) asume el valor 1,
pero no ambas (o todas) simultneamente.

Suma binaria

Dos nmeros binarios se suman siguiendo las reglas bsicas de sumar; es decir se debe considerar
la suma de ambos dgitos y adems el digito de "reserva"; a esto se le llama acarreo o carry.
As por ejemplo:
0 + 0 = 0; La suma es cero, sin carry.
1 + 0 = 1; La suma es uno, sin carry.
0 + 1 = 1; La suma es uno, sin carry.
1 + 1 = 10; La suma es cero, y el carry es uno.

Para el caso de la suma de tres nmeros de 1 bit, se puede tambin deducir la siguiente tabla
verdad:

7
 A B C CARRY SUMA
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Para realizar la suma de 2 nmeros de ms de un digito se debe partir sumando los bits menos
significativos, es decir, se debe generar la suma y el carry. Luego se sigue con la suma de los
siguientes bits menos significativos incluyendo tambin el carry generado en el clculo anterior y
as sucesivamente hasta llegar al digito ms significativo.

Resta binaria

A continuacin se presenta la tabla verdad de una resta de dos nmeros ( X, Y), de un dgito cada
uno, con prstamo de la columna anterior (bin). Se muestra la diferencia y el prstamo a la columna
siguiente (bout).

8
La Resta puede tener prstamos (borrows):

Borrow in : prstamo que proviene del dgito de menor ponderacin (i-1)

Borrow out: prstamo generado para el dgito de mayor ponderacin (i+1)

b b
x y in out x-y

0 0 0 0 0

0 0 1 1 1

0 1 0 1 1

0 1 1 1 0

1 0 0 0 1

1 0 1 0 0

1 1 0 0 0
Tabla verdad de la
1 1 1 1 1
resta X-Y

9
Objetivos

Disear un circuito lgico combinacional que permita seleccionar entre dos nmeros
binarios de dos bits cada uno, utilizando compuertas lgicas bsicas TTL.

Disear un circuito lgico combinacional que permita comparar dos nmeros

binarios A y B de dos bits cada uno, utilizando compuertas lgicas bsicas TTL.

10
Actividades a Realizar

Actividad 1

En el diseo del circuito selector debe proporcionar un diagrama en bloques del circuito selector, su
tabla verdad y el diagrama electrnico final, as como la simulacin.
Considerar en el diseo una etapa de visualizacin a partir de LEDs, para mostrar los dos nmeros
seleccionables, as como tambin una etapa de visualizacin en un despliegue de 7 segmentos, que
muestre el nmero que ha sido seleccionado.

Desarrollo

Consideremos una funcin lgica que recibe dos nmeros binarios de dos bits y una seal de control,
la salida de esta funcin va a ser uno de los dos nmeros binarios segn lo indique la seal de
control, la tabla de verdad de esta funcin es la siguiente:

0 0 0 0 0 0 0
0 0 0 0 1 0 0
0 0 0 1 0 0 0
0 0 0 1 1 0 0
0 0 1 0 0 0 1
0 0 1 0 1 0 1
0 0 1 1 0 0 1
0 0 1 1 1 0 1
0 1 0 0 0 1 0
0 1 0 0 1 1 0

11
0 1 0 1 0 1 0
0 1 0 1 1 1 0
0 1 1 0 0 1 1
0 1 1 0 1 1 1
0 1 1 1 0 1 1
0 1 1 1 1 1 1
1 0 0 0 0 0 0
1 0 0 0 1 0 1
1 0 0 1 0 1 0
1 0 0 1 1 1 1
1 0 1 0 0 0 0
1 0 1 0 1 0 1
1 0 1 1 0 1 0
1 0 1 1 1 1 1
1 1 0 0 0 0 0
1 1 0 0 1 0 1
1 1 0 1 0 1 0
1 1 0 1 1 1 1
1 1 1 0 0 0 0
1 1 1 0 1 0 1
1 1 1 1 0 1 0
1 1 1 1 1 1 1

Tabla 1: Tabla de verdad

12
La expresin de 0 est definida por los miniterminos 8,9,10,11,12,13,14,15,18,19,22,23,26,27,30 y
31 al hacer el mapa de karnaugh de cinco variables se obtiene lo siguiente

La expresin de Z1 est definida por los miniterminos 4,5,6,7,12,13,14,15,17,19,21,23,25,27,29,31,

al hacer el mapa de karnaugh correspondiente se obtiene lo siguiente:

Del mapa se deduce que 1 = `0 + 1 .

13
Una vez que tenemos las expresiones algebraicas podemos implementar el circuito con 7
compuertas, cuatro AND de dos entradas, dos compuertas OR de dos entradas y un NOT.

Figura 1: Selector de dos bits

Para implementar la etapa de visualizacin en la entrada utilizaremos leds de color rojo y un voltaje
de entrada de 5[V], adems del datasheet obtuvimos que = 1.65[], = 17[], con
estos datos podemos calcular la resistencia necesaria para cada led.

5 1.67
= = = 197[]
0.017

14
Al incluir la etapa de visualizacin en la entrada y las fuentes de entradas con los switch
correspondientes se obtiene lo siguiente:

Figura 2: Circuito con etapa de visualizacin en la entrada

15
Para implementar la etapa de visualizacin en la salida utilizaremos un decodificador BCD a 7
segmentos, este CI acepta 4 bits de entrada, como nosotros utilizaremos solo 2 conectaremos los
pines sobrantes a tierra luego conectaremos las salidas del CI a un visualizador de 7 segmentos para
obtener el nmero correspondiente en su representacin decimal, el circuito que se obtiene al
realizar este procedimiento es el siguiente:

Figura 4: Circuito con visualizacin en la entrada y salida

16
Para implementar el circuito en el laboratorio se usarn las compuertas TTL,7432,7438 y 7408. A
continuacin, se presenta un diagrama del circuito con las compuertas a utilizar.

Figura 5: Circuito final a implementar

17
Actividad 2

Disear un circuito combinacional comparador, considerando como entradas los nmeros binarios
A y B de dos bits cada uno, con el menor nmero de compuertas lgicas posibles. El circuito
resultante debe tener tres salidas: M (A menor que B), I (A igual que B) e Y (A mayor que B), las que
indicarn las condiciones de entrada. Las compuertas lgicas especificadas en su circuito deben
utilizar tecnologa TTL. Utilizar LEDs para la visualizacin de los nmeros a ser comparados; el
resultado obtenido en la comparacin del circuito combinacional, debe ser desplegado en un LED
de 7 segmentos.

Desarrollo

Consideramos que tenemos un comparador de 2 nmeros de 2 bits, es decir, comparamos 2

nmeros los cuales pueden tomar valores del 0 al 3, y la comparacin tiene 3 posibles resultados,
M (A menor que B), I (A igual que B) e Y (A mayor que B). Esta situacin la caracterizamos en una
tabla de verdad, y obtenemos los siguientes valores.

A0 B0 A1 B1 < (M) = (I) > (Y)

0 0 0 0 0 1 0
0 0 0 1 1 0 0
0 0 1 0 1 0 0
0 0 1 1 1 0 0
0 1 0 0 0 0 1
0 1 0 1 0 1 0
0 1 1 0 1 0 0
0 1 1 1 1 0 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 0 1 0
Tabla 2. Tabla de verdad

18
De la tabla 2, podemos obtener los siguientes mapas de karnaugh

00 01 11 10
00 0 0 0 0
01 1 0 0 0
11 1 1 1 1
10 1 1 0 0

00 01 11 10
00 1 0 0 0
01 0 1 0 0
11 0 0 1 0
10 0 0 0 1

00 01 11 10
00 0 1 1 1
01 0 0 1 1
11 0 0 0 0
10 0 0 1 0

Y as obtenemos las siguientes funciones

= 1 2 2 + 2 1 2 + 1 1
= 1 1 + 0 1 0 + 1 0 0
= 1 0 1 0 + 1 0 1 0 + 1 0 1 0 + 1 0 1 0

19
Si realizamos el circuito con compuertas Nand y Nor , obtenemos

Figura 6, Circuito con compuertas Nand y Nor

20
Podemos ver que el diseo del circuito se complica, por lo que usamos los C.I 7404 7408 y 7402, as
obtenemos:

VCC
5V
A1
A0 B0
B1
Tecla = A
Key = K Key = W
Key = V

U1
U2A 1A VCC
U4A U3A U5A 1B 4B
7404N
7404N 7404N 7404N 1Y 4A OR
2A 4Y
2B 3B 1A VCC
2Y 3A 1B 4B
GND 3Y 1Y 4A
2A 4Y
74LS08D 2B 3B S1
2Y 3A
GND 3Y

74LS32D

AND2
R12
1A VCC
1B 4B 220 U11
1Y 4A
2A 4Y VCC
16 R3
2B 3B 7 A OA 13
2Y 3A 1 B OB 12
GND 3Y 2 C OC 11 510 R4
6 D OD 10
9
74LS08D U8 3
OE
15 510 R9
~LT OF
1A VCC 5 ~RBI OG 14
1B 4B 4 ~BI/RBO
1Y 4A
8
GND 510
2A 4Y R5
2B 3B R1 74LS47D
2Y 3A 510
GND 3Y 220 R6
74LS32D
CA 510
U6 LED1 U15 R7
1A VCC 510
1B 4B
1Y 4A
2A 4Y R8
12 2B 3B
A B C D E F G

2Y 3A
GND 3Y 510
74LS08D

U7
1A VCC
1B 4B
1Y 4A R2
2A 4Y
2B 3B 220
2Y 3A
GND 3Y

74LS08D LED2

U9
1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y

74LS08D

U10
1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y

74LS08D

Figura 7, Circuito con CI

21
CUESTIONARIO PREVIO
Pregunta 1
Cules son las principales caractersticas de las tecnologas TTL y CMOS?

TTL (Transistor to transistor logic)

- Utiliza transistores Bipolares multiemisores.
- Su tensin de alimentacin se halla comprendida entre los 4.75 y 5.25 [V]
- Todos los chips de esta serie comienzan con 74.
- Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,0V y 0,8V
para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).
- Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos
adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas).

Cmos
- Utiliza transistores PMOS y NMOS.
- Menor consumo de potencia.
- Tecnologa ms utilizada en la fabricacin de circuitos integrados.
- Utiliza voltajes de alimentacin entre 4 a 15 [V].

Pregunta 2
Por qu deben incluirse resistencias limitadoras al conectar un LED a la salida de una compuerta
lgica con capacidad de DRIVER?

Las resistencias limitadoras evitan que pase una corriente mayor a la permitida a travs del Led (20
mA para el de color rojo).

22
Pregunta 3
Por qu es necesario utilizar un transistor BJT o un DRIVER en lugar de conectar directamente la
carga a la salida de la compuerta lgica?
Es necesario conectar un driver en la salida de la compuerta lgica, en vez de conectar directamente
la carga a la salida ya que la capacidad de corriente con la que puede operar la compuerta no es
muy alta, por lo que acta en este caso como un elemento de control de un componente de mayor
potencia como un transistor o un driver.

Pregunta 4
Qu otro tipo de circuito integrado podra utilizar, en reemplazo de compuertas lgicas, para
realizar los dos diseos pedidos?
Para el primer diseo conviene utilizar dos multiplexores de 2 a 1 conectados en paralelo, en el
segundo diseo se puede utilizar un bloque comparador.

23
Tabla de Materiales e Instrumentos
Materiales
Multmetros digitales
Cl74LS283
74LS08D
74LS86D
74LS32D
74LS27D
74LS11D
7404N
7451N
7486N
7408N
Protoboards
Herramientas, conectores,
alambres, etc.
Elementos electrnicos.
(resistencias, condensadores,
bobinas)

Pauta de Evaluacin
tem Asunto P. Mximo P. Obtenido
Presentacin Orden y Limpieza 5
ndice Paginado 2
Ortografa y Redaccin 3
Desarrollo Realizacin de Actividades 10
Circuitos 10
Tablas de Medicin 5
Grafica de Resultados 5
Materiales y equipos Tabla de materiales y Equipos 5
Investigacin y Datasheet 5
Clculos Ecuacin de Diseo 7
Expresin de Resultados 3
Total 60
Nota Final 70

24
Anexos

Datasheet

74LS08D

25
74LS283

74LS86D

26
7404N

27