Capitolul 3

Structuri elementare integrate

3.1. Structuri bipolare

familia logic TTL (Transistor Transistor Logic) conine 4
grupe de baz (standard TTL, HTTL - high speed, LTTL - low
power, STTL - cu diode Schottky), dar i combinaii ale lor
(LSTTL - low power Schottky) sau grupe avansate tehnologic
(ALS - Advanced LSTTL, F - Fast TTL).
poarta TTL standard:
Vcc
R1 R2 R4
4K 1K6 130
T4
T1 A A.B
A T2 D1
B Vout B
R3 T3
DA D B 1K

Fig. 3.1 Structura porii I-NU n tehnologie TTL standard

Fig. 3.2 Caracteristica de transfer a inversorului TTL standard

ASSN-4 1
 Fig. 3.3 Consumul de curent de la sursa de alimentare
Nivele logice de ieire i intrare garantate prin standard pentru un
"fan-out" de 10 sarcini (N = 10):
- V IL , nivelul de tensiune necesar pentru a avea 0 logic la
intrare. Se impune ca VIL VILMAX = 0,8 V .
- VIH , nivelul de tensiune necesar pentru a avea 1 logic la
intrare. Se impune ca VIH VIHMIN = 2 V .
- VOL , nivelul de tensiune de la ieire n starea 0 logic. Se
impune ca VOL VOLMAX = 0,4 V .
- VOH , nivelul de tensiune de la ieire n starea 1 logic. Se
impune ca VOH VOHMIN = 2,4 V .
5V

}
Gama tensiunii de ieire
garantat pentru 1 logic Gama tensiunii de intrare
2,4 V permis pentru 1 logic
Marginea de zgomot de cc
garantat pentru 1 logic
2,0 V
Zon interzis
0,8 V

}
Marginea de zgomot de cc
garantat pentru 0 logic Gama tensiunii de intrare
0,4 V permis pentru 0 logic
Gama tensiunii de ieire
0V garantat pentru 0 logic

Fig. 3.4 Definirea marginii de zgomot

ASSN-4 2
Fig. 3.5 Caracteristica de intrare a porii TTL standard

Fig. 3.6 Caracteristica de ieire pentru 1 logic

Fig. 3.7 Caracteristica de ieire pentru 0 logic

ASSN-4 3
 Timpul de propagare este de circa 10 ns pentru "fan-out" de
10 i o sarcin capacitiv de 15 pF; puterea disipat este de circa
10 mW la frecvene joase i crete de 2-3 ori la frecvene mari.
O intrare lsat n aer este interpretat ca 1 logic. Comentarii.
Alte grupe ale familiei logice TTL. Compatibilitate.

Fig. 3.8 Comparaie ntre diverse caracteristici de transfer

poarta TTL cu colector n gol:

Vcc
R1 R2 +
4K 1K6
RC RC
T1 A
A T2 B * A.B
B Vout
R3 T3
DA D B 1K

Fig. 3.9 Structura porii I-NU cu colector n gol

- permite realizarea funciei binare "I cablat" prin conectarea

mpreun a ieirilor porilor logice cu colector n gol
- permite modificarea nivelului semnalului logic de la ieire
- dezavantaj: rezistena de ieire este R C
ASSN-4 4
 Fig. 3.10 Caracteristica de transfer a porii cu colector n gol
VCC VCC
RC RC
IIH I IL

IOH IOL .
.
. .
. .
. IOH .
. .

I IL
IOH IIH

n N n N
curenii n circuit pentru 1 logic curenii n circuit pentru 0 logic

Fig. 3.11 Calculul rezistenei RC

pentru 1 logic:
VOH = VCC ( n I OH + N I IH ) RC VOH min
VCC VOH min
RCMAX =
n I OHMAX + N I IHMAX
pentru 0 logic:
( )
VOL = VCC I OL N I IL RC VOLMAX
VCC VOLMAX
RC min =
I OLMAX N I ILMAX
ASSN-4 5
 inversorul cu trei stri:
Vcc
R1 R2 R4
4K 1K6 130
T4
T1
A T2 D1 f (A, E)
Vout A
R3 T3
DA 1K
E
D2
E

Fig. 3.12 Structura inversorului TTL cu trei stri

Dac E = 0, D2 blocat i structura este un inversor: f = A .
Dac E = 1, D2 este n conducie i blocheaz pe T4 , T2 i T3
blocate, iar ieirea este izolat fa de VCC i mas, adic este n
starea de nalt impedan (High Z).

inversorul cu histerezis:
V(out)

V(in) V(out)

0 V(in)
Vp1 Vp2

Fig. 3.13 Caracteristica de transfer cu histerezis

V(in)
Vp2
Vp1
t
0
V(out)

t
0

Fig. 3.14 Comutarea inversorului cu histerezis

ASSN-4 6
 3.2. Structuri unipolare

familia logic MOS:

- avantajele tehnologiei MOS
- comutaia tranzistorului MOS cu canal indus de tip n:

V+= 5V

R1
100K
VT = 1,25V
I DS

Vin VDS

VGS

Fig. 3.15 Caracteristica de transfer a inversorului cu n-MOS

V+= 5V

Vin Vout

Fig. 3.16 Caracteristica de transfer a inversorului NMOS

- avantajele structurilor NMOS fa de structurile PMOS

- dezavantaje ale structurilor NMOS

ASSN-4 7
 V+= 5V
1

3
4

5
0

Fig. 3.17 Structura NMOS a porii I-NU cu 2 intrri

familia logic CMOS (Complementary-symmetry MOS):

V+= 15V

T2
Vin Vout

T1

Fig. 3.18 Caracteristica de transfer a inversorului CMOS

ASSN-4 8
 tehnologia actual i de perspectiv (caracteristici ideale):
- excursia semnalului logic la ieire este cuprins ntre 0V i
nivelul tensiunii de alimentare
- curentul consumat de la surs n regim static este practic nul
- pragul de basculare a strii logice este situat la jumtatea
excursiei semnalului logic de intrare i la jumtatea tensiunii de
alimentare
- datorit simetriei, fronturile semnalului de ieire sunt egale

zona I: Vin VTN , T1 blocat, T2 n conducie liniar, iar Vout = V+

zona II: VTN < Vin Vout VTP , T1 saturat, T2 n conducie liniar
La grania dintre zonele II i III tranzistorul T2 trece din
conducie liniar n saturaie i VDS = VGS VTP .
Dar Vout = V+ VDS i V+ = Vin + VGS . Prin substituie rezult:
Vin = Vout VGS + VDS = Vout VGS + VGS VTP = Vout VTP

zona III: Vout VTP < Vin Vout + VTN , T1 saturat, T2 saturat
La grania dintre zonele III i IV tranzistorul T1 trece din
saturaie n conducie liniar i VDS = VGS VTN .
Dar Vout = VDS i Vin = VGS , deci Vin = VDS + VTN = Vout + VTN .

zona IV: Vout + VTN < Vin V+ VTP , T1 n conducie liniar,

T2 saturat. Grania cu zona V este dat de Vin = V+ VTP .

zona V: Vin > V+ VTP , T1 n conducie liniar, T2 blocat, Vout = 0

ASSN-4 9
 Nivele logice de ieire i intrare garantate prin standard sunt
definite la fel ca la familia logic TTL:
- V IL , unde VIL VILMAX = 30% V+
- VIH , unde VIH VIHMIN = 70% V+
- VOL , unde VOL VOLMAX = 0,05 V
- VOH , unde VOH VOHMIN = V+ 0,05 V
Margine de zgomot
V+

D2
D1 D1 T2 D1
R
Vin Vout

T1
D2 D2

Fig. 3.19 Circuitul de protecie a intrrii la seria CMOS 4000

1
V+

4 6 7

Fig. 3.20 Structura CMOS a porii I-NU cu 2 intrri

ASSN-4 10
 Comportamentul ieirii este preponderent rezistiv (< 1K n
conducie i > 10M n blocare), de unde rezult:
- protecie pentru scurtcircuit la ieire
- sensibilitate crescut la sarcini capacitive de ieire
Fan-out limitat numai de sarcina capacitiv (5 pF/intrare)
Efectele buffer-ului de ieire

E V+

T1

T2
Vin Vout

T3

T4

Fig. 3.21 Structura CMOS a inversorului cu 3 stri

T1

Vin Vout
V+

T2

Fig. 3.22 Structura porii de transmisie CMOS

ASSN-4 11
 3.3. Structuri BICMOS

realizeaz o mbinare ntre avantajele tehnologiei bipolare

(vitez mare, curent mare de ieire, protecie ESD) i avantajele
tehnologiei CMOS (consum redus, densitate mare de integrare)

avantajele ieirii cu tranzistor bipolar:

- excursia tensiunii la ieire este mai mic dect la structurile
CMOS, deci puterea consumat pentru ncrcarea/descrcarea
capacitii de sarcin este redus
- tranzistoarele bipolare intr n blocare mai rapid dect
tranzistoarele MOS, deci se micoreaz consumul de curent de la
sursa de alimentare

la frecvene mari de lucru consumul global al structurii BICMOS

este mai mic dect cel oferit de structurile bipolare sau CMOS
prezentate mai sus
Vcc

Vin Vout

VIHmin= 2 V
VILMAX= 0,8 V
VT = 1,5 V

Fig. 3.23 Structura parial a unui inversor BICMOS

ASSN-4 12