Capitolul 6

Registre
sunt structuri formate din bistabile care comut sincron i care au un
scop comun:
deplasarea datelor (registre de deplasare sau registre serie)
memorarea datelor (registre de stocare sau registre paralel)

deplasarea datelor se poate face de la stnga la dreapta, de la dreapta

la stnga, sau bidirecional
Q1 Q2
A D Q D Q D Q Q3

1 2 3
CLK CLK CLK CLK

Fig. 6.1 Registru de deplasare spre dreapta de 3 bii

0
Q + Q+ Q+
1 2 3
Q Q Q
1 2 3 A=0 A=1
0 000 1
0 0 0 0 0 0 1 0 0
0 0 1 0 0 0 1 0 0 001 1
100
0 1 0 0 0 1 1 0 1
0 1 1 0 0 1 1 0 1 0 010 0
1 0 0 0 1 0 1 1 0
1 0 1 0 1 0 1 1 0 0 0 1 1
1 1 0 0 1 1 1 1 1 101 1
1 1 1 0 1 1 1 1 1 1
011 0 110
0 111 1
A
Q Q Q
1 2 3
1

Fig. 6.2 Tabelul tranziiilor i diagrama strilor

ASSN-7 1
 registrul paralel realizeaz stocarea temporar a unor configuraii
binare ntr-o zon uor accesibil prelucrrii
reprezint memoria zonelor de vitez maxim dintr-un sistem
numeric de prelucrare a datelor
D0 D1 D2 D3

CLK

CLK D CLK D CLK D CLK D

0 1 2 3
CLR Q CLR Q CLR Q CLR Q

CLR

Q0 Q1 Q2 Q3

Fig. 6.3 Registru paralel de 4 bii

de multe ori este necesar trecerea de la transferul serie la cel

paralel sau invers: registrul serie-paralel:
SI I0 I1 I2 I3

0 1 0 1 0 1 0 1
S/P S MUX S MUX S MUX S MUX
W W W W

CLK

CLK D CLK D CLK D CLK D

0 1 2 3
CLR Q CLR Q CLR Q CLR Q

CLR

Q0 Q1 Q2 Q3

Fig. 6.4 Registru serie-paralel de 4 bii

ASSN-7 2
 Capitolul 7
Numrtoare
sunt structuri formate din bistabile i o logic combinaional, care
au o singur intrare: semnalul de ceas CLK

7.1. Divizoare de frecven

numrtoare n care bistabilele sunt divizoare de frecven prin 2
(bistabile de tip T, cu T = 1) conectate n cascad
ideea de conectare n cascad provine n urma analizei unei
succesiuni de numere binare cresctoare:
valoarea bitului mai puin semnificativ (coeficientul lui 2 0 )
comut la creterea cu o unitate a oricrui numr
valoarea biilor imediat superiori comut ntotdeauna ca o
consecin a tranziiei n 0 a bitului de rang imediat inferior
1

T T T T
CLK
8 CLK 4 CLK 2 CLK 1 CLK
Q Q Q Q

Q8 Q4 Q2 Q1

Fig. 7.1 Divizor de frecven de 4 bii

Fig. 7.2 Forme de und pentru divizorul de frecven de 4 bii

ASSN-7 3
 Fig. 7.3 Forme de und vzute printr-o lup de timp

0100
0110 0000
Q 8Q 4Q 2Q 1
0111 1000

0000 0001 0010 0011 0100 0101 0110 0111

1111 1110 1101 1100 1011 1010 1001 1000

Fig. 7.4 Diagrama ideal a strilor i fragment din diagrama real

pentru sinteza unui divizor de frecven cu p stri, unde p nu este o

putere a lui 2:
m 1
se stabilete numrul necesar m de bistabile: 2 < p < 2
m

se realizeaz configuraia de divizor de frecven cu m bistabile

se detecteaz cu ajutorul unei funcii binare apariia strii p i
se reseteaz numrtorul
1 Q 2 Q2 4 Q4 Q2 Q1 f
1 Q4
1 J Q 1 J Q 1 J Q
0 0 0 1
CLK CLK CLK CLK
0 0 1 1
1 K R Q 1 K R Q 1 K R Q 0 1 0 1
0 1 1 1
1 0 0 1
Q4 Q4 1 0 1 0
1 1 0 x
Q x 1
1 1 1 1 1 1 x
Q1 1 1 x 0
Q Q Q f = Q 1. Q 4
2 2 2

Fig. 7.5 Sinteza divizorului de frecven cu p stri

ASSN-7 4
 7.2. Numrtoare sincrone
numrtoare n care bistabilele comut sincron i care parcurg o
diagram a strilor circular
bistabilele sunt de obicei de tip T, iar valorile logice de 0 sau 1 pe
intrri sunt stabilite de o logic combinaional.

algoritmul folosit pentru sinteza unui numrtor sincron parcurge

urmtoarele etape:
se construiete tabelul tranziiilor, n care se trec strile
prezente i cele viitoare ale numrtorului
se examineaz strile fiecrui bistabil i, Qi i Qi+, i se trec n
tabel, n coloane adiacente, valorile funciilor de excitaie
pentru tipul respectiv de bistabil (de exemplu Ji i Ki )
se obin ecuaiile algebrice ale funciilor de excitaie, folosind
metodele cunoscute de la implementarea funciilor binare
se implementeaz schema logic a numrtorului

exemplu:
s se fac sinteza unui numrtor sincron modulo 5, care numr
cresctor, folosind bistabile JK, conform diagramei strilor din
figura 7.6

000

100 001
Q 4Q 2Q 1

011 010

Fig. 7.6 Diagrama strilor pentru numrtorul cresctor modulo 5

ASSN-7 5
 Q
4
Q
2
Q
1
Q 4+ Q +
2
Q +
1 J4 K4 J2 K2 J1 K1

0 0 0 0 0 1 0 x 0 x 1 x
0 0 1 0 1 0 0 x 1 x x 1
0 1 0 0 1 1 0 x x 0 1 x
0 1 1 1 0 0 1 x x 1 x 1
1 0 0 0 0 0 x 1 0 x 0 x
1 0 1 x x x x x x x x x
1 1 0 x x x x x x x x x
1 1 1 x x x x x x x x x
Fig. 7.7 Tabelul tranziiilor pentru numrtorul cresctor modulo 5

J K Q+ Q Q+ J K
0 0 Q 0 0 0 x
0 1 0 0 1 1 x
1 0 1 1 0 x 1
1 1 Q 1 1 x 0
Fig. 7.8 Cele dou reprezentri pentru tabelul de tranziii al
bistabilului de tip JK
Q4 Q4 Q4 Q4
Q1 0 0 x x Q1 0 x x 0

Q1 0 1 x x Q1 1 x x x

Q2 Q2 Q2 Q2 Q2 Q2
.
J4 = Q 2 Q 1 J2 = Q 1

Q4 Q4 Q4 Q4
Q1 x 0 x x Q1 1 1 x 0

Q1 x 1 x x Q1 x x x x

Q2 Q2 Q2 Q2 Q2 Q2
K2 = Q 1 J1 = Q 4

Fig. 7.9 Minimizarea funciilor de excitaie pentru bistabilele JK

ASSN-7 6
 J Q Q4 J Q Q2 J Q Q1
4 2 1

1 K Q K Q 1 K Q
CLK CLK CLK

CLK

Fig. 7.10 Schema logic a circuitului, implementat cu bistabile JK

analiza circuitului se face folosind tabelul de adevr al bistabilului

JK sau ecuaia de stare: Qi+ = J i Qi + K i Qi

111
000

100 001

Q 4Q 2Q 1
011 010
101

110

Fig. 7.11 Analiza complet a circuitului din figura 7.10

Q4 Q2 Q1
D Q D Q D Q
4 2 1
CLK Q CLK Q CLK Q

CLK

Fig. 7.12 Schema logic a circuitului, implementat cu bistabile D

ASSN-7 7