Capitolul 11

Sisteme microprogramate

11.1 Structura de procesor

conceptul de microprogramare a fost introdus de Maurice

Wilkes n 1951, folosind structura din figura 11.1

Registru R(n) ntrziere

Linii de control Adres

Impuls
Decodifi-
de ceas cator .. ..

MATRICEA A MATRICEA B
De la bistabilul de condiie

Fig. 11.1 Structura de control microprogramat

Date de intrare Ordine

Comenzi
Automat de Automat de Semnale de
procesare comand intrare
Indicatori
(flag - uri) PROCESOR
Date de ieire Semnale de ieire

Fig. 11.2 Structura procesorului elementar

ASSN-12 1
 11.2 Automatul de procesare

automatul de procesare prelucreaz datele de intrare n funcie

de comenzile primite i, prin indicatori ai rezultatelor (flag-
uri), influeneaz evoluia ulterioar a automatului de comand.
Rezultatele prelucrrii sunt livrate ca date de ieire.

structura conine o unitate aritmetico-logic (ALU) i un set de

registre, structur numit pe scurt RALU. Strile automatului
sunt date de coninutul memoriei RAM, funciile de tranziie ale
automatului sunt calculate de ALU, iar LATCH-ul permite
definirea structurii de tip master-slave pentru comutarea pe front
a ntregii structuri.

de obicei exist structurri suplimentare ale automatului, de tip

serie (MUX pe intrrile n ALU, latch-uri intermediare) sau
paralel (extinderea numrului de ALU)

DI CLK
Comenzi
WE RAM ADR
DO
Comenzi
DO
RAM
Date intrare WE
DO
RAM
ALU Date
Indicatori intrare
O
ALU OALU
CLK
LATCH Date ieire

RAM (ADR)
Date ieire

Fig. 11.3 Structura automatului de procesare (RALU)

ASSN-12 2
 11.3 Automatul de comand

la primirea unui ordin(instruciune) din exterior, automatul de

comand genereaz o secven de comenzi (microinstruciuni)
spre automatul de procesare. Semnalele de intrare sunt
necesare pentru sincronizarea cu evenimente externe, iar
semnalele de ieire pot fi comenzi sau sincronizri cu alte
subsisteme externe

elementul central al automatului de comand este memoria

ROM; structura controleaz modul n care se ncarc registrul
cu date din memorie, fiind un controler i ROM, sau CROM.

memoria ROM poate fi nlocuit cu o matrice programabil de

tip PLA, care reduce mult complexitatea logicii combinaionale,
mai ales dac avem multe intrri (indicatori + ordine)

n anumite condiii, structura din dreapta figurii 11.4 este o

configuraie care reduce spectaculos complexitatea logicii
combinaionale prin reducerea numrului de intrri n
ROM/PLA; numrul de bistabile din registru crete ns cu k
Indicatori Ordine
m n
n CONVERTOR m
ROM /PLA MUX COD
ROM / PLA Ordine
n
CLK
REGISTRU 1 Indicatori
CLK CLR MUX
n 1 k
CLR REGISTRU Comenzi 2
n -1
Comenzi k
Semnale ieire Semnale ieire

Fig. 11.4 Dou structuri posibile pentru automatul de comand

ASSN-12 3
 11.4 Exemplu de proiectare

vom schia sumar etapele de proiectare ale unui procesor care

calculeaz produsul a doi operanzi de cte 4 bii, folosind
algoritmul din figura 11.5
START OP1
F 1

P 0 DA E=1 NU
?
I 0 (D,A) 0
B Y
C X OP2
NU [Y] par DA F 0
? I 0
P + 2 .X
4
P
DA B0 = 0 NU
P P/2 ?
OP3 (D,A) A+C

Y Y/2
(A,B) (D,A,B)/2

I I+1 OP4
D 0
I I+1
DA I=4 NU
? DA I=4 NU
STOP ?

Fig. 11.5 nmulirea a dou numere de cte 4 bii

resurse hard necesare:
- A - registru acumulator de 4 bii pentru rezultate intermediare
i biii mai semnificativi ai produsului final P
- B - registru de 4 bii pentru operandul Y i biii mai puin
semnificativi ai produsului final P
- C - registru de 4 bii pentru operandul X
- D - registru de 1 bit (bistabil) pentru transport
- F - bistabil indicator al terminrii operaiei de nmulire
- I - numrtor de 3 bii, care este un contor de ciclu
ASSN-12 4
 din organigram rezult c mai este necesar o unitate
aritmetic pe 4 bii pentru adunarea lui A cu C (AU -
Arithmetic Unit). Interconectarea acestor resurse este
prezentat n figura 11.6.
X

F C I
3 0 2 0

AU Y
3 0

D A B
3 0 3 0

Fig. 11.6 Schema bloc a automatului de procesare (RALU)

ultima etap n proiectarea automatului de procesare const n

alegerea circuitelor integrate n scopul implementrii schemei
electrice i stabilirea semnalelor de comand care provin de la
automatul de comand
dac alegem circuitele: AU - 7483, A, B i C - 74194, F i D -
7496, I - 74163, atunci sunt necesare 12 semnale de comand,
dar o parte dintre ele sunt compatibile, ansamblul minimal de
semnale distincte fiind n numr de 5, notate cu c0 ...c4

NU DA
IF T=0 THEN GO TO ADR0 T=0?
ELSE GO TO ADR1 ADR1 ADR0

DO OPi AND GO TO ADR1 ADR OP i

ADR1

Fig. 11.7 Cele 2 tipuri de microinstruciuni folosite

ASSN-12 5
 WAIT: DO OP1 AND GO TO NEXT
IF E=0 THEN GO TO WAIT
ELSE GO TO NEXT
DO OP2 AND GO TO NEXT
LOOP: IF B0= 0 THEN GO TO SHIFT
ELSE GO TO NEXT
DO OP3 AND GO TO NEXT
SHIFT: DO OP3 AND GO TO NEXT
IF I2= 0 THEN GO TO LOOP
ELSE GO TO WAIT

Fig. 11.8 Transcrierea programului folosind cele 2 tipuri de

microinstruciuni din figura 11.7
- pentru microinstruciunea de test:
8 7 6 5 4 3 2 1 0

0 TEST ADR 0 ADR 1

codul instruciunii
selecia variabilei de test campuri de adres

- pentru microinstruciunea de comand:

8 7 6 5 4 3 2 1 0

1 OPCODE ADR 1

codul instruciunii
codul operaiei adresa urmtoare

Fig. 11.9 Formatele cmpurilor celor 2 microinstruciuni

resurse hard necesare pentru automatul de comand:

- AR - registru de adrese de 3 bii pentru adresarea memoriei
- M - memorie ROM de 7 cuvinte de cte 9 bii, care stocheaz
microinstruciunile programului de mai sus
- T - multiplexor cu 4 ci de intrare pentru selecia variabilei de
test (E, B0 sau I2)
- C - registru sau pori care autorizeaz expedierea semnalelor
de comand de la memorie spre RALU
- AM - multiplexor de adrese care permite efectuarea unor
salturi la diferite locaii de memorie
ASSN-12 6
 M

8 0
E B0 I 2
5...3 2...0 7...3

AM C T
2 0 4 0

AR
2 0

Fig. 11.10 Schema bloc a automatului de comand (CROM)

dup alegerea circuitelor integrate pentru implementarea

automatului CROM, de exemplu: AR - 74194, AM - 74157, T -
74151, M - 82S147, C - 7408, se stabilesc tipurile de operaii
specifice ale sistemului i semnalele necesare pentru intrrile de
comand ale circuitelor integrate folosite

pentru cele 4 tipuri de operaii posibile (ARAM, AMADR1

i C0, sau ARAM, AMADR0 i C0, sau ARAM,
AMADR1 i COPCODE, sau AR0) este necesar
generarea unui numr de 6 semnale de comand, semnale care
sunt generate cu un CLC care are ca intrri: I - o variabil de
iniializare, MC - codul microinstruciunii i T - ieirea din
multiplexorul de selecie

se rescrie programul pentru adresele folosite n circuit i pentru

codurile corespunztoare n cmpurile TEST i OPCODE i se
programeaz memoria

ASSN-12 7
 11.5 Calculatorul

memorie RAM extern procesorului pentru stocarea datelor i

instruciunilor (John von Neumann)

CANAL
PROCESOR MEMORIE

Fig. 11.11 Schema simplificat a calculatorului tip von Neumann

INTRARE / INTRARE
PROCESOR MEMORIE
IEIRE IEIRE

Magistrala de date i adrese

Fig. 11.12 Structura complet de calculator von Neumann

dezavantajele arhitecturii von Neumann (von Neumann

bottleneck - limitare fizic i conceptual)

paralelism i calculatoare paralele

11.6 Reele

reele locale de calculatoare

reeaua Internet

Grid Computing

ASSN-12 8