Aplicaciones
Circuito digital detector de pico
Philip Murphy
Maxim Sverige Este circuito est diseado para ali-
viar al microprocesador de realizar la
tarea de deteccin de pico de una
seal analgica. Tambin evita los
problemas tpicos asociados general-
mente con los detectores de pico
analgicos, cmo son: el tiempo de
mantenimiento limitado, la sensibili-
dad a los parmetros del condensa-
dor de mantenimiento y a encontrar
un amplificador buffer de alta velo-
cidad e impedancia infinita. Ade-
ms, este circuito se encarga de la
tarea de conversin analgica a digi-
tal sin un convertidor analgico digi-
tal dedicado.
El MAX9001 es un circuito de prop-
sito general que consiste en un am-
plificador operacional, un compara-
dor y una referencia de tensin de
2 Septiembre 2003
1,23V. El amplificador en este circui-
to se utiliza cmo buffer de la seal
de entrada, aunque tambin se po-
dra utilizar cmo amplificador o fil-
tro, de ser necesario (s la seal de
entrada no est limitada en banda,
se necesitar un filtro anti-alias). Las
resistencias R1 y R2 atenan la seal
de entrada a un valor mximo de
1,23V, que es el margen del circuito
detector de pico, cmo determina su
referencia de tensin. El comparador
U5B compara la seal de entrada
atenuada con el valor de pico previa-
mente almacenado. Si la seal de
entrada es mayor que el valor de pico
previo, la salida del comparador se
pone en alto y permite que el conta-
dor sncrono de 8 bits (U2 y U3)
cuente hacia arriba a una velocidad
determinada por el reloj de entrada.
La cuenta contina hasta que su re-
presentacin analgica es un poco
mayor que la seal de entrada. La
conversin digital analgica se reali-
za mediante el MAX5480 (U4), que
es un convertidor digital analgico R-
2R de 8 bits con interfaz paralela. El
MAX5480 se utiliza en modo de ali-
mentacin nica y por tanto slo
permite utilizar tensiones de positivas
de referencia y alimentacin. En este
modo, la patilla OUT1 se convierte en
la entrada de referencia y la patilla
REF se convierte en la salida. Las se-
ales WR y CS del DAC se mantienen
en bajo para funcionar en modo
transparente, lo que significa que
cualquier cambio en el bus de datos
se propaga inmediatamente a la sa-
lida.
La frecuencia de reloj mxima

est determinada por los tiempos de
propagacin agregados del conta-
dor, del DAC y del comparador, en
este caso: 48ns + 500ns + 370ns
(estimacin) = 918ns. Por tanto,
cualquier frecuencia por debajo de
1MHz es permitida. La eleccin de la
frecuencia depende crucialmente del
slew-rate mximo esperado de la se-
al de entrada. Este detector de pico
Septiembre 2003
puede variar desde 0 a FFh, o fondo
de escala, en 255 ciclos de reloj. Con
un reloj de 1MHz, este tiempo es de
255s.
El inversor U1 asegura que el
contador se detenga cuando alcan-
ce la cuenta mxima de FFh. La seal
de salida del inversor puede ser le-
da por el procesador indicando fue-
ra de margen, o alternativamente, el
Aplicaciones
procesador puede detectar esta con-
dicin de fuera de margen leyendo la
cuenta y comparndola con FFh. La
entrada CLR/ permite el control del
detector de pico: con CLR/ en bajo el
contador se mantiene en reset y con
CLR/ en alto, se detecta el pico de la
seal de entrada.
3