Sunteți pe pagina 1din 1

Anul 2016-17

Cuprins Structuri Logice Programabile

1. Familii de circuite logice integrate; Performanele unui Circuit Logic (timp de propagare i
timp de ntrziere n structuri logice; Fan-out; hazard de ntrziere; influena capacitilor de
ieire asupra performanelor; etaje de ieire (simetrice i asimetrice );.
2. Tranzistor MOS canal indus tip n: construcie, funcionare, ecuaii curent, caracteristici.
3. Inversor MOS tip E/E1, tip E/E2, tip E/D : schem, funcionare + caracteristici; concluzii
(avantaj-dezavantaj); Pori nMOS : SI-NU, SAU-NU.
4. Inversor CMOS : schem, funcionare + caracteristici VO = f(VIN) i IDD = f(VIN) (inclusiv
compunere grafic); parametrii (VDD ; nivele logice VOH, VIH, VOL, VIL ; Pd - static,
dinamic- )
5. Pori CMOS : SI-NU, SAU-NU; Poarta de transmisie CMOS; Poarta cu trei stri CMOS
scheme, funcionare, aplicaii.
6. Circuite Basculante Bistabile : bistabile RS elementar; latch RS; Tipuri de sincronism;
Tipuri de CBB (RS, JK, D, T) ; transformarea unui CBB n altul;
7. Exemple de bistabile: RS master-slave cu intrri de forare RASA i inversor pe linia de tact,
cu tact paralel, CBB n tehnologie CMOS (latch D i Master-Slave tip D).
8. Aplicaii de Circuite Combinaionale i Secveniale : decodoare, MUX i DMUX, Registre
(paralel, serie, combinate) , Numrtor sincron direct , invers , reversibil; (i probleme cu
soluii asemntoare)
9. Circuite logice programabile : structur principiu PROM, PAL, PLA.
10. Circuit PLA 82S10x (se d schema) : comentarii (aria SI, SAU) ; aplicaii.
11. Circuit PROM WS57C45 (se d schema): aria programabil, seciunea de ieire.
12. Circuite PAL : PAL 16L8, PAL 16R6, PAL 22V10, PEEL 18CV8Z ; (se dau scheme)
- arhitectura general, aria SI (nr. intrri, linii de semnal, termeni produs-PT), aria
SAU, ieiri, reacia, OLMC, rolul i programarea MUX-urilor.
13. Circuite din seria GAL : GAL 16V8 (se d schema)
- arhitectura general, aria SI, aria SAU, OLMC, moduri de funcionare (simplu,
registru i complex).
14. Tehnologii de programare : tip antifuse (ONO, Metal-metal) ; tip RAM static; tip EPROM
sau EEPROM; un exemplu de implementare a funciei SI-cablat; flash memory (NOR i
NAND); charge pump (funcionare).

15. Circuitul XC 9500 (se dau scheme): arhitectur general, blocuri de funcii, macrocelul,
circuit ptr alocarea termenilor produs, matricea Fast CONNECT, blocul I/O.
16. Circuit FPGA seria XC 4000: arhitectura generala.

Testul va cuprinde:
- 1 or : 4 probleme ; se pot folosi notele de curs disponibile.
- 1 or : 4 chestiuni mai teoretice; se vor folosi numai schemele indicate mai jos.

La test fiecare student este rugat s aib asupra sa:


- Schemele pentru PLA 82S10x, PROM WS57C45, PAL 16L8, PAL 16R6, PAL
22V10, PEEL 18CV8Z, GAL 16V8, XC 9500