Carrera: Ingeniera Electrnica

Materia: Micro controladores.

Equipo: 9

Tema: Descripcin de arquitecturas Von Neumann y Harvard

Fecha de entrega:

Martes 08 Agosto 2015

 ndice

Arquitectura Von Neuman 3

Arquitectura Harvard 6

Pipeline 7

Conclusin 8
Arquitectura Von Neuman

Las cualidades caractersticas de esta

arquitectura son, su nico bus de datos e
instrucciones, por lo cual en la mayora de las
referencias bibliogrficas clasifican como
desventaja por el llamado cuello de botella,
aunque la tecnologa actual ha logrado superar
esta limitacin, por las grandes frecuencias de
velocidad y acceso a direcciones en memorias
paralelas, controladores o procesadores ms
veloces y robustos tanto en el tamao de
instruccin como en sus velocidades de tiempo
real o tiempo de mquina.

Como ya se mencion, esta arquitectura usa un bus para comunicarse con un

banco de memoria, pero esto no se refiere a que sea un solo tipo de memoria, de
hecho, los micro-controladores con este tipo de arquitectura usan la mayora de
tipos de memoria, sean flash, eprom, ram, eeprom, etc. Esto ocasiona que este
tipo de arquitectura tenga la ventaja de poder tener un mayor tamao de memoria
(con sus limitaciones implcitas), ya que este banco de memoria, usa como se
mencion, diversos tipos de memorias conectadas entre s de forma paralela.

Al contar con un nico bus de datos e instrucciones, esto limita al micro

controlador a que trabaje de forma secuencial, esto quiere decir que realiza tarea
a la vez, ya sea lectura o escritura en memoria.

La arquitectura Von Neuman no solo nos habla de la estructura externa entre

memoria y CPU, describe as la estructura de la CPU de la siguiente manera:

El dispositivo tendr que realizar operaciones aritmticas elementales muy

frecuente mente (suma, resta, multiplicacin y divisin). Es por tanto,
razonable, que contenga elementos especializados en estas operaciones,
este bloque es llamado central aritmtica CA, en nuestro caso ALU.
 El dispositivo deber contar de igual manera con un bloque encargado del
control lgico, es decir la secuencia adecuada de las operaciones, llamada
unidad de control CC.
El dispositivo deber contar con una memoria considerable teniendo en
cuenta secuencias largas y complicadas, para lo cual el bloque ser
llamado memoria M.
El dispositivo debe tener la capacidad de mantener contacto con de entrada
y salida con medios especficos de este tipo, el medio ser llamado
grabacin externa del dispositivo R.
Y por ltimo el dispositivo deber tener rganos para transferir informacin
desde R a sus partes especficas UC y M.
Otra forma de ver esta arquitectura es la siguiente:
Arquitectura Harvard

A diferencia de la
arquitectura Von
Neuman, la arquitectura
Harvard cuenta con dos
memorias separadas y
dedicadas a tareas
distintas, una a
instrucciones y otra a
datos, de igual manera
cuenta con dos buses
distintos, lo que le da la
ventaja de poder realizar dos tareas al mismo tiempo (con sus limitaciones
implcitas), esta caracterstica le aporta a la arquitectura un tamao concreto y
estndar de instrucciones, esto limita de igual manera el tamao de los buses y de
la memoria para datos.
Pipeline

Con la caracterstica de realizar tareas diferentes, esta arquitectura implementa un

nuevo tipo o ciclo de trabajo conocido como pipeline, el cual divide las tareas
entre las diversas secciones internas del controlador y activa secuencialmente una
tras de otra, en forma escalonada y recorrida, esto conlleva un progreso en el
momento de procesamiento ya que aprovecha al mximo los diversos bloques
internos del micro-controlador. En la manera de lo posible, se busca que todas
estas actividades se realicen paralelamente con la finalidad de reducir el tiempo
total requerido para ejecutar un conjunto de operaciones.
Conclusin

La conclusin a la que llegamos es que aunque pareciera tener ms limitaciones

la arquitectura Von Neuman por el llamado cuello de botella que se genera por el
nico bus, esta arquitectura es la que presenta mayor desempeo, puesto que
cuenta con una mayor capacidad de memoria y el cuello de botella se solventa
con el uso de memorias en paralelo, lo cual provoca no solo memoria mayor, sino
que hace el acceso a estas memorias simultneamente, lo cual reduce tiempos de
procesamiento, a diferencia de la arquitectura Harvard, que aun que es usada de
igual forma, tiene la limitante de las instrucciones definidas y de medida estndar,
lo cual limita el tamao de memoria y de buses, lo cual limita a todo el micro
controlador, pero al final, la aplicacin dictara cual es la arquitectura que elijamos.