UNIVERSIDAD DE EL SALVADOR

ESCUELA DE INGENIERÍA ELÉCTRICA

ELC-115

TAREA: LABORATORIO ALTERNATIVO JFET´S

J.R. Ramos, 2017.

Transistor MOSFET canal n de Agotamiento

Figura 1. Transistor MOSFET canal n de agotamiento

La figura 1 muestra símbolos usados por la industria para el nMOSFET de

agotamiento. La figura 2 muestra las características iD contra vDS , y el comportamiento
en saturación para este tipo de transistor.

Región Triodo Región Saturación

Modo de Modo de Enriquecimiento

Agotamiento

Figura 2. las características corriente-tensión del un MOSFET canal n del tipo de agotamiento para el cual
Vt = -4V; y k´n W/L = 2 mA/V2: (a) transistor con polaridades de corriente y voltaje indicados; (b) las
características iD–vDS; (c) la característica iD–vGS en saturación

UNIVERSIDAD DE EL SALVADOR. ELC-115 2017. José Ramos López.

A diferencia del MOSFET canal n de tipo de enriquecimiento, en este otro tipo de
transistor, con vGS =0v ya existe un canal de conducción tipo n. Si vGS se hace negativo,
entonces el canal se vuelve cada vez menos conductivo hasta que eventualmente para
un valor de vGS = Vt, el canal se cierra completamente y la corriente iD se hace cero.
Otro valor de interés es el valor de iD cuando vGS = 0V. Este valor de corriente se
conoce como IDSS y se indica en la figura 2(c).

El FET de unión (JFET)

El JFET no es propiamente un MOSFET, sin embargo exhibe un comportamiento

equivalente.

Figura 3. Modelo físico simplificado y características corriente-voltaje del JFET canal n.

La figura 3 muestra el modelo físico simplificado y las características corriente-voltaje

para el JFET canal n (con Vt = -2V) que aparece en la página de Explicaciones
Interactivas para Dispositivos Semiconductores de la Universidad de Cambridge
(http://www-g.eng.cam.ac.uk/mmg/teaching/linearcircuits/jfet.html). A diferencia de un
MOSFET canal n del tipo de agotamiento, el JFET canal n funciona exclusivamente en
la región de vGS negativo. También es importante destacar que el parámetro IDSS (ver
figura 2c) es particularmente importante para el JFET. En la literatura clásica de JFETs,
la ecuación para corriente de drenaje en saturación,

1 W  K
k´n vGS  Vt   vGS  Vt 
2 2
iD  (1)
2 L 2

a menudo se presenta de manera alternativa en términos de IDSS y VGS(off). en donde

VGS(off) es Vt.

2
 vGS 
iD  I DSS 1  (2)
 V 
 GS ( OFF ) 

UNIVERSIDAD DE EL SALVADOR. ELC-115 2017. José Ramos López.

Sin embargo, la ecuación 1 es más general, y será siempre nuestra primera opción. Otra
razón para no perder de vista la ec. (1) es que esta es más manejable para la región
triodo.

Tarea de Prelaboratorio
1. Investigar técnicas para medir IDSS y VGS(OFF) en JFETs.
2. Analizar el circuito de la referencia [3], en el modo de prueba de JFETs canal N.
Indicar las condiciones de prueba (ajustes del circuito), y los resultados posibles
para el NTE 312 [valor mínimo y máximo de IDSS y VGS(OFF)].
3. Diseñar Un experimento para medir IDSS y VGS(OFF)

Trabajo de Laboratorio.

Tarea 1: IDSS

Figura 4. Circuito con JFET canal n para medir IDSS.

La figura 4 muestra el circuito requerido en el laboratorio para medir IDSS. En el caso

del transistor hipotético de la figura 4, IDSS = 7 mA. En nuestro caso usaremos un NTE
312, el cual, de acuerdo al fabricante tiene las especificaciones siguientes:

Tabla I. Especificaciones del NTE 312.

Mínimo Típico Máximo
VGS(OFF) -1V - -6 V
IDSS 5 mA 15 mA

UNIVERSIDAD DE EL SALVADOR. ELC-115 2017. José Ramos López.

Tarea 2: VGS(OFF)

El circuito para medir VGS(OFF) se muestra en la figura 5.

Figura 5. Circuito con JFET canal n para medir V

En el caso del transistor hipotético de la figura 5, VGS(OFF) = -2V. en nuestro caso será
necesario probar con diferentes valores de VGS, hasta conseguir ID = 0 mA. El fabricante
solamente garantiza que -6V < VGS(OFF) < -1V.

Tareas Post-Laboratorio

 Consultar con el resto de grupos de laboratorio, los valores obtenidos de VGS(OFF)

e IDSS. Reportar y comentar estos valores.
 Con los resultados de las mediciones, y la consulta con sus colegas estudiantes
de ELEC-115, obtener parámetros para el JFET canal n en términos de las
ecuaciones 1 y 2.
 simular en PSpice las características corriente voltaje, usando vGS como
parámetro, tal como se muestran en las figuras 4 y 5. En este caso aplicar los
parámetros del transistor utilizado en la referencia [2].

REFERENCIAS
1. Sedra & Smity. Circuitos Microelectrónicos, 5a edición. McGraw Hill
Interamericana, 2006.
2. Cambridge University. Interactive Explanations for Semiconductor
Devices.
3. Fattaruso, John. Simple Circuit lets you characterize JFETs. EDN, April
06, 2012. https://www.edn.com/design/test-and-
measurement/4370552/Simple-circuit-lets-you-characterize-JFETs
4. FET Matcher. STM.
http://www.diystompboxes.com/smfforum/index.php?topic=29513.0.

UNIVERSIDAD DE EL SALVADOR. ELC-115 2017. José Ramos López.

APÉNDICE 1: HOJA DE DATOS NTE 312

UNIVERSIDAD DE EL SALVADOR. ELC-115 2017. José Ramos López.

UNIVERSIDAD DE EL SALVADOR. ELC-115 2017. José Ramos López.
UNIVERSIDAD DE EL SALVADOR. ELC-115 2017. José Ramos López.