Documente Academic
Documente Profesional
Documente Cultură
Apunte de Transistores
Autor: Daniel Malec
Contenido
Tema: Pág.:
Introducción _________________________________________ 3
1. Transistores bipolares de juntura (TBJ) __________________ 3
1.1. Transistores bipolares de juntura NPN _________________ 4
1.2. Transistores bipolares de juntura PNP _________________ 6
1.3. Modos de trabajo del transistor _______________________ 8
2. Polarización de un transistor __________________________ 9
2.1. Determinación del punto de trabajo Q _________________ 10
2.2. Ejemplo con emisor conectado directamente a masa ______ 12
2.3. Ejemplo agregando una resistencia entre emisor y masa ___ 14
2.4. Recata de carga estática (R.C.E.) _____________________ 15
2.5. Distintas formas de polarizar un transistor ______________ 17
2.5.1. Realimentación por emisor en corriente continua _______ 17
2.5.2. Realimentación por colector en corriente continua ______ 18
2.5.3. Autopolarización ________________________________ 19
3. Fuente partida ______________________________________ 27
4. Potencia __________________________________________ 31
4.1. Potencia disipada en la resistencia Rc _________________ 32
4.2. Potencia Disipada en el colector ______________________ 32
4.3. Rendimiento de conversión __________________________ 32
5. Limitaciones en el uso de los transistores bipolares ________ 34
5.1. Limitación en tensión ______________________________ 34
5.2. Limitación en la corriente ___________________________ 34
5.3. Limitación en la potencia ___________________________ 34
5.4. Mecanismos de transmisión _________________________ 36
6. Amplificadores _____________________________________ 40
6.1. Recta de carga dinámica (R.C.D.) _____________________ 41
6.2. Recorte de la señal de salida _________________________ 42
6.3. Clases de operación de un amplificador ________________ 45
6.4. Máxima excursión simétrica _________________________ 49
7. Análisis de amplificadores monoetapa __________________ 50
7.1. Emisor común ____________________________________ 50
7.2. Base común ______________________________________ 55
7.3. Colector común ___________________________________ 58
7.4. Resumen de las configuraciones ______________________ 61
7.5. Circuitos realimentados ____________________________ 65
8. Amplificadores diferenciales __________________________ 68
8.1. El amplificador diferencial __________________________ 69
8.2. Análisis para corriente alterna _______________________ 71
8.3. Fuentes de corriente _______________________________ 76
8.4. Circuitos D’arlington ______________________________ 77
Introducción
Este apunte “Transistores” está orientado a los alumnos que cursan la materia
Electrónica I para la carrera de Ingeniería Eléctrica, sirviendo también de ayuda para los
alumnos que cursan esta materia para la carrera de Ingeniería Electrónica.
Este material pretende guiar a los alumnos sobre los temas más importantes
relacionados con el comportamiento de los transistores como amplificadores de
señales.
E B C E B C
N P N P N P
N P N N P N
ENERGÍA ENERGÍA
POTENCIAL DE POTENCIAL DE
ELECTRONES ELECTRONES
JUNTURA JUNTURA JUNTURA JUNTURA
BASE EMISOR COLECTOR BASE BASE EMISOR COLECTOR BASE
P N P P N P
ENERGÍA ENERGÍA
POTENCIAL DE POTENCIAL DE
ELECTRONES ELECTRONES
J UNTURA JUNTURA JUNTURA JUNTURA
EMISOR BASE BASE COLECTOR EM ISOR BASE BASE COLECTOR
En el funcionamiento del transistor de juntura PNP, las lagunas son forzadas a moverse
desde el emisor P hacia la base N, debido al potencial positivo del emisor, que también
crea más lagunas debido a la extracción de electrones.
Cultos para ser libres – Tipeado en el Gabinete Informático Graciela Panne
-6-
En la base un pequeño número de lagunas (alrededor del 5 %) se combina con
electrones de la base. Sin embargo, como la base es muy delgada, la mayoría de las
lagunas continúan moviéndose hacia el colector P antes de poder combinarse con
electrones de la base. En el colector P las lagunas son atraídas hacia el terminal negativo
del colector y se combinan con los electrones de este electrodo. De este modo la mayor
parte de la corriente de lagunas va desde el emisor al colector, mientras que la corriente
de emisor a base es muy pequeña. Es importante destacar que en el transistor PNP
los portadores mayoritarios son lagunas mientras que en el NPN son electrones.
En el emisor se crean pares electrón-lagunas; las lagunas pasan a formar parte del flujo
de lagunas que se dirigen a la base, mientras que los electrones son atraídos por el polo
positivo de la fuente de polarización EMISOR-BASE. De esta manera se genera una
corriente eléctrica que se dirige desde el polo positivo de la fuente de polarización
EMISOR-BASE hacia el emisor penetrando en el transistor.
El polo negativo de la fuente de polarización EMISOR-BASE emite electrones que se
dirigen hacia la base, donde reemplazan a los electrones que se recombinan con las
lagunas en tránsito al colector. De esta manera se genera una corriente que va desde la
base al polo negativo de la fuente de alimentación EMISOR-BASE. Por último el polo
negativo de la fuente de polarización COLECTOR-BASE emite electrones hacia el
colector, por lo cual se genera una corriente eléctrica que va desde el colector, hasta el
polo negativo de la fuente de polarización COLECTOR-BASE.
E E
Fig. 1.5 a: Transistor PNP Fig. 1.5 b: Transistor NPN
En las figuras 1.5a y 1.5b podemos observar el sentido de las corrientes en los
transistores PNP y NPN respectivamente.
Saturación:
Sucede cuando las dos junturas están polarizadas en forma directa.
Corte:
Sucede cuando las dos polarizaciones están en inversa.
Fig. 2.1
donde: I CB 0 : Corriente de minoritarios; cuando el emisor está abierto y circula a través
de la base y el colector. Es despreciable.
IC
α ≡ hfb ⇒ α = Relación entre la corriente del colector y la corriente del emisor.
IE
Debido a que α x IE =IC , y por otra parte 0,95 < α < 0,99 ; esto significa que IE ≅ IC por
lo tanto IB puede considerarse despreciable frente a IC e IE , porque IB esta en el orden de
los microamper.
Como IC es entre 100 y 1000 veces más grande que IB; reemplazando en las ecuaciones
de (Ic) expresadas anteriormente, tenemos que:
I C = α ⋅ ( I B + I C ) + I CB0
I C ⋅ (1 − α ) = α ⋅ I B + I CB0
α I CB
IC = ⋅ IB + 0
1−α 1−α
α 1
con β = ⇒ = β +1 ; β ≅ entre 100 y 600
1−α 1−α
IC ≅ β ⋅ I B ; donde β = hFE ⇒
Curva hFE = f ( IC ):
hF
a b c
IC
Fig. 2.2
RB Polariza- RC
ción en IB
directa
VB VCC Como se puede observar,
ésta es la curva de un
diodo polarizado en
directa.
VBE
Fig. 2.3 Fig. 2.4
VCEQ ⎫⎪
Siempre se busca calcular
I CQ ⎬⎪
Q
⎭
0,7 V VBE
Fig. 2.5
IC 60 μA = I B 1
40 μA = I B 2
20 μA = I B 3
10 μA = I B 4
VBB = 24 Volt
RB = 46 KΩ
VCC = 48 Volt
RC = 100 Ω
(−)
(−) (+)
RB Rc
VBB Vcc
Fig. 2.7
⎧VBB = RB ⋅ I B + VEB
⎪
⎪
⎨ I B = VBB − VEB ⇒ I C = VBB − VEB
⎪ RB RB
⎪
⎩ hFE
23,3 V
Para h FE = 100 ⇒ I C1 = ⇒ I C 1 = 50 mA ;
1
46
100
V CE 1 = 48 V − 50 mA ⋅ 100 Ω ⇒ V CE 1 = 43 V
Para h FE 2
= 600 ⇒ I C 2 = 300 mA ;
V CE 2
= 48 V − 300 mA ⋅ 100 Ω ⇒ V CE 2
= 18 V
VCC
IC Máx. = ; pues en este punto VCE =0;
RC
IC
VCEMáx. = VCC ; pues en este punto IC = 0
ICMáx
Podemos apreciar que, debido a la variación
Q2
IC2 de hFE , la corriente IC , y por lo tanto VCE se
alteran considerablemente; por lo que un
IC1 Q1 circuito de estas características no es
recomendable.
RE es la nueva
resistencia
RB RC
RE = 8KΩ
RE
VBB VCC
Fig. 2.9
Entonces:
Para hFE1 = 100 ⇒ I C1 = 2,75 mA ⇒ VEC1 = 25,72 V
RB
Para considerar esto como válido debe suceder que: RE ≥ 10
hFE
IC ⎛ 1 ⎞
I E = IC + I B ⇒ I E = IC + ⇒ I E = I C ⎜⎜1 + ⎟⎟
hFE ⎝ hFE ⎠
≅1
IC IB1
ICMá x. IB2
IB3
Q
ICQ
IBn
Recta de carga
estática
Fig. 2.11
Esta recta es fácil de obtener, pues como sabemos bastan dos puntos para determinarla;
y esos dos puntos los podemos obtener cuando dicha recta corta a los ejes coordenados.
El punto Q tiene un límite para trasladarse. Por ejemplo para VCE ≅ 0,2 V la IC tenderá a
la ICMáx. y si IC la aproxima, iguala o supera estará en la zona de saturación.
Si VEC es igual a VECMáx. o mayor que este valor, este transistor se encontrará en modo
de corte.
Puede suceder que matemáticamente ICQ > ICMáx. , en ese caso VCEQ sería negativo (el
punto Q estaría en el segundo cuadrante) y el transistor entra en la zona de saturación.
Pero si el transistor se satura (VCE ≅ 0,2 V), IC tendrá el valor correspondiente de
acuerdo a la R.C.E. y por lo tanto no tendrá validez la ecuación matemática. Además
tampoco se cumplirá en este caso que IC = hFE ⋅ IB .
Ver figura 2.12
IC
ICMáx.
saturación
Q
Fig. 2.12
RE
RC VBB RB
RB
RE
VBB VC C
RE
2.13 a 2.13 b
Este circuito tiene la desventaja de tener dos fuentes. Para solucionar este problema hay
distintas maneras:
VC C
RB RC
RE
Fig. 2.14
Malla de salida:
IC
VCC − I B ⋅ R B − VBE − I E ⋅ R E = 0 ; I E ≅ IC ; IB =
hFE
IC
VCC − ⋅ RB − VBE − I C ⋅ RE = 0ç
hFE
IC depende de RE , por eso el nombre de este circuito como realimentado por emisor en
continua.
V CC − V BE
I CQ =
RB
+ RE
h FE
VCE = VCC − I C ⋅ ( RC + RE )
La desventaja de este circuito es que las fuentes VBB y VCC no son independientes, pues
son la misma fuente de tensión.
VC C
IB + IC Malla de salida:
RC
VCC − (I B + I C ) ⋅ R C − VCE = 0 ; I E = ( IB + IC ) ≅ IC
RB IB IC VCE = VCC − I C ⋅ R C
Malla de entrada:
VCC − (IB + IC ) ⋅ RC − IB ⋅ RB − VBE = 0
VCC − IB (1 + hFE ) ⋅ RC − IB ⋅ RB − VB E = 0
Fig. 2.15
VCC − VBE
IB = ; I B = hFe ⋅ I C
(1 + hFe ) ⋅ RC + RB
VCC − VBE
IB = IC depende de RC
R
RC + B
hFE
RB 1 RC
RB1 RB
A
A
A ≡
VC C VBB
RB2
RB 2 RE B
B B
VC C
RC
VCC ⋅ RB2
RB = RB1 // RB 2 ; VBB = RB
R B1 + RB2 A
VBB RE
B
Fig. 2.17
De esta manera, si bien hay una sola fuente (VCC), es como si existieran dos: VBB y VCC.
VBB es directamente proporcional a RB2
Nota:
Este circuito es muy conveniente desde el punto de vista del espacio (una resistencia
ocupa menos espacio y es más liviana que una fuente de tensión) y desde el punto de
vista económico (una resistencia es muchísimo más barata que una fuente de tensión).
Fig. 2.18
10 KΩ ⋅ 40 KΩ 400 KΩ 2
RB = RB1 // RB2 = = = 8 KΩ
10 KΩ + 40 KΩ 50 KΩ
Una vez que aplicamos el Teorema de Thevenin nos queda el siguiente circuito:
VC C = 24 V
RC = 1 K Ω
RB = 8 K Ω
VBB
RE = 2,2 K Ω
Fig. 2.19
Malla de salida:
(2) VCC - IC ⋅ RC - VCE - IE ⋅ RE = 0
IC
de (1) ⇒ VBB − ⋅ R B − VBE − I C ⋅ R E = 0
h FE
VBB − VBE
IC =
RB
+ RE
hFE
VCEQ = 18,02 V
I CQ = 1,87 mA
IC [mA]
ICMáx.=7,5
Q
ICQ=1,87
Ejemplo 2:
En este caso con un transistor NPN genérico
36 KΩ ⋅12 KΩ
RB = RB1 // RB2 = = 9 KΩ
36 KΩ + 12 KΩ
VCC ⋅ RB1 15 V ⋅ 36 KΩ
VBB = = = 11,25 Volt
RB1 + RB2 36 KΩ + 12 KΩ
VC C RC
RC
VB RB
B
RB
RE
RE VBB VC C
VCE = VCC − I C ⋅ ( RC + RE )
VCC
VCEMáx. = VCC ; I CMAX = = 4.41 mA
RC + RE
Matemáticamente
VCC − VCE 15 V − 0,2 V
VCE < 0 ⇒ Transistor saturado ⇒ VCE = 0,2 V ⇒ I CQ = = = 4,35 mA
RC + RE 3,4 KΩ
IC [mA]
ICMáx.= 4.41
saturació
Fig. 2.23
VC C RE = 1,2KΩ
RB1 = 36KΩ
R B2 RE
RB2 = 12KΩ
Fig. 2.24
36 KΩ ⋅ 12 KΩ RC
R B = R B1 // R B 2 = = 9 KΩ
36 KΩ + 12 KΩ
VC C
RB
VCC ⋅ R B2 15 V ⋅ 12 KΩ RE
V BB = = = 3,75 Volt
R B1 + R B2 48 KΩ VBB
Fig. 2.25
De la malla de entrada:
VBB - IB ⋅ RB - VBE - IE ⋅ RE = 0
VCC
I CMáx . = ; VCEMáx. = VCC
RE + RC
De la malla de salida:
VCC - IE ⋅ RE - VCE - IC ⋅ RC = 0
ICMáx.= 4.41
Q
ICQ= 2,36
Fig. 2.26
Ejemplo 3:
Ahora resolveremos un circuito utilizando un transistor PNP:
VEE = 12V
RB2 RC
VBE = 0,7 V
VEE RC = 2KΩ
hFE = 80
RB1 RE RE = 1KΩ
RB1 = 10KΩ
Fig. 2.27
RB2 = 40KΩ
RC
RB
VBB
RE
VEE = 12V
Fig. 2.28
Malla de entrada:
VEE – IE ⋅ RE - VEB – IB ⋅ RB - VBB = 0
VEE 12V
I CMáx . = = = 4mA > I CQ ; VECMáx. = VEE = 12V > VECQ
R E + RC 3K
IC Máx.= 4
Q
IC Q= 1,54
+ VC C + VC C
+ VC C
R1 RC
R1 RC RC
VB B RB
R2 RE
R2 RE RE
− VEE − VEE
− VEE
El signo negativo de VEE es debido a que está en oposición con respecto a VCC
⎛ V + VE E ⎞ ⎛V + ⎞
R B = R1 // R 2 ; V BB = ⎜⎜ CC ⎟⎟ ⋅ R 2 − V EE ; V B B = VC C − ⎜⎜ C C E E ⎟⎟ ⋅ R1
R1 + R2 ⎠
⎝1 42 ⎝1R1 + R2 ⎠
43 42 43
I R2 I R1
1 4 42 4 43 1 44 2 44 3
C aída de t ensión en R 2 C aída de te nsión en R1
Ejemplo:
VCC = 24 V
VBE = 0,7 V
hFe = 200
RC = 1 KΩ
RE = 2 KΩ
R1 = 40 KΩ
R2 = 10 KΩ
R2 RE
RE
40 KΩ ⋅ 10 KΩ
RB = = 8 KΩ
40 KΩ + 10 KΩ
VCC ⋅ R2 24 V ⋅ 10 KΩ
VBB = = = 4,8 V
R1 + R2 50 KΩ
Malla de entrada:
VBB − I B ⋅ RB − VBE − I E ⋅ RE = 0
⎧I E ≅ I C
⎨
⎩ I B = I C / hFE
V BB − V BE 4,8 V − 0,7 V
IC = = = 2 mA
RB 8 KΩ
+ RE + 2 KΩ
hFE 200
Malla de salida:
VCC − I C ⋅ RC − VCE − I E ⋅ RE = 0
I CQ = 2 mA ; VCEQ = 18 V
I CMáx . = 8 mA ; VCEMáx. = 24 V
ICMáx.= 8
Q
ICQ= 2
VC C = 12V
RC = 1 K Ω R1 = 40 KΩ
RC RE = 2 K Ω R2 = 10 KΩ
VBB RB
RE
VEE = -12V
Fig. 3.4
RB = R1 / / R 2 = 8 KΩ
⎛ V − V EE ⎞ ⎛ 12 V − ( − 12 V ) ⎞
V BB = VCC − ⎜⎜ CC ⎟ ⋅ R1 = 12 V − ⎜ ⎟ ⋅ 40 KΩ = −7 ,2 V
⎟ ⎜ 10 K Ω + 40 KΩ ⎟
⎝ R1 + R2 ⎠ ⎝ ⎠
VCC = 12 V y V EE = 12 V conviene
VCC = 24 V no conviene
Malla de entrada:
VBB − I B ⋅ R B − VBE − I E ⋅ R E − V EE = 0
IC
VBB − ⋅ R B − VBE − I E ⋅ RE − V EE = 0
hFE
⎛ R ⎞
VBB − V BE − V EE = I C ⋅ ⎜⎜ RE + B ⎟⎟
⎝ hFE ⎠
− 7,2 V − 0,7 V − (−12 V )
IC = = 2 mA
8
2+
200
Malla de salida:
VCC − I C ⋅ RC − VCE − I E ⋅ R E − V EE = 0
VCE
I CMáx . = VCC + = 8 mA
RC + RE
VCEMáx. = 24 V
IC [mA]
ICMáx .= 8
Q
ICQ= 2
Reemplazamos y queda:
PCC =
1 T
T ∫0
(
VCC ⋅ I CQ + I C ⋅ cos ωt dt )
1 T 1 T
PCC = ⋅ VCC ⋅ I CQ ∫ dt + ⋅ VCC ⋅ I C ∫ cos ωt dt
T 0 T 0
( )
En realidad PCC = VCC ⋅ I CQ + I1 donde I 1 es la corriente que circula por R1 , pues el
R1 I1 RC ICQ
VCC
R2 RE
Fig. 4.1
Despejando:
2
PdT = VCC ⋅ I CQ − I CQ ⋅ (RC + RE ) −
2 IC
⋅ RC
2
Se ve que Pd T es máximo cuando no hay señal aplicada. (iC = 0) ⇒
Pd M = VCC ⋅ I C − I CQ ⋅ (RC + RE )
2
[ ]
Pd M = I CQ ⋅ VCC − I CQ ⋅ (RC + R E ) ⇒ Pd M = I CQ ⋅ VCEQ
144424443
VCEQ
IC
RC I0 RL
Fig. 4.2
RC
I0 = IC ⋅
RC + RL
b) Temperatura de funcionamiento:
En un TBJ, la mayor temperatura se dará en la juntura C-B (colector-base), pues:
IC ≅ I E ⎫
⎬ ⇒ I C ⋅ VCB >> I C ⋅ VCE
VCB >> V BE ⎭
Sin embargo, como la Base es muy angosta, puede aceptarse que no existe gradiente
térmico en ella y que las dos junturas están a la misma temperatura.
TjMáx . : Es la máxima temperatura de funcionamiento que admite la juntura C-B. Da la
⎡ºC ⎤
θja = Resistencia térmica entre juntura y medio ambiente, cuya unidad es ⎢ ⎥ . Para el
⎣W ⎦
ºC
transistor BC 337 θ ja = 200 .
W
A mayor capacidad de disipación del transistor, menor será θja .
Si hacemos una analogía eléctrica, tendremos el siguiente circuito:
Tj Ta
θja
Pd C
Fig.5.1
Tj y Ta se consideran potenciales eléctricos respecto de la temperatura cero (masa).
Pd se considera un generador de corriente constante.
La capacitancia C, sería la capacidad térmica del cuerpo. θja equivaldría a la oposición
de la transferencia de ese calor al medio ambiente.
Pd
La diferencia de potencial Tj - T a
t1 t crecerá según la figura:
Tj - Ta
t1
Fig. 5.2
⎛ −
t −t1
⎞
⎜
T j − Ta = θ ja ⋅ Pd ⋅ 1 − e
θ ja ⋅C ⎟
⎜ ⎟
⎝ ⎠
θjc = 10 ºC/W
θca = 90 ºC/W Verificamos Pd =
T jMáx . Ta
=1 W
Tamb. = Tc (cápsula) = 70 ºC θ jc + θ ca
TjMáx. = 150 ºC
PdMáx. = 8 W
El transistor sólo puede disipar 1 Watt respecto a los 8 Watt que decía el fabricante,
pero esto, como vimos, es válido para Tc = 70 ºC, entonces ...
¿Cuánto vale Tc si Ta = 50 ºC?
Tc = T jMáx . − θ jc ⋅ Pd = 140 º C
Para solucionar esto se coloca un disipador (de baja resistencia) en paralelo con θca (que
es muy elevada respecto a θjc).
Fig. 5.4
Tj Tc T Ta
θ jc θcd θda
Pd
Fig. 5.5
Se busca que el contacto entre el transistor y el disipador sea lo más estrecho posible,
para lo cual se usa grasa siliconada entre ambos.
Cuanto mayor sea el disipador, mayor superficie de convección habrá en contacto con el
aire. Pero si el área del disipador es muy grande, la parte que esté más alejada del
transistor queda inactiva, pues todo el calor fue disipado antes de llegar.
Se pretende que la conducción en el disipador sea lo más fácil posible para su
construcción; por ello se puede usar cobre (Cu).
Nota:
Muchos prefieren aluminio (Al) por ser de menor costo. También se utiliza aluminio
arrodizado (negro mate) para favorecer la radiación.
RB1 RC C3
C1
R3 RB2 RL v0 = vce
RE C2
vi = vbe
VS ~
Fig 6.1
Para estudiar el funcionamiento de este circuito, en primera instancia lo dividiremos en
un circuito de continua y en otro de alterna, tal como se puede ver en las figuras 6.2 y
6.3 respectivamente.
En primer lugar, mediante el circuito de continua se podrá determinar el punto de
trabajo (o reposo) Q, tal como vimos anteriormente.
Con el circuito de alterna se podrá analizar el comportamiento del amplificador frente a
señales alternas.
Los capacitores de acople (C1 y C3 ), cuando se los utiliza tienen como fin evitar que la
componente de continua llegue al generador señal y a la carga.
El capacitor de desacople (C2) cuando se lo utiliza, tiene como objetivo que la señal
entre el terminal común (en este caso el emisor) y la masa se anule.
Los capacitores externos son considerados como un corto circuito para la señal alterna a
frecuencias medias, pues las impedancias que forman los capacitores (1/jwc) son de
muy poco valor.
Para el análisis de la señal de alterna la fuente de tensión continua es considerada
“masa”.
IC [mA ]
r.c.d. (recta de
carga dinámica)
R.C.E. (recta de
carga estática)
VCEQ I CMáx.
R C // RL
IC Q
ICQ (RC // RL )
Fig. 6.4
De esta manera la máxima señal de entrada estará dada por la máxima amplitud de
salida sobre la ganancia de tensión del sistema.
recorte por saturación se produce por falta de tensión disponible entre colector y emisor
para reproducir exactamente la señal de entrada.
“Si la corriente de polarización de base IBQ fuera excesivamente muy pequeña, podría
suceder que la tensión sobre el diodo base-emisor fuera inferior a la tensión de barrera,
por lo tanto la corriente de base sería prácticamente nula. Cuando esto suceda, la
corriente de colector también se anularía, y de esta manera se produciría un recorte de la
señal en el semiciclo negativo de la corriente de colector. En este caso se dirá que el
transistor recorta por corte”. Esto se puede observar en la Figura 6.6
Para eliminar este recorte deberá aumentarse la corriente I CQ .
En la Figura 6.6 observamos que si queremos eliminar este recorte deberemos aumentar
la corriente de polarización de colector. Debido a la falta suficiente de corriente de
polarización se produce el recorte por corte.
Notemos que durante el recorte por corte se anula la corriente que circula por el
colector, pero no la que circula por RC y RL.
∧
Ic ic
Ica
Q IBQ
t
Icq
∧
Ic
∧
IBQ - I b
RCD
t
Fig. 6.5
t
ib
ic
Q IC
ICQ
t
VCE VCE
V̂CE vce
Fig. 6.6
Clase A:
Se dice que un amplificador trabaja en clase A cuando su punto de reposo estático está
ubicado de modo tal que para cualquier amplitud de las señales de excitación, el
transistor nunca entra a trabajar en la zona de corte.
Esto equivale a decir que no haya limitación o recorte en el semiciclo negativo de la
corriente del colector.
Por lo tanto siempre, en el punto de trabajo, habrá una corriente de reposo IC distinta de
cero, ya que el punto de reposo deberá estar en la zona central de las características
(zona analógico-lineal).
Ver Figura 6.7
IC t
RCD i b = î b ⋅ sen(ω t )
Q IB t
ICQ
i c = ÎC ⋅ sen(ω t )
VCEQ VCE
v ce = v̂ ce ⋅ sen (ω t )
t
Fig. 6.7
IC
t
Î b
Q IB4
I CQ
t
VCE Q VCE
V̂CE
t
Fig. 6.8
polariza la base del transistor con IB = 0, la mínima corriente de colector que puede
obtenerse es I CE 0 ; con transistores de silicio se admitirá I CE 0 ≈ 0 ).
IC
RCD
t
i b ⋅ Î b ⋅ sen (ωt )
Îb
iC
IC Q Î C
Q I BQ = 0 t
VCE Q VCE
V̂Le
vCE
Fig. 6.9
ic
t
i b ⋅ Î b ⋅ sen (ω t )
ic
IB = 0
E0 Q
IB = -IC0 VCE
0
VCE Q
t
vce
Fig. 6.10
I 0C
Q
I CS
Q I C0
VBEQ *
VBE tensión de VBE
barrera
Fig. 6.11
Vcc
VCC = I CQ ⋅ ( ROS + RC + RE ) ⇒ I CQ =
Ros + Rc + RE
Una vez determinado Icq, de la malla de entrada del transistor podemos obtener los
valores de R1 y R2 que forman RB.
Ic
−1
tgγ =
RC Q VCE Q Ros
Icq =
R os −1
RC E tgδ =
Q Ros
α
VCE VCE
Fig. 6.12
Cultos para ser libres – Tipeado en el Gabinete Informático Graciela Panne
- 49 -
7. Análisis de amplificadores monoetapa
Una vez que obtuvimos el punto de reposo Q obtenido del análisis de continua del
circuito amplificador, analizaremos el comportamiento del circuito en presencia de una
señal.
Previo a ello vamos a definir el concepto de “Transconductancia”.
Definimos transconductancia (gm) de un transistor a la variación de su corriente de
salida en función de la tensión de entrada.
Para los transistores TBJ:
d Ic
gm =
d Vbe
Icq
De acuerdo a la ecuación del transistor TBJ nos queda gm =
VT
Como VT = 25 mV ⇒ gm = 40 I CQ
Ahora sí, a partir de aquí, al hacer el análisis del amplificador tenemos que tener en
cuenta que existen tres tipos de configuración en los amplificadores mono etapa: Emisor
común, Base común, y Colector común.
Cuando la señal entra por Base, y sale por colector, estamos en presencia de la
configuración Emisor común.
Cuando la señal sale por colector pero entra por Emisor, la configuración es Base
común.
Por último, en la configuración Colector común la señal entra por Base y sale por
Emisor.
A continuación nos pondremos a analizar cada una de estas configuraciones:
RB1 RC C3
C1
R3 RB2 R L v0
RE C2
vi
VS ~
Fig. 7.1
ic i0
iS ib
RC
RS vi RL v0
RiS R0
vS ~ R ia Ri R0
R0
Fig. 7.2
1
hie hfe.ib hoe
E E
Fig. 7.3
Fig. 7.4
Ria = RB // Ri
Ris = Rs + Ria
1
Ro =
hoe
Roa = Rc // Ro
Ros = RL // Roa
hfe y hoe son datos que nos entrega el fabricante del transistor.
Vo V
Como ya lo obtuvimos antes, y es AV , nos queda averiguar i .
Vi Vs
RS
Vi
Ria
VS N
Fig. 7.5
ic
Ai =
ib
VO Vs Ris
Como io = y is = ⇒ Ais = Avs ⋅
RL Ris RL
RB 1 RC
Rs
RE RL
+
Vs N RB2
_
Fig.7.6
En esta configuración, como podemos observar, la señal entra por emisor y sale por
colector.
Considerando los capacitores un corto circuito, y la fuente de tensión “masa”, nos queda
el siguiente circuito:
Fig. 7.7
E C
hfb.ie 1
hib hfb.ie=hfe.ib
hoe
B B
Fig. 7.8
+ +
R 1
Vi hib hfe.ib RC RL V0
Ris RE hoe
+
_
Vs _
-
Fig. 7.9
Al igual que en el Emisor Común, analizaremos las resistencias de entrada y salida, las
ganancias de tensión, corriente y potencia.
Entonces, de acuerdo a la figura 7.9 tendremos:
1
Ri = hib =
gm
Ria = R E // Ri
Ris = Rs + Ria
1
Ro =
hoe
Roa = Rc // Ro
Ros = RL // Roa
Cultos para ser libres – Tipeado en el Gabinete Informático Graciela Panne
- 56 -
Haciendo un análisis similar al que hicimos cuando analizamos las Ganancias en la
configuración de Emisor Común obtendremos:
Vo
AV =
Vi
Vo = h fe ⋅ ib ⋅ Ros
Vi = ie ⋅ hib
Resolviendo y simplificando nos queda:
AV = gm ⋅ Ros
Conclusiones:
En esta configuración tenemos ganancia de tensión (sin inversión de fase), pero no hay
ganancia de corriente.
Las Resistencias de salida son similares a las del Emisor Común, pero las Resistencias
de entrada son muy bajas.
RB1 RC
Rs
RB2 RE RL Vo
+
VS
-
Fig. 7.10
En esta configuración la señal entra por la base, pero a diferencia del Emisor común,
donde la señal sale por colector, en este caso sale por el emisor.
RS
RB RE RL
+
VS
_
Fig. 7.11
RS
1 RE RL V0
Ris Vi RB hfe.ib
+ hoe
Vs
_
-
Fig. 7.12
vi = ib ⋅ hie + ie ⋅ ( RE // R L )
vi = ib ⋅ (hie + h fe ⋅ ( RE // RL ))
Entonces:
vi
Ri = = hie + h fe ⋅ ( R E // RL )
ib
Luego:
Ria = RB // Ri
Ris = Rs + Ria
vo = ib ⋅ hie + ib ⋅ ( RB // RS )
ie
Como ib ⋅ hie = ie ⋅ hib y además ib = , reemplazamos y obtenemos:
(h fe + 1)
ie
vo = ie ⋅ hib + ⋅ ( R B // RS )
h fe
Nota: Debido a que h fe es mucho más grande que 1, despreciamos el 1 y nos queda
h fe + 1 = h fe
vo ( R // RS )
Ro = = hib + B
ie h fe
Luego:
Roa = RE // Ro
Ros = RL // Roa
vo
AV =
vi
Cultos para ser libres – Tipeado en el Gabinete Informático Graciela Panne
- 59 -
Donde:
vo = ie ⋅ ( RE // R L ) = ib ⋅ h fe ⋅ ( RE // RL )
vi = ib ⋅ hie + ie ⋅ ( RE // RL ) = ib ⋅ hie + ib ⋅ h fe ⋅ ( RE // RL )
h fe
Recordando que hie = h fe ⋅ hib =
gm
Si en vo y en vi sacamos factor común ib ⋅ h fe , cuando resolvemos AV queda lo
siguiente:
vo ( RE // RL )
AV = =
vi 1
+ ( RE // RL )
gm
Multiplicamos gm en el numerador y el denominador y por último tendremos:
vo ( RE // RL )
AV = = gm ⋅
vi 1 + gm ⋅ ( RE // RL )
De donde se desprende que AV nunca será mayor que 1, o sea que en la configuración
En este caso decimos que la configuración Colector común es un seguidor por emisor,
pues la señal que entra por la Base es prácticamente la misma que sale por el Emisor.
Recordemos que:
Ria
AVS = AV ⋅
Ris
Para encontrar la Ganancia de corriente del transistor en el Colector común tendremos:
ie ib ⋅ (h fe + 1)
Ai = = ⇒ Ai = h fe + 1
ib ib
Ris
Ais = Avs ⋅
RL
Por último tendremos la ganancia de Potencia:
A ps = Avs ⋅ Ais
Ri Ro Av Ai
Emisor hfe 1 − gm( Rc // RL ) hfe
hie =
Común gm hoe
RB1= 10 KΩ Transistor
hFE = 300 VCC
RB2= 40 KΩ
hfe = 400 RB1 RC C3
R3 = 100 Ω
RC = 1 KΩ C1
RE = 2 KΩ R3 RL
RB2
RL = 3 KΩ RE C2
VC C =15 V VS ~
Fig. 7.13
En primer lugar resolvemos el circuito de Corriente Continua:
VC C = 15
RC = 1 KΩ
VBB = 3
RB = 8
RE = 2 KΩ
Fig. 7.14
10 KΩ ⋅ 40 KΩ
R B = R B1 // R B 2 = = 8 KΩ
10 KΩ + 40 KΩ
VCC 15 V
VBB = ⋅ RB1 = ⋅ 10 KΩ = 3V
RB1 + RB2 10 KΩ + 40 KΩ
Malla de entrada:
IC
VBB − I B ⋅ R B − VBE − I E ⋅ R E = 0 ⇒ 3 V− ⋅ 8 KΩ − 0,7 V − I C ⋅ 2 KΩ = 0
h FE
3 V − 0,7 V ⎧ I E ≅ IC
IC = = 1,13 mA ; ⎪
8 KΩ ⎨I = I C
+ 2 KΩ ⎪⎩ B hFE
300
Malla de salida:
VCC − I C ⋅ RC − VCE − {
I E ⋅ RE = 0
IC
Fig. 7.15
Una vez que resolvimos el punto de reposo Q, resolveremos el circuito desde el punto
de vista de las señales de alterna, donde encontraremos las Resistencias de entrada y
salida y luego, las Amplificaciones de Tensión, Corriente y Potencia.
Para ello, de acuerdo a lo visto cuando analizamos la configuración Emisor Común, el
circuito equivalente será el siguiente:
Rs = 100 1
RB = 8 hie hfe ⋅ ib RC = RL = 3
h 0e
vs ~
Fig. 7.16
De acuerdo a lo visto en la Figura 7. 2 tendremos a la entrada:
Ri = hie
h fe 400
hie = = = 8,85 KΩ
gm I ca
25 mV
RB ⋅ hie 8 KΩ ⋅ 8,85 KΩ
Ria = = = 4,2 KΩ
RB + hie 8 KΩ + 8,85 KΩ
RL ⋅ RC 3 K Ω ⋅ 1 KΩ
R0 s = = = 0,75 KΩ
RL + RC 3 KΩ + 1 KΩ
Ahora se trata de encontrar las Ganancias de Tensión y Corriente:
1
Av = − g m ⋅ ( RL // RC ) = −0,0452 ⋅ 0,75 KΩ = − 33,9
Ω
ic
Ai = = hfe = 400
ib
Ris
Ais = Avs. = 47,46
Ri
Por último analizaremos la Ganancia de Potencia:
Ap = Av ⋅ Ai = 33,9 ⋅ 400 = 13560
Para ello, primero se trata de encontrar VOMáx , entonces compararemos VCEQ con
I CQ ⋅ ( RC // RL )
VCC = 15 V
40k Ω 1kΩ
40 KΩ 1 KΩ
100 Ω 3 KΩ
10 KΩ
2 KΩ 10k Ω 3kΩ
VS ~ 2kΩ
Fig. 7.17 Fig. 7.18
R'C = 1 KΩ // 3 KΩ = RC // RL
15 V ⋅ 3KΩ V ⋅R
V 'CC = = CC L
1 KΩ + 3 KΩ RC + RL
V’C C = 11,2 V
R’C = 0,75 KΩ
VBB = 3 V
RB = 8 KΩ
RE = 2 KΩ
Fig. 7.19
Dejamos para el alumno encontrar la Recta de Carga Estática (R.C.E), donde verificará
que IcMáx y VcEMáx serán diferentes respecto del ejercicio anterior.
Con respecto al circuito para señal alterna, al comportarse el capacitor como un corto
circuito, su ausencia en el circuito original no altera su resolución. Solamente variarán
los valores que dependen de Icq.
7. 5. Circuitos realimentados
Si bien se analizará en otra unidad de la materia con mayor detenimiento el significado
de la realimentación negativa en los circuitos amplificadores, es oportuno destacar en
este tema, que si sacamos el capacitor que está en paralelo con el terminal común (en
este caso el emisor) el amplificador queda realimentado negativamente. Ver Figura.
V CC = 15 V
40 KΩ 1 KΩ
100 Ω 10 KΩ RL = 3 KΩ
2 KΩ
vS ~
Fig. 7.20
Av Circuito sin
realimentar.
Circuito realimentado
negativamente.
t
Fig. 7.21
Ri B C
1
Rs hie hfe ⋅ ib
h 0e
vi RB E RC RL
vs ~
Fig. 7.22
A diferencia del circuito sin realimentar, además de la caída de tensión en hie, habrá que
sumarle la tensión en R E .
Ya que no tenemos la misma corriente en la base y el emisor, vi quedará de la siguiente
manera:
vi = ib ⋅ hie + ie ⋅ RE = ib ⋅ hie + ib ⋅ (hFe + 1) ⋅ RE
14243
despreciamos el1
vi = ib ⋅ (hie + h fe ⋅ RE )
vi = ib ⋅ [hie + (h fe + 1) ⋅ Re ]
v1 v0
v1
Fig. 8.1
v 0 = v1 ⋅ A V1 + v 2 ⋅ A V2 (1)
v0 v
donde A V1 = para v2 = 0 ; A V2 = 0 para v1 = 0
v1 v2
Nótese que la ganancia de tensión Av1 es positiva, pues está asociada con la señal de
entrada no inversora, mientras que la ganancia Av2 es negativa, pues está asociada con la
señal de entrada inversora.
La señal de entrada de un amplificador diferencial puede ser dividida en dos partes:
a) Una señal en modo diferencial que es igual a la diferencia entre las dos señales de
entrada v1 y v2 .
vd = v1 - v2 (2)
b) Una señal en modo común, que es igual al valor promedio de las dos señales de
entrada.
V1 + V2
VC = (3)
2
Despejando de (2) y (3):
Vd
v1 = VC + (4)
2
Vd
v 2 = VC − (5)
2
Reemplazando (4) y (5) en (1):
⎛ V ⎞ ⎛ V ⎞
v 0 = ⎜ VC + d ⎟ ⋅ A V1 + ⎜ VC − d ⎟ ⋅ A V2 ⇒
⎝ 2 ⎠ ⎝ 2 ⎠
donde A Vd =
v0 1
(
= A V1 − A V2
vd 2
) para VC = 0
v0
y A VC = = A V1 + A V2 para Vd = 0
vc
Una medida para analizar la capacidad del amplificador diferencial de distinguir entre
una señal de modo diferencial y una señal de modo común es la relación de rechazo de
modo común (RRMC) y, se define como:
A Vd
RRMC = ρ =
A VC
La señal de salida puede ser expresada con los parámetros de modo común y modo
diferencial.
⎛ Vc ⎞
⎜ ⎟
⎛ V ⋅A ⎞ V
V0 = Vd ⋅ A Vd + Vc ⋅ A Vc == Vd ⋅ A Vd ⋅ ⎜⎜1 + c Vc ⎟⎟ = Vd ⋅ A Vd ⋅ ⎜1 + d ⎟
⎝ Vd ⋅ A Vd ⎠ ⎜ ρ ⎟
⎜ ⎟
⎝ ⎠
Idealmente, el valor de ρ debe ser infinito, de modo tal que el valor de AVc es igual a
cero cuando el amplificador diferencial es perfectamente simétrico y cuando los dos
dispositivos activos (en este ejemplo: transistores TBJ) son perfectamente idénticos.
VCC
I CQ1 I CQ2
RS RC
T1
v1 ~ R T2
RS RL v0
~ v2
RE
− VEE
Fig. 8.2
iguales, pues la corriente I CQ depende de la malla de entrada, pero las mallas de entrada
de los dos transistores no son exactamente iguales. Cualquier diferencia que exista entre
los transistores T1 y T2 (distintos hFE y/o distintas VBE), se ajusta por medio de la
resistencia variable RV .
Ajustando RV podemos hacer que I CQ1 sea igual a I CQ2 .
Si queremos encontrar el punto Q, en primer lugar debemos hallar I CQ1 (ó I CQ2 ) a través
de la malla de entrada.
Por RE circulan I CQ1 y I CQ2 , pero como estas corrientes son iguales, la corriente que
circula por RE es igual a 2 ⋅ I CQ . Además, si bien RV permite ajustar los transistores para
que I CQ1 sea igual a I CQ2 , consideremos en principio que RV se reparte en partes iguales
en T1 y T2 .
Entonces ahora sí, analizando la malla de entrada tendremos:
RV IC VEE − VBE
VEE = 2 ⋅ I Cq ⋅ RE + I Cq ⋅ + VBE1 + q1 ⋅ RS ⇒ I Cq =
2 hFE1 R R
2 ⋅ RE + V + S
2 hFE1
I CQ = I CQ
1 2
RS
T1
v1 ~ R T2
RS RC RL v0
~ v2
RE
Rd = RC // RL
Fig. 8.3
Si reemplazamos T1 y T2 por sus modelos equivalentes:
RV / 2 RV / 2 hfe2 .ib2
E1 E2
h ie1 hie 2
B2
iB2 V0
hfe.ib RS 1 RE RS 2 Rc//RL
+ +
v2 ~
V1 ~
−
−
Fig. 8.4
E1 RV / RV / E2
h ie 1 h ie 2
i E1 iE 2
h fe1 + 1 h fe 2 + 1
B1
RS i B2 RS
h fe 1 ⋅ i B1 RE h fe 2 ⋅ i b 2 h fe 2 ⋅ i b1 Rd v0
h fe 1 + 1 h fe 2 + 1
+ +
v1 ~ ~ v− 2
−
Fig. 8.5
h ib
h ib iC iC
RS RS
RE h fe ⋅ i B Rd v0
h fe h fe
+ +
v1 ~ ~ v2
− −
Fig. 8.6
De la malla de salida observamos que: v0 = −h fe ⋅ i B ⋅ Rd
v0 = −iC ⋅ Rd
Vd Vd
De (4) y (5)° ∗ ⇒ v1 = VC + ; v2 = VC −
2 2
Reemplazamos V1 y V2 en función de Vd y Vc, y nos queda ahora el circuito de la
Figura 8. 7:
RV / RV /
h ib
h ib iC iC
RS i B2 RS
RE h fe ⋅ i B Rd v0
h fe h fe
+ +
vC ~ ~ v− C
−
+ −
vd / 2 ~
− ~ v+ d / 2
Fig. 8.7
∗ hie RS R
Recordar que hib = , que ≅ S y que i C ≅ i E .
h fe + 1 h fe +1 h fe
Vd
Primero consideramos =0
2
RV / RV /
h ib
h ib iCC iCC
RS RS
RE h fe ⋅ i b Rd v0
h fe h fe
+ +
vC ~ ~ v−C
−
Fig. 8.8
Fig. 8.9
⎛R R ⎞
VC = iCC ⋅ ⎜ S + hib + V + 2 ⋅ RE ⎟
⎜h 2 ⎟
⎝ fe ⎠
RS R
2 ⋅ RE >> + hib + V ⇒
h fe 2
VC
⇒ iCC ≅ ⇒ vC = iCC ⋅ 2 ⋅ RE
2 ⋅ RE
v0C = AvC ⋅ vC
Consideremos ahora vC = 0
RV / 2 RV / 2
h ib
h ib i Cd iCd
RS RS
RE h fe ⋅ i b R d v0
h fe h fe
+ +
vd / 2 ~ ~ vd / 2
−
Fig. 8.10
Como podemos observar, la corriente que circula por RE es nula, pues por el efecto de
una malla, la corriente circula en un sentido, y por efecto de la otra, la corriente circula
en el otro sentido; y como éstas son iguales deducimos que i Cd en RE es igual a cero.
h ib
h ib
i Cd RS
RS
h fe h fe
+ −
vd / 2 ~ ~ v+ d / 2
−
Fig. 8.11
vd vd ⎛ R ⎞
+ = vd = iCd ⋅ ⎜ 2 ⋅ S + 2 ⋅ hib + RV ⎟
2 2 ⎜ h ⎟
⎝ fe ⎠
o sea que:
− iCd ⋅ Rd
V0 d = AVd ⋅ vd ⇒ AVd = ⇒
⎛ R ⎞
iCd ⋅ ⎜ 2 ⋅ S + 2 ⋅ hib + RV ⎟
⎜ h ⎟
⎝ fe ⎠
AVd 2 ⋅ RE
Recordemos que ρ (RRMC) = ⇒ ρ=
AVC RS
2⋅ + 2 ⋅ hib + RV
h fe
Como se trata de lograr que ρ tienda a infinito, para que las condiciones reales se
aproximen a las ideales, hay que lograr que RE sea lo más elevado que el circuito
permita.
Más adelante volveremos sobre este tema.
Nos queda encontrar las impedancias de entrada en modo diferencial. (R i d y en modo
común R i C ) .
RV / 2 viC RV
RiC = ⇒ RiC = hie + ⋅ h fe + 2 ⋅ h fe ⋅R E
ibC 2
h ib
RiC ≅ 2 ⋅ h fe ⋅ RE
i CC
RS
2⋅RE
h fe
+ [R iSC = RS + RiC = RS + 2 ⋅ h fe ⋅ RE ]
viC ~
−
Fig. 8.12
Para encontrar R id :
RV
vid
2 ⋅ h ib Rid = ; Rid = 2 ⋅ hie + h fe ⋅ RV
ibd
i Cd
2 ⋅ RS
h fe
+
[R iS d = 2 ⋅ RS + Rid = 2 ⋅ RS + 2 ⋅ hie + h fe ⋅ RV ]
vd ~
−
Fig. 8.13
IC Q ICQ
RS
1 2
RC
T1
v1 ~ R T2
RS
~ v2
R0
VEE
Fig. 8.14
Donde R0 tiene un valor muy alto, proporcional a la impedancia de salida de un
transistor.
Vec
Re Rc RC
IR R RS
T2 RV T1
~ RS RL
v1
IC4
~ v2
T4 T3
I B4 I B3
− VEE
Fig. 8.15
como T3 ≡ T4 ⇒ I B3 = I B4 ; I C3 = I C4 ⇒
2 ⋅ I C4 ⎛ 2 ⎞
⇒ I R = I C4 + 2 ⋅ I B4 ⇒ I R = I C4 + ⇒ I R = I C 4 ⎜1 + ⎟ ⇒
hFE4 ⎜ hFE ⎟
⎝ 4 ⎠
I R ≅ I C4
como T3 ≡ T4 ⇒ I C3 = I R
(2) I CD = I C1 + I C2
(3) I E1 = I B2
(4) I ED = I E2
(5) I C1 = hFE1 ⋅ I B1
(8) I E2 ≅ I C2
(12) I E2 ≅ I C1 + I C2
De (4) y (6):
I C1 + hFE2 ⋅ I C1 = hFED ⋅ I B1
Luego:
( )
I C1 ⋅ 1 + hFE2 = hFED ⋅ I B1
Como: I C1 = hFE1 ⋅ I B1
( )
hFE1 ⋅ I B1 ⋅ 1 + hFE2 = hFED ⋅ I B1
R1 RC
T1
C T2
RS R2 RL
vS ~ RE
Fig. 8.18
Análisis en continua:
RC
RB I CD
VBB VBB − ⋅ RB − 2 ⋅ VBE − I C D ⋅ R E = 0
T1 hFED
T2
RE VBB − 2 ⋅ VBE
I CD =
RB
+ RE
hFED
Fig. 8.19
En alterna:
T1
T2
RS
RB RC RL
vS ~
.
Fig. 8.20
⎛ 1 h fe ⎞
Ri = hie1 + h fe1 ⋅ hie2 = h fe1 ⋅ ⎜ + 2 ⎟
⎜ gm gm ⎟
⎝ 1 2 ⎠
AV = −
(RC // RL )
hib + hie2
n n
Puerta Puerta
+ Puerta
1 2
n V
DD p p p p
-
n n
Fuente
El término efecto de campo se relaciona con las zonas de deplexión que rodean a cada
zona p, como se observa en la Figura 9.2b. Las uniones entre cada zona p y las zonas n
tienen capas de deplexión debido a que los electrones libres se difunden desde las zonas
n en las zonas p. La recombinación de los electrones libres y los huecos crea las zonas
de deplexión mostradas por las áreas sombreadas de la Figura 9.2b.
p p
Fig. 9.2b
Drenador Drenador
Puerta Puerta
Fuente Fuente
JFET tipo n JFET tipo p
Fig. 9.3a Fig. 9.3b
Existe una gran analogía entre el transistor bipolar y el JFET. Debido a ella, muchas de
las formulas que describen los circuitos con JFET no son mas que las formulas para los
transistores bipolares escritas con parámetros del JFET. Por ejemplo, la primera
analogía a notar la constituyen las tres regiones:
Bipolar JFET
Emisor Fuente
Base Puerta
Colector Drenador
La idea básica consiste en cambiar los subíndices. Por ejemplo, en lugar de una
corriente continua de emisor I E , un JFET tiene una corriente continua I S
Drenador
n
Puerta +
p p V
DD
-
-
VGG
n
+
Fuente
Fig. 9.4
2V
RG = =∞
0
La situación real es que I G no es exactamente cero, así que la resistencia de entrada no
es del todo infinita, pero si muy cercana. Un JFET típico tiene una resistencia de entrada
de cientos de megaohms. Esta es la gran ventaja que tiene un JFET sobre un transistor
bipolar. Y es la razón de que los JFET sean excelentes en aplicaciones en las que se
requiere una gran impedancia de entrada. Una de las aplicaciones mas importante del
JFET es el seguidor de fuente, circuito análogo al seguidor de emisor, excepto en que su
impedancia de entrada es del orden de cientos de megaohms para frecuencias bajas.
Algunas veces, la característica más sobresaliente de un dispositivo representa también
su punto débil. El JFET tiene una impedancia de entrada casi infinita, pero el precio que
se paga por ella es una perdida del control sobre la corriente de salida. En otras palabras,
un JFET es menos sensible a cambios en la tensión de entrada que en un transistor
bipolar. En la mayoría de los JFET un cambio en VGS de 0.1 V produce una variación en
la corriente de drenador menor de 10mA. Pero en un transistor bipolar, el mismo
cambio en VBE produce una variación en la corriente de salida mucho mayor de 10mA.
Esto significa que en un amplificador JFET tiene mucha menor ganancia de tensión que
un amplificador bipolar. Por esta razón, la primera regla de diseño que dirige los dos
dispositivos es ésta: utilice bipolares para ganancia de tensión alta y emplee JFET para
conseguir alta impedancia de entrada. Frecuentemente, un diseñador combina un FET
con un transistor bipolar para obtener lo mejor de ambos. Por ejemplo, la primera etapa
puede ser un seguidor de fuente con JFET y la segunda puede ser un amplificador
bipolar en EC. Esta composición da un amplificador multietapa con una impedancia de
entrada alta y una ganancia de tensión grande.
Como la puerta de un JFET está polarizada en inversa en vez de en directa, el JFET
actúa como un dispositivo controlado por tensión en lugar de un dispositivo controlado
por corriente. En un JFET, la magnitud de entrada que controla es la tensión puerta-
fuente VGS . Los cambios en VGS determinan cuánta corriente puede circular desde la
fuente al drenador. Esta es la principal diferencia con el transistor bipolar, donde la
magnitud de entrada controladora es la corriente de base I B .
drenador V DD .
+ +
+ +
- V DS V DS
- VDD V DD
V GG
V
GS
+ - - - -
+
Puerta en cortocircuito
IDSS
Zona
activa
V P V DS(máx) VDS
Fig. 9.6
La corriente de drenador se incrementa rápidamente al principio, luego se estabiliza y se
hace casi horizontal. En la zona entre VP y VDS ( Máx ) la corriente de drenador es casi
Todas las hojas de características de los JFET dan el valor de I DSS . Este es uno de los
parámetros del JFET más importantes y es el primero que debe mirar el lector, ya que
proporciona la limitación de corriente en el JFET. Por ejemplo, el MPF102 tiene una
I DSS típica de 6mA, lo cual nos indica que no importa para qué esté diseñado el circuito,
la corriente de drenador estará entre 0 y 6mA para un MPF102 típico.
VGS = −2 V , y así sucesivamente. Como se puede ver, cuando mas negativa sea la
V =0
GS
10mA
V =-1
GS
5.62mA
V =-2
GS
2.5mA V =-4
V =-3
GS
GS
0.625mA
4 15 30 V DS
Fig. 9.7
La curva inferior es especialmente importante. Obsérvese que una VGS de -4V reduce la
corriente de drenador a casi cero. Esta tensión se denomina tensión puerta-fuente de
corte. En las hojas características se representa con VGS ( off )
La formula que recuerda que la tensión puerta-fuente de corte es igual al valor negativo
de la tensión de estrangulamiento es esta:
VGS ( off ) = −V P
Nos indica que la tensión puerta-fuente de corte es igual al valor negativo de la tensión
de estrangulamiento.
La zona óhmica:
En la Figura 9.7, la tensión de estrangulamiento es aquella donde la curva superior pasa
de ser casi vertical a ser casi horizontal. Es una tensión muy importante porque separa
las dos zonas principales de funcionamiento del JFET. La parte casi vertical de la curva
de salida se llama zona óhmica, y es equivalente a la zona de saturación de un transistor
bipolar. Cuando un JFET funciona en la zona óhmica, actúa como una resistencia
pequeña con un valor aproximado de
VP
R DS =
I DSS
ID ID
10mA IDSS
5.62mA
2.5mA
0.625mA
-4 -3 -2 -1 0 VGS VGS(off) VGS
Fig. 9.8a Fig. 9.8b
Recordar:
- En un JFET canal N: I D > 0 ; VGS < 0
Esta recta esta representada en la Figura 10.2. A su vez, este gráfico nos muestra como
varia I D en función de VGS . Esta variación responde a la ecuación del JFET, a partir de
corriente I G es muy pequeña; por lo tanto, la tensión entre gate y source VGS será
directamente VGG .
Valores alternativos de RG :
Desde el punto de vista de la polarización, RG puede tomar cualquier valor diferente a
cero.
Pero desde el punto de vista del circuito de alterna, no conviene que RG tenga un valor
pequeño porque se pierde una de las propiedades más importantes del FET que es la
elevada impedancia de entrada.
Ri = RG // Rcg
Con respecto al RGmáx nos encontramos con un problema pues la juntura puerta-fuente,
está polarizada en inversa, por lo tanto debe circular la corriente I GS que sale por gate,
VGS = −VGG + I G ⋅ RG
I G ⋅ RG ≠ 0
Se podría pensar que se soluciona el problema aumentando VGG , pero hay un problema
grave porque I GS es una corriente de saturación inversa de una juntura, por lo tanto
tiene una gran inestabilidad térmica (se duplica cada 10 ºC de aumento de temperatura).
Si I GS ⋅ RG no es despreciable ( I GS ≈ nA ), el punto de reposo se hace muy inestable por
efectos de la temperatura, por lo tanto para lograr que el punto de trabajo Q sea estable
debe ser:
I GS ⋅ RG << VGG ⇒ RGmáx . ≈ 3 a 4 MΩ
otro.
El fabricante nos proporciona los valores de I DSS y VP , que son proporcionales a t 0 (al
cuadrado y al cubo).
I DSS (Corriente de drenaje de saturación) es el máximo valor que tomara la corriente I D
Por otra parte, se podría lograr t 0 más estable haciendo el gate por implantación iónica,
ID RD
VGS
~ RG Rs
VD
Fig. 10.3
caída de tensión en RG es despreciable (recordar que la corriente que circula por esa
Nos queda entonces un sistema de dos ecuaciones (la del JFET y la de la malla de
entrada) con dos incógnitas: I D y VGS .
⎛ I DQ ⎞ VGSQ1
VGS Q1 = VP1 ⋅ ⎜1 − 1 ⎟ ; I DQ = −
⎜ I DSS1 ⎟ RS
⎝ ⎠
Represento la recta de polarización en la Figura 10.4:
ID
I DSS
1
tg γ = −
Q RS
I DQ
γ
VP − VGS Q VGS
Fig. 10.4
RD
RG
RS
VDD
VGG
Fig. 10.5
VGG − VGS − I D ⋅ RS = 0
(Vale aclarar que en los circuitos donde considerábamos VGG negativo, no teníamos la
resistencia RS en la fuente).
ID
I DSS
Q
I DQ
Fig. 10.6
Si VGG es positiva, el gate ahora queda positivo respecto del terminal común.
Para un mismo valor de I D , tenemos que aumentar RG si queremos lograr que VGS sea
entonces la corriente quedaría fija solo por VGG . Esto es lo que ocurre en el transistor
De donde siempre la caída de tensión en RS deberá ser mayor en valor absoluto que
+VDD
+VDD
R G1 RD RD
VGq = VGG
VG RG 2 RG
RS VG
RS
VGG
obtener VDSQ .
RD
VDS
VGS ID
VDD
VG ≈ 0 RQ
RS VS
Fig. 10.9
rama de la parábola que corta al eje vertical (dada por la ecuación (2) para VGS Q ≤ VP ).
Dado que tendremos dos resultados matemáticos, deberá cumplirse siempre que los
valores de I DQ y VGSQ se encuentren entre los límites correspondientes.
0 ≤ I DQ ≤ I DSS ; 0 ≤ VGSQ ≤ VP
Una vez obtenido I DQ , tendremos que encontrar la tensión de salida del transistor VDS Q
VDD
I Dmáx =
RS
I Dmáx
I DQ
Q
V DS Q V DSmáx V DS
Fig. 10.10
IC +VEE ID
+ +VSS
− RE +
VBE + IC − −
ID
+ VGS + RS
VBE + IC + −
− VGS +
RE RS ID
− −
−
IC
−VEE −VSS ID
TBJ NPN TBJ PNP
JFET canal JFET canal
Fig. 10.11a Fig. 10.11b Fig. 10.11c Fig. 10.11d
G D
gm .v gs
v gs r gs r ds
S S
Fig. 11.1
como:
β = g m ⋅ rgs
R C iL
is C
Rs RL
R RS C3 vds
vgs
vs ~
Fig. 11.2a
⇓
id iL
is ig
RD RL v0 = vds
Rs
vgs RG
vs ~
RIA Ri R0 R0A
Fig. 11.2b
= − g m ⋅ (rds // RD // RL )
vds
Av =
v gs
vds
Si : rds >> RD // RL = RDa ⇒ Av = = − g m ⋅ RDa
v gs
v gs
Será Ri = ≅ RG
is
vds Ri
Avs = = Av ⋅ ri = − g m ⋅ RDa ⋅
vs Rs + Ri
R0 = rds
Si en el circuito de fuente común hay un resistor de fuente sin desacoplar para la señal
alterna se tendrá:
vg
Rig = = rgs + β ⋅ RS = rgs + g m ⋅ rgs ⋅ RS = rgs ⋅ (1 + g m ⋅ RS )
ig
Ri = RG // RiG
vd rgs g ⋅R
Av = = − g m ⋅ RDa ⋅ = − m Da
vg rgs + g m ⋅ rgs ⋅ RS 1 + g m ⋅ RS
Donde generalmente no podrá despreciarse la unidad como ocurre con los transistores
bipolares.
v0 = vdg
RS RD c.a.
vi = vs ~
≡
vs ~
Ria Ri R0 R0a
Fig. 11.3a Fig. 11.3b
La Figura 11.3b nos muestra el circuito equivalente de alterna del amplificador de la
Figura 11.3a, donde observamos que la señal entra por gate y sale por drenaje, de ahí
que concluimos que este amplificador es un gate común.
Reemplazando el JFET por su circuito equivalente, obtenemos las ganancias e
impedancias:
vdg
Av = = g m ⋅ (Roa // RL )
vsg
vsg 1
Ri = = ; Ria = RS // Ri
is gm
vdg Ri
Avs = = AV ⋅
vs Rs + Ri
RO → ∞ ; Roa = RD // Ro ≅ RD
Si la resistencia del terminal de compuerta quedara sin desacoplar para la alterna,
llamando v s a la tensión de fuente referida a masa (que no es la misma tension del
vs 1 RG 1 RG 1 ⎛ R ⎞
Ri = = + = + = ⋅ ⎜1 + G ⎟
is g m β g m g m ⋅ rgs g m ⎜ rgs ⎟⎠
⎝
RG v 1
Normalmente será: << 1 , de donde: Ris = s =
rgs is g m
vs 1
Ri = = RS //
is gm
Av = d = g m ⋅ (Roa // RL ) ⋅ ≅ g m ⋅ (Roa // RL )
v gm
vS 1 ⎛⎜ RG ⎞⎟
⋅ 1+
g m ⎜⎝ rgs ⎟⎠
id
+VD
iD
is is ig
iL R0
vGS is
Rs Rs vgs
v0 = vS
vi = vg
RG RL c.a. vi = vg
v0 = vS
RS R
vs ~ ≡ RS RL
vs ~
Fig. 11.4a Ri Ri
R0
Fig. 11.4b
En la Figura 11.4a vemos que la señal entra por gate y sale por fuente, por lo tanto el
terminal común es el Drenaje.
La Figura 11.4b muestra el circuito equivalente de alterna, y para encontrar las
impedancias y ganancias en esta configuración, reemplazamos el JFET por su circuito
equivalente.
La resolución para esta configuración es análoga a la de Colector Común de los TBJ:
vg
Rig = = v gs + β ⋅ (RS // RL ) = rgs + g m ⋅ rgs ⋅ (RS // RL )
ig
vg
Ri = = rgs ⋅ (1 + g m ⋅ RS // RL )
ig
vg
Ria = = RG // Ri
is
vs β ⋅ RS // RL g m ⋅ RS // RL
Av = = =
v g rgs + β ⋅ RS // RL 1 + g m ⋅ RS // RL
vS g m ⋅ RS // RL Ri
Avs = = =
vs 1 + g m ⋅ RS // RL Rs + Ri
vS 1 Rs // RG 1
Ro = = + ≅
iS gm β gm
1
Roa = RS //
gm
Ri Ro Av
Fuente rgs rds − gm(rds // RD // RL )
Común
Gate 1 →∞ gm( Roa // RL )
Común gm
Recodar :
- La impedancia de entrada de los amplificadores Ria para cualquier configuración es