5.4.

MULTIPLEXOARE

Multiplexoarele (MUX) – sunt circuite logice combinaţionale cu m intrări şi o

singură ieşire, care permit transferul datelor de la una din intrări spre ieşirea unică.
Selecţia intrării de la care se transferă datele se face prin intermediul unui cuvânt de
cod de selecţie numit adresă, cuvânt care are n biţi. Numărul de intrări m este egal
cu numărul combinaţiilor logice de adresă 2n a căror apariţie urmează să autorizeze
accesul succesiv al intrărilor către ieşire ( m=2n). Schema de principiul a unui
multiplexor este prezentată în figura 5.4.1. Intrări de selecţie

A0 A1 A2 An

I0
I1
I2 K Ieşire
Y
I0
Intrări de date I3

I4

Im

E
Intrare de autorizare

Figura 5.4.1 Schema de principiu a unui multiplexor

În funcţie de poziţia comutatorului K la ieşirea Y va fi transmis semnalul uneia din
intrările de date I. Poziţia comutatorului este comandată de nivelul logic al intrărilor
de selecţie (A1, A2,...An), care formează adresa unei anumite intrări de date.
Multiplexorul mai este prevăzut cu o intrare de autorizare (E) care permite
funcţionarea sau blocarea multiplexorului.
În practică se utilizează următoarele tipuri de multiplexoare:
 Cu 2 intrări si o linie de adresă (SN74LS157, CDB 4157);
 Cu 4 intrări şi 2 linii de adresă (SN74LS153, CDB 4153);
 Cu 8 intrări şi 3 linii de adresă (SN74LS151, CDB 4151);
 Cu 16 intrări şi 4 linii de adresă (SN74LS150, CDB 74150).
 1. MULTIPLEXOR CU 2 INTRĂRI
Acest multiplexor (fig.5.4.2 a) permite transferul datelor de pe intrările de date I0 şi I1
la ieşirea Y în funcţie de starea logică a intrării de selecţie A conform tabelei de
adevăr din ( fig. 5.4.2 b).
Când A=0 pe ieşirea Y se transferă datele de pe intrarea I0
Când A=1 pe ieşirea Y se transferă datele de pe intrarea I1

I1 I0 Intrări Ieşire
A I0 I1 Y
0 0 X 0
A
MUX 2:1 0 1 X 1
1 X 0 0
1 X 1 1
Y
a b
Figura 5.4.2 Multiplexor cu 2 intrări
Realizat cu porţi logice elementare, multiplexorul cu 2 intrări arată ca în figura 5.4.3
I1 I0

A
Figura 5.4.3 Multiplexorul cu 2 intrări realizat cu porţi logice
Prezentarea circuitului SN 74LS157 (4 multiplexoare cu 2 intrări)
Configuraţia terminalelor Tabelul de adevăr
16 15 14 13 12 11 10 9
INTRĂRI Ieşire
̅
+V 𝑬 4A 4B 4Y 3A 3B 3Y
̅ ̅ /𝑩
𝑨 A B Y
SN74LS157 1 X X X 0
0 1 1 X 1
̅ /𝑩 1A 1B 1Y 2A 2B 2Y 0V
𝑨
0 1 0 X 0
1 2 3 4 5 6 7 8 0 0 X 1 1
0 0 X 0 0
Figura 5.4.4 Multiplexorul cu 2 intrări SN74SL157
 2. MULTIPLEXOR CU 4 INTRĂRI
Acest multiplexor (fig.5.4.5 a) permite transferul datelor de pe intrările de date I0, I1,
I2, I3 la ieşirea Y în funcţie de starea logică a intrărilor de selecţie A0, A1 conform
tabelei de adevăr din ( fig. 5.4.5 b).
Când A1=0, A0=0 ( 0 ) pe ieşirea Y se transferă datele de pe intrarea I0
Când A1=0, A0=1 ( 1 ) pe ieşirea Y se transferă datele de pe intrarea I1
Când A1=1, A0=0 ( 2 ) pe ieşirea Y se transferă datele de pe intrarea I2
Când A1=1, A0=1 ( 3 ) pe ieşirea Y se transferă datele de pe intrarea I3

Intrări Ieşire
I3 I2 I1 I0 Intrări date
selecţie
A1 A0 I0 I1 I2 I3 Y
A0
0 0 0 X X X 0
MUX 4:1 0 0 1 X X X 1
A1
0 1 X 0 X X 0
0 1 X 1 X X 1
Y
1 0 X X 0 X 0
1 0 X X 1 X 1
a b
1 1 X X X 0 0
1 1 X X X 1 1

Figura 5.4.5 Multiplexor cu 4 intrări

Realizat cu porţi logice elementare, multiplexorul cu 4 intrări arată ca în figura 5.4.6
I0

I1

Y
I2

I3

A0 A1

Figura 5.4.6 Multiplexorul cu 4 intrări realizat cu porţi logice

Prezentarea circuitului SN 74LS153 (2 multiplexoare cu 4 intrări)

Configuraţia terminalelor
16 15 14 13 12 11 10 9

+V ̅
𝟐𝑬 A 2C3 2C2 2C1 2C0 2Y

SN74LS153

̅
𝟏𝑬 B 1C3 1C2 1C1 1C0 1Y 0V

1 2 3 4 5 6 7 8

Tabelul de adevăr
Intrări selecţie Intrări date Autorizare Ieşire
B A C0 C1 C2 C3 ̅ Y
X X X X X X 1 0
0 0 0 X X X 0 0
0 0 1 X X X 0 1
0 1 X 0 X X 0 0
0 1 X 1 X X 0 1
1 0 X X 0 X 0 0
1 0 X X 1 X 0 1
1 1 X X X 0 0 0
1 1 X X X 1 0 1

Figura 5.4.7 Multiplexorul cu 4 intrări SN74SL153

 3. MULTIPLEXOR CU 8 INTRĂRI
Acest multiplexor (fig.5.4.8 a) permite transferul datelor de pe intrările de date I0, I1,
I2, I3, I4, I5, I6, I7, la ieşirea Y în funcţie de starea logică a intrărilor de selecţie A0,
A1, A2 conform tabelei de adevăr din ( fig. 5.4.8 b).
Când A2=0, A1=0, A0=0 ( 0 ) pe ieşirea Y se transferă datele de pe intrarea I0
Când A2=0, A1=0, A0=1 ( 1 ) pe ieşirea Y se transferă datele de pe intrarea I1
Când A2=0, A1=1, A0=0 ( 2 ) pe ieşirea Y se transferă datele de pe intrarea I2
Când A2=0, A1=1, A0=1 ( 3 ) pe ieşirea Y se transferă datele de pe intrarea I3
Când A2=1, A1=0, A0=0 ( 4 ) pe ieşirea Y se transferă datele de pe intrarea I4
Când A2=1, A1=0, A0=1 ( 5 ) pe ieşirea Y se transferă datele de pe intrarea I5
Când A2=1, A1=1, A0=0 ( 6 ) pe ieşirea Y se transferă datele de pe intrarea I6
Când A2=1, A1=1, A0=1 ( 7 ) pe ieşirea Y se transferă datele de pe intrarea I7
I7 I6 I5 I4 I3 I2 I1 I0

A0
A1
MUX 8:1
A2

Y
a

INTRĂRI SELECŢIE IEŞIRE

A2 A1 A0 Y
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
1 0 1 I5
1 1 0 I6
1 1 1 I7

b
Figura 5.4.8 Multiplexor cu 8 intrări
Realizat cu porţi logice elementare, multiplexorul cu 8 intrări arată ca în figura 5.4.9.
I0 I1 I2 I3 I4 I5 I6 I7

A2 0 1

A1

A0

Y
Figura 5.4.9 Multiplexorul cu 8 intrări realizat cu porţi logice

Prezentarea circuitului SN 74LS151 (1 multiplexor cu 8 intrări)

Configuraţia terminalelor Tabelul de adevăr

16 15 14 13 12 11 10 9
INTRĂRI IEŞIRI
+V D4 D5 D6 D7 A0 A1 A2
SELECŢIE Autorizare
Y ̅
SN74LS151 A2 A1 A0 ̅
X X X 1 0 1
D3 D2 D1 D0 Y ̅ 𝑬
𝒀 ̅ 0V
9 0 0 0 0 D0 ̅̅̅̅
1 2 3 4 5 6 7 8
0 0 1 0 D1 ̅̅̅̅
0 1 0 0 D2 ̅̅̅̅
0 1 1 0 D3 ̅̅̅̅
1 0 0 0 D4 ̅̅̅̅
1 0 1 0 D5 ̅̅̅̅

1 1 0 0 D6 ̅̅̅̅
1 1 1 0 D7 ̅̅̅̅

Figura 5.4.10 Multiplexorul cu 8 intrări SN74SL151

Prezentarea circuitului SN 74LS150 (1 multiplexor cu 16 intrări)
Configuraţia terminalelor

24 23 22 21 20 19 18 17 16 15 14 13

+V E8 E9 E10 E11 E12 E13 E14 E15 A B C

SN74LS150

E7 E6 E5 E4 E3 E2 E1 E0 ̅
𝑬 Y D 0V

1 2 3 4 5 6 7 8 9 10 11 12

Tabelul de adevăr

INTRĂRI Ieşire
D C B A ̅ Y
X X X X 1 1
0 0 0 0 0 ̅̅̅̅

0 0 0 1 0 ̅̅̅̅
0 0 1 0 0 ̅̅̅̅
0 0 1 1 0 ̅̅̅̅
0 1 0 0 0 ̅̅̅̅
0 1 0 1 0 ̅̅̅̅

0 1 1 0 0 ̅̅̅̅
0 1 1 1 0 ̅̅̅̅
1 0 0 0 0 ̅̅̅̅
1 0 0 1 0 ̅̅̅̅
1 0 1 0 0 ̅̅̅̅̅̅
1 0 1 1 0 ̅̅̅̅̅̅
1 1 0 0 0 ̅̅̅̅̅̅
1 1 0 1 0 ̅̅̅̅̅̅
1 1 1 0 0 ̅̅̅̅̅̅
1 1 1 1 0 ̅̅̅̅̅̅

Figura 5.4.11 Multiplexorul cu 16 intrări SN74SL150

VERIFICAREA PRACTICĂ A MULTIPLEXORULUI CU 4 INTRĂRI - SN 74LS153
În figura 5.4.12 este schema unui circuit de verificare practică a unui
multiplexor cu 4 intrări realizată cu simulatorul Multisim.
Comutatoarele I0, I1, I2 sunt intrările de date care pot fi 0 logic sau 1 logic în funcţie
de poziţia comutatorului.
Comutatoarele A0, A1 sunt intrările de selecţie care pot fi 0 logic sau 1 logic în
funcţie de poziţia comutatorului.
Comutatorul E este intrarea de autorizare care poate fi 0 logic sau 1 logic în funcţie
de poziţia comutatorului.
La ieşirea circuitului (Y) este conectat prin intermediul unui rezistor R un LED care
luminează în 1 logic şi este stins în 0 logic.

VCC
5V 1 I0

0 U1
R1
6 7
1C0 1Y
5
1C1
1 I1
4
1C2 150Ω
3
1C3
10 9 LED
2C0 2Y
11
2C1
12
0 13
2C2
2C3
1 I2 14
A
2
B
1
~1G
15
0 ~2G

74LS153N
1 I3

0
A0 A1 E

1 0 1 0 1 0

Figura 5.4.12 Schemă de verificare a multiplexorului SN74SL153

Pentru verificarea funcţionării se poziţionează comutatoarele conform tabelei de

adevăr din figura 5.4.5 şi se observă starea LED-ului de la ieşirea multiplexorului.
 5.5. DEMULTIPLEXOARE

Demultiplexoarele (DMUX) – sunt circuite logice combinaţionale cu o singură

intrare şi m ieşiri, care permit transferul datelor de la intrarea unică spre una din cele
m ieşiri. Selecţia ieşirii spre care se transferă datele se face prin intermediul unui
cuvânt de cod de selecţie numit adresă, cuvânt care are n biţi. Numărul de ieşiri m
este egal cu numărul combinaţiilor logice de adresă 2 n a căror apariţie urmează să
autorizeze transferul semnalului de intrare succesiv către cele m ieşiri ( m=2n).
Schema de principiul a unui demultiplexor este prezentată în figura 5.5.1
Intrări de selecţie
. An A2 A1 A0

Y0
Y1
Intrare de date K Y2
I Y3 Ieşiri de date
Y4

Ym

E
Intrare de autorizare

Figura 5.5.1 Schema de principiu a unui demultiplexor

În funcţie de poziţia comutatorului K , semnalul de intrare I va fi transmis uneia din
ieşirile de date Y0, Y1, Y2, .....Ym. Poziţia comutatorului este comandată de nivelul
logic al intrărilor de selecţie (A1, A2,...An), care formează adresa unei anumite ieşiri
de date.
Când codul cuvântului de la intrarea de selecţie (A0,...An) corespunde cu adresa
unei ieşiri (Y0,....Ym ), semnalul de la intrarea de date (I) este transmis către acea
ieşire. Celelalte ieşiri (care nu sunt active) vor trece în 0 logic (la unele circuite în 1
logic).
Demultiplexorul mai este prevăzut cu o intrare de autorizare (E) care permite
funcţionarea sau blocarea demultiplexorului.
Principala utilizare a demultiplexorului este conversia serie – paralel a datelor binare.
 1. DEMULTIPLEXOR CU 4 IEŞIRI
Acest multiplexor (fig.5.5.2 a) permite transferul datelor de pe intrarea de date I la
una din ieşirile Y0, Y1, Y2, Y3 în funcţie de starea logică a intrărilor de selecţie A0,
A1 conform tabelei de adevăr din ( fig. 5.5.2 b).
Când A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transferă pe ieşirea Y0
Când A1=0, A0=1 ( 1 ) semnalul de pe intrarea I se transferă pe ieşirea Y1
Când A1=1, A0=0 ( 2 ) semnalul de pe intrarea I se transferă pe ieşirea Y2
Când A1=1, A0=1 ( 3 ) semnalul de pe intrarea I se transferă pe ieşirea Y3
I Intrări Intrare
Ieşiri de date
selecţie date
A0
A1 A0 I Y0 Y1 Y2 Y3
DMUX 1:4 0 0 0 0 0 0 0
A1
0 0 1 1 0 0 0
Y3 Y2 Y1 Y0 0 1 0 0 0 0 0

a 0 1 1 0 1 0 0
1 0 0 0 0 0 0
1 0 1 0 0 1 0
1 1 0 0 0 0 0
1 1 1 0 0 0 1
b
Figura 5.5.2 Demultiplexor cu 4 ieşiri
Realizat cu porţi logice elementare, demultiplexorul cu 4 ieşiri arată ca în figura 5.5.3
A1 A0

I P0 Y0

P1
Y1

P2
Y2

P3

Y3
Figura 5.5.3 Demultiplexorul cu 4 ieşiri realizat cu porţi logice
Prezentarea demultiplexorului cu 4 ieşiri - 74LS155N (figura 5.5.4)
Configuraţia terminalelor:
1I +V
̅
𝟏𝑬 2I
B ̅
𝟐𝑬
̅̅̅̅
𝟏𝒀𝟑 A
̅̅̅̅
𝟏𝒀𝟐 ̅̅̅̅
𝟐𝒀𝟑
̅̅̅̅
𝟏𝒀𝟏 ̅̅̅̅
𝟐𝒀𝟐
̅̅̅̅
𝟏𝒀𝟎 ̅̅̅̅
𝟐𝒀𝟏
0V ̅̅̅̅
𝟐𝒀𝟎

Tabelul de adevăr

Intrări Intrare Intrare

Ieşiri de date
selecţie autorizare date
A1 A0 ̅ I ̅̅̅̅ ̅̅̅̅ ̅̅̅̅ ̅̅̅̅
0 0 0 0 1 1 1 1
0 0 0 1 0 1 1 1
0 1 0 0 1 1 1 1
0 1 0 1 1 0 1 1
1 0 0 0 1 1 1 1
1 0 0 1 1 1 0 1
1 1 0 0 1 1 1 1
1 1 0 1 1 1 1 0
X X 1 X 1 1 1 1

Circuit de verificare a demultiplexorului

VCC
5V

U1 R1
E
1
1C 1Y0
7 150Ω
2 6
~1G 1Y1
1Y2
5 R2
4
1Y3
13
A
3
B 150Ω
A0
15
~2C 2Y0
9 R3
14 10
~2G 2Y1
11
2Y2
2Y3
12 150Ω
R4
A1
74LS155N
150Ω

LED3 LED2 LED1 LED0

Figura 5.5.4 Demultiplexorul cu 4 ieşiri 74LS155N

 2. DEMULTIPLEXOR CU 8 IEŞIRI
Acest multiplexor (fig.5.5.5 a) permite transferul datelor de pe intrarea de date I la
una din ieşirile Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 în funcţie de starea logică a intrărilor
de selecţie A0, A1, A2 conform tabelei de adevăr din ( fig. 5.5.5 b).
Când A2=0, A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transferă pe ieşirea Y0
Când A2=0, A1=0, A0=1 ( 1 ) semnalul de pe intrarea I se transferă pe ieşirea Y1
Când A2=0, A1=1, A0=0 ( 2 ) semnalul de pe intrarea I se transferă pe ieşirea Y2
Când A2=0, A1=1, A0=1 ( 3 ) semnalul de pe intrarea I se transferă pe ieşirea Y3
Când A2=1, A1=0, A0=0 ( 4 ) semnalul de pe intrarea I se transferă pe ieşirea Y4
Când A2=1, A1=0, A0=1 ( 5 ) semnalul de pe intrarea I se transferă pe ieşirea Y5
Când A2=1, A1=1, A0=0 ( 6 ) semnalul de pe intrarea I se transferă pe ieşirea Y6
Când A2=1, A1=1, A0=1 ( 7 ) semnalul de pe intrarea I se transferă pe ieşirea Y7
I

A0
A1
DMUX 1:8
A2

Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

a
INTRĂRI IEŞIRI
I A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
⁄ 0 0 0 0 0 0 0 0 0 0 ⁄
⁄ 0 0 1 0 0 0 0 0 0 ⁄ 0
⁄ 0 1 0 0 0 0 0 0 ⁄ 0 0
⁄ 0 1 1 0 0 0 0 ⁄ 0 0 0
⁄ 1 0 0 0 0 0 ⁄ 0 0 0 0
⁄ 1 0 1 0 0 ⁄ 0 0 0 0 0
⁄ 1 1 0 0 ⁄ 0 0 0 0 0 0
⁄ 1 1 1 ⁄ 0 0 0 0 0 0 0
b
Figura 5.5.5 Demultiplexor cu 8 ieşiri
Realizat cu porţi logice elementare, demultiplexorul cu 8 ieşiri arată ca în figura 5.5.6
VCC
5V

A2

A1

A0

P7 P6 P5 P4 P3 P2 P1 P0

Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

Figura 5.5.6 Circuit de verificare a demultiplexorului cu 8 ieşiri realizat cu porţi logice

Prezentarea demultiplexorului cu 8 ieşiri - 74LS138N (figura 5.5.7)

a. Configuraţia terminalelor A0 +V
A1 ̅̅̅̅
𝒀𝟎
A2 ̅̅̅̅
𝒀𝟏
̅̅̅̅̅̅
𝑬𝟐𝑨 ̅̅̅̅
𝒀𝟐
̅̅̅̅̅̅
𝑬𝟐𝑩 ̅̅̅̅
𝒀𝟑
E ̅̅̅̅
𝒀𝟒
̅̅̅̅
𝒀𝟕 ̅̅̅̅
𝒀𝟓
0V ̅̅̅̅
𝒀𝟔

b. Tabelul de adevăr
INTRĂRI IEŞIRI
̅̅̅̅̅̅ ̅̅̅̅̅̅ E A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
0 0 ⁄ 0 0 0 1 1 1 1 1 1 1 ⁄
0 0 ⁄ 0 0 1 1 1 1 1 1 1 ⁄ 1
0 0 ⁄ 0 1 0 1 1 1 1 1 ⁄ 1 1
0 0 ⁄ 0 1 1 1 1 1 1 ⁄ 1 1 1
0 0 ⁄ 1 0 0 1 1 1 ⁄ 1 1 1 1
0 0 ⁄ 1 0 1 1 1 ⁄ 1 1 1 1 1
0 0 ⁄ 1 1 0 1 ⁄ 1 1 1 1 1 1
0 0 ⁄ 1 1 1 ⁄ 1 1 1 1 1 1 1

Figura 5.5.7 Demultiplexorul cu 8 ieşiri 74LS138N

VCC
5V R1

I 150Ω

R2
U1
A0 150Ω
1 15
A Y0
2 14
B Y1
3
C Y2
13 R3
12
Y3
6 11
A1 G1 Y4
4
~G2A Y5
10 150Ω
5 9
~G2B Y6
7
Y7
R4

A2 74LS138N 150Ω

R5

150Ω

R6

150Ω

R7

150Ω
R8

150Ω
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

Figura 5.5.7 Circuit de verificare a demultiplexorului cu 8 ieşiri – 74LS138N