FLIP FLOP MASTER SLAVE

ALEXANDER ABDIEL VÁSQUEZ

RESUMEN
Un Flip Flop es la columna vertebral de la electrónica digital. Es una estructura de unidad de
memoria de un bit. Tiene dos estados estables y por lo tanto es capaz de servir como un bit
de memoria. Un flip-flop generalmente está controlado por una o dos señales de control y /
o una señal de puerta o reloj. El resultado a menudo incluye tanto el complemento como la
salida normal. Como los flip-flops se implementan electrónicamente, requieren energía y
conexiones a tierra.
Palabras claves: (Flip- Flops), reloj, circuitos
ABSTRACT
A Flip Flop is the backbone of digital electronics. It is a one-bit memory unit structure. It has
two stable states and therefore is capable of serving as a bit of memory. A flip-flop is
generally controlled by one or two control signals and / or a door or clock signal. The result
often includes both the complement and the normal output. As the flip-flops are implemented
electronically, they require energy and ground connections.
Keywords: (Flip-Flops), clock, circuits.

INTRODUCCION almacenan datos, generan tiempos,

Los circuitos lógicos se clasifican en dos
categorías: circuitos lógicos
combinacionales y circuitos lógicos
secuenciales. Los bloques básicos para
construir los circuitos lógicos
combinacionales son las puertas lógicas;
mientras que, para los circuitos lógicos
secuenciales, lo son los flip-flops.
Los circuitos lógicos secuenciales son muy
importantes debido a su característica de
memoria. Los flip-flops también se
denominan cerrojos, multivibrador
biestable o simplemente biestable. Los
flip-flops se interconectan para formar
circuitos lógicos secuenciales que
cuenten y sigan secuencias.
Los flip-flops maestro-esclavo son
construidos a partir con dos flip-flops, uno
sirve de maestro y otro de esclavo. Durante
la subida del pulso de reloj se habilita el
maestro y se deshabilita el esclavo a través
de la compuerta not puesta a la entrada del
clock del segundo flip-flop. Los datos de
entrada se transmiten a la salida del flip-
flop maestro. Cuando el pulso baja
nuevamente a cero se deshabilita el
maestro lo cual evita que lo afecten las
entradas externas y se habilita el esclavo.
Entonces el esclavo pasa al estado del
maestro.

Un flip-flop RS maestro-esclavo consta de
dos flip-flops RS; uno es el flip-flop
maestro y el otro un esclavo. El CP
invertido se le da al flip-flop esclavo.
Ahora cuando CP = 0, el flip-flop maestro
está deshabilitado. Por lo tanto, las
entradas externas R y S del flip-flop
maestro no afectarán el circuito hasta que
CP pase a 1. La salida del inversor pasa a
1 y habilita el flip-flop esclavo. La salida
Q = Y y Q '= Y'.
vez por flanco (de subida o de bajada) del
reloj.
La estructura “master-slave” se puede
utilizar como una estructura síncrona, que
evoluciona una vez por ciclo de reloj,
aunque en algún tipo de flip-flop (J-K, por
ejemplo) pueden presentar problemas de
operación. Está basada en una estructura
formada por dos “clockedlatch”
controlados por fases complementadas de
reloj (uno activo a alto
y otro activo bajo).
El primer latch o maestro (“master”)
realiza la función lógica, mientras que el
segundo latch o esclavo (“slave”) es de
tipo D y pasa el dato a la salida

Cuando CP = 1, el flip-flop maestro está

habilitado y el flip-flop esclavo permanece
aislado del circuito hasta que CP vuelva a
0. Ahora Y e Y 'depende de las entradas
externas R y S del flip-flop maestro.
Suponga que el flip-flop está en un estado
claro y no se aplica ningún pulso de reloj
Y y Q deberían tener el mismo valor. Al
al circuito. Las entradas externas dadas son
cargar Y (con C a 1), puede que, Y sea
S = 1 y R = 0. Esta entrada no afectará el
distinto de Q, lo que produce algún
estado del sistema hasta que CP = 1.
problema de operación.
Ahora, el siguiente pulso de reloj aplicado
debería cambiar el estado al estado SET (S
= 1, R = 0). Durante la transición del pulso
de reloj de 0 a 1, el flip-flop maestro pasa
al estado de ajuste y cambia la salida Y a
1. Sin embargo, esto no afecta la salida del
sistema ya que el flip-flop esclavo está
aislado del sistema (CP = 0 para esclavo). TRABAJO DE UN FLIP FLOP
Por lo tanto, no se observa ningún cambio MASTER-SLAVE
en la salida del sistema.
1. Cuando el pulso del reloj va a 1, el
FUNCIONAMIENTO esclavo está aislado; Las entradas J y
K pueden afectar el estado del sistema.
Para obtener circuitos síncronos se El flip-flop esclavo está aislado hasta
necesita que el circuito evolucione una vez que el CP pasa a 0. Cuando el CP
por ciclo de reloj, donde lo mejor es una vuelve a 0, la información pasa del
 flip-flop maestro al esclavo y se
obtiene una salida.
2. En primer lugar, el flip flop maestro
tiene un nivel positivo activado y el
flip flop del esclavo tiene un nivel
negativo activado, por lo que el
maestro responde antes que el esclavo.
3. Si J = 0 y K = 1, la salida Q 'alta del
maestro va a la entrada K del esclavo y
el reloj obliga al esclavo a
restablecerse, por lo tanto, el esclavo
copia el maestro.
4. Si J = 1 y K = 0, la salida de Q alta del
maestro va a la entrada J del esclavo y
la transición Negativa del reloj
establece el esclavo, copiando el
maestro.
5. Si J = 1 y K = 1, alterna la transición
positiva del reloj y, por lo tanto, el
esclavo alterna la transición negativa
del reloj.
6. Si J = 0 y K = 0, el flip flop se desactiva
y Q permanece sin cambios.
DIAGRAMA DE TIEMPO DE UN
FLIP FLOP MASTER-SLAVE
Cuando el pulso del reloj es alto, la salida
del maestro es alta y permanece alta hasta
que el reloj está bajo porque el estado está
almacenado.
Ahora la salida del maestro se vuelve baja
cuando el pulso del reloj vuelve a ser alto
y permanece bajo hasta que el reloj vuelve
a ser alto.
Por lo tanto, la conmutación tiene lugar
para un ciclo de reloj.
Cuando el pulso del reloj es alto, el
maestro está en funcionamiento, pero no el
esclavo, por lo que la salida del esclavo
permanece baja hasta que el reloj
permanece alto.
Cuando el reloj está bajo, el esclavo entra
en funcionamiento y permanece alto hasta
que el reloj vuelve a ser bajo.
El alternar tiene lugar durante todo el
proceso, ya que la salida está cambiando
una vez en un ciclo.
Esto hace que Master-Slave JK flip flop
sea un dispositivo síncrono ya que solo
pasa datos con el tiempo de la señal del
reloj.
CONCLUSION
En el trabajo presentado se analizó la
construcción y el funcionamiento del flip-
flop master-slave, este se puede llegar a
construir usando compuertas NAND. La
puerta 1 a 4 representa el flip flop master y
la puerta 5 a 8 representa el flip flop
esclavo; la puerta 9 representa el inversor.
En dicho trabajo se pudo determinar que
mucho de los sistemas actuales hacen un
uso intensivo de flip-flop master-slave,
estos son usados ampliamente en
MEMORY REGISTERS
Los flip-flops maestro-esclavo (master-
slave) han sido ampliamente utilizados
hasta la aparición de los disparados por
flanco, que poco a poco los van
sustituyendo. La razón fundamental es que
funcionan de forma idéntica y los
disparados por flanco necesitan menos
puertas lógicas.
REFERENCIAS
 https://www.electronics-
tutorials.ws/sequential/seq_2.html

 https://www.electronics-
tutorials.ws/sequential/seq_2.html

 https://www.electrical4u.com/master-
slave-flip-flop/

 http://www.electronicasi.com/wp-
content/uploads/2013/04/flip-taller-
de-electronica.pdf

 http://clrueda.docentes.upbbga.edu.co
/web_digitales/Tema_4/flip_VIII.html