BREVIAR CIRCUITE LOGICE COMBINATIONALE

Circuitele logice sunt circuite electronice care operează cu semnale logice (digitale) care nu
pot lua decât două valori (niveluri) logice:
 nivelul logic 0 : semnifică, de exemplu, lipsa semnalului - 0V;
 nivelul logic 1: semnifică, de exemplu, prezenţa semnalului - 5V.
De aceea, forma de undă a semnalelor logice este întotdeauna dreptunghiulară. De exemplu
în fig.1 succesiunea de valori logice ale tensiunii V(1) este 10101.
V(1)
6V
1 1 1
4V

2V

0V 0 0 t
0s 1s 2s 3s 4s 5s
Fig.1. Exemplu de semnal logic

În Tabelul 1 se prezintă simbolul, funcţia logică implementată (denumire, relaţie booleană şi

eventuale forme echivalente) şi tabela de adevăr pentru porţile logice elementare NU, ŞI, SAU, ŞI-
NU, SAU-NU şi SAU-EXCLUSIV care prelucrează semnalele logice V(1) sau / şi V(2).
Tabelul 1. Prezentarea porţilor logice

Denumi-
Funcţia booleană Tabela de adevăr a
rea porţii Simbolul porţii logice
implementată de poartă funcţiei logice
logice
Funcţia negaţie: x y
NU x y 0 1
yx 1 0

x1 x2 y
x1 Funcţia conjuncţie 0 0 0
ŞI x2 y (produsul logic): 0 1 0
y  x1  x2 1 0 0
1 1 1

x1 x2 y
x1 Funcţia disjuncţie 0 0 0
SAU y (suma logică): 0 1 1
x2
y  x1  x2 1 0 1
1 1 1

1
 Funcţia conjuncţie x1 x2 y
x1 negată: 0 0 1
ŞI-NU y 0 1 1
x2 y  x1  x2  x1  x2 1 0 1
1 1 0

x1 x2 y
Funcţia disjuncţie 0 0 1
x1 y negată (funcţia Pierce):
SAU-NU 0 1 0
x2
y  x1  x2  x1  x2 1 0 0
1 1 0

Funcţia echivalenţă
logică negată: x1 x2 y
SAU- x1 y  x1  x2  0 0 0

 
y 0 1 1
EXCLUSIV x2
 x1  x2   x1  x2  1 0 1
1 1 0
 x1  x2  x1  x2

Menţionăm că în definirea funcţiilor logice conjuncţie negată şi disjuncţie negată s-au folosit
şi legile lui de Morgan:
V(1)  V(2)  V ( 1 )  V ( 2 ) şi
V(1)  V(2)  V ( 1 )  V ( 2 ) .
Ele fac parte din legile şi principiile calculului propoziţional din algebra booleană, anume:
1. Legea de idempotenţă: A  A  ... A  A şi
A  A  ... A  A ;
2. Legile de comutativitate: A  B  B  A şi A  B  B  A ;
3. Legile de asociativitate: A  B  C    A  B   C şi
A  B  C    A  B   C ;
4. Legile de absorbţie: A   A  B   A şi
A  A  B  A;
5. Legile de distributivitate: A  B  C   A  B  A  C şi
A  B  C  A  B  A  C  ;
6. Legile lui 1 şi 0: A  1  A , A  1  1 şi
A  0  0 , A  0  A;
7. Principiul terţului exclus: A  A  1;
8. Principiul contradicţiei: A A  0 ;
9. Principiul dublei negaţii: A  A;
10. Legile lui de Morgan: A  B  A  B şi
A  B  A B,
Analiza circuitelor logice combinaţionale

2
 Analiza unui circuit logic combinaţional (CLC) porneşte de la schemă şi are ca scop
determinarea funcţionării acestuia. Funcţionarea unui CLC se poate descrie prin funcţia booleană a
CLC-ului sau prin tabela de adevăr completă care trebuie să conţină toate combinaţiile logice
posibile. Se pot trasa diagrame temporale ale semnalelor în diverse puncte ale CLC, pornind de la
diagramele temporare date ale semnalelor de intrare.

Sinteza circuitelor logice combinaţionale

Sinteza (proiectarea) CLC este operaţia inversă analizei CLC, adică pornind de la expresia
sau tabela de adevăr a funcţiei booleene trebuie să se realizeze schema circuitului care realizează
acea funcţie, operaţie numită implementarea CLC cu porţi logice. De regulă, implementarea se face
cu un număr minim de porţi logice de orice tip dintre cele descrise prin tabelul 1, dar uneori în
practică implementarea se face cu anumite tipuri de porţi, în funcţie de stocul de porţi logice la acel
moment al firmei.
Există două metode de sinteză a CLC:
 metoda analitică, care se bazează pe legile şi principiile calculului propoziţional;
 metoda grafică, care se bazează pe diagramele Veitch-Karnaugh.
Metoda analitică porneşte de la expresia analitică a funcţiei booleene. Ea se poate aplica
pentru un număr oarecare de semnale de intrare. Totuşi, cu cât numărul de semnale de intrare este
mai mare cu atât sunt mai necesare artificiile de calcul în vederea minimizării funcţiei booleene,
adică în vederea obţinerii unei funcţii echivalente cu cea dată care, implementată cu porţi logice, să
utilizeze cel mai mic număr posibil de porţi. De aceea, dacă se alege metoda analitică pentru un
număr mai mare de semnale de intrare există riscul să nu sesizăm artificiul de calcul necesar
minimizării şi funcţia echivalentă obţinută să fie doar o reducere a funcţiei iniţiale, dar nu o
minimizare a ei.
Metoda diagramelor Veitch-Karnaugh garantează minimizarea funcţiei booleene date, dar
pentru un număr de semnale de intrare mai mare de 5 citirea diagramelor în vederea minimizării
funcţiei devine dificilă şi este de preferat să se aplice metoda Quine-Mc Cluskey, uşor de programat
pe un calculator.
Metoda grafică a diagramelor Veitch-Karnaugh înlocuieşte în principiu tabela de adevăr
n
completă sau expresia funcţiei booleene din metoda analitică. Ea reprezintă o matrice conţinând 2
căsuţe aşezate în mod convenabil (se utilizează codul Gray ciclic pentru aranjarea căsuţelor, în care
trecerea de la o combinaţie de cod la cea imediat următoare se face prin schimbarea unui singur bit
din 0 în 1 sau invers), unde n este numărul semnalelor de intrare.

Exemple tipice de circuite logice combinaţionale

Circuitele logice combinaţionale integrate oferite de producători sunt atât circuite dedicate
(decodificatoare, demultiplexoare, multiplexoare, codificatoare, comparatoare digitale, detectoare
şi generatoare de paritate, sumatoare, unităţi aritmetico-logice, memorii ROM etc.) cât şi arii
logice programabile / reprogramabile de către fabricant la solicitarea utilizatorului sau chiar de
către utilizator la sediul acestuia.

PROBLEME REZOLVATE:
P.1
Se dau schemele de CLC din fig.P.1 a) şi b). Se cer:
a) identificaţi tipul porţilor P1 , P2, ...., P10;
b) scrieţi expresiile funcţiilor booleene de ieşire din CLC, notate y1 şi y2;
c) alcătuiţi tabelele de adevăr complete ale funcţiilor y1 şi y2;
d) demonstraţi că y1 şi y2 sunt funcţii booleene echivalente;
e) scrieţi o funcţie booleană y3 echivalentă cu y1 şi y2;
f) dacă semnalele de intrare x1 şi x2 în ambele CLC au graficele din fig.P.1.c),

3
 desenaţi graficele semnalelor de la ieşirea porţilor P3, P5 şi P9.

P1 P3
x1
x1
x2
A

y1 x1 , x2  5V
B
P5

P2 P4
t ns 

a) x2
P8
x1
5V
x2 P10
C
P6
y2 x1 , x2 
D t ns 

P7 P9

b) c)
Fig.P.1. Scheme de analizat pentru problema P.1
(a) un exemplu de CLC; (b) alt exemplu de CLC; (c) diagrame temporale ale semnalelor de
intrare x1 şi x2

Soluţie:
a) Conform Tabelului 1, porţile P1, P2, P6 şi P7 sunt de tip NU, porţile P3, P4 şi P10 sunt
de tip ŞI, iar porţile P5, P8 şi P9 sunt de tip SAU.
b) În fig.P1.a) se observă că ieşirea y1  x1  x 2  x1  x 2 , iar în fig.P.1.b) se

observă că ieşirea y 2  x1  x 2   x1  x 2 . 
c) Tabelele de adevăr complete ale funcţiilor y1 şi y2 se determină pornind de la tabelele
de adevăr ale funcţiilor elementare din tabelul 1:

x1 x2 x1 x2 x1  x 2 x1  x 2 y1 x1+x2 x1 + x 2 y2
0 0 1 1 0 0 0 0 1 0
0 1 1 0 1 0 1 1 1 1
1 0 0 1 0 1 1 1 1 1
1 1 0 0 0 0 0 1 0 0

d) Privind tabelele de adevăr complete ale funcţiilor y1 şi y2 de la punctul c) se observă

că y1 =y2, deci cele două funcţii sunt echivalente.
O altă metodă de a demonstra că y1 =y2 este de a porni de la expresiile funcţiilor y1 şi y2
determinate la punctul b) şi de a utiliza legile şi principiile calculului propoziţional.

4
      
(5) (5)
y 2   x1  x 2   x1  x 2  x1  x1  x 2  x 2  x1  x 2 
(8 ) ( 2)
 x1  x1  x1  x 2  x 2  x1  x 2  x 2  x1  x 2  x 2  x1 
 x1  x 2  x1  x 2  y 1
Au fost folosite, pe rând, legile de distributivitate, principiul contradicţiei şi legile de
comutativitate .
e) Analizând tabelul 1 precum şi expresiile şi tabelele de adevăr ale funcţiilor y1 şi y2 de
la punctul c) observăm că este funcţia echivalentă logică negată ce descrie poarta logică SAU-
EXCLUSIV , deci:
 
y 3  x1  x 2  y 2  x1  x 2   x1  x 2  y1  x1  x 2  x1  x 2
f) Graficele semnalelor de la ieşirea porţii P3 (semnalul din punctul notat cu litera A),
porţii P5 (semnalul y1) şi porţii P9 (semnalul din punctul notat cu litera D) se pot trasa pentru
fiecare valoare de 0 sau de 1 din graficele semnalelor x1 şi x2, în fiecare dintre cele 5 intervale
de timp date în fig.P.1.c). Formele de undă rezultate sunt reprezentate in fig.P.1.2, unele sub
altele.
g)
x1

t ns 
x2

t ns 

t ns 
y1

t ns 
D

t ns 

Fig. P1.2. Graficele semnalelor din

aplicaţia P1.

Astfel, pentru primul interval de timp t  0, 1ns  , graficele pentru x1 şi x2 arată că
aceste semnale de intrare au pentru acest interval valorile logice x 1=1 şi x2=0. Din tabelele de
not
adevăr construite la punctul c) la combinaţia x 1=1 şi x2=0 citim A  x1  x 2 =0, y1=1 şi
not
D  x1  x 2 =1, valori care se reprezintă grafic ca în fig.P1.2

5
 Similar, pentru al doilea interval de timp t  1ns, 2ns  , graficele pentru x1 şi x2 arată
că aceste semnale de intrare au pentru acest interval valorile logice x1=1 şi x2=1. Din tabelele
not
de adevăr construite la punctul c) la combinaţia x1=1 şi x2=1 citim A  x1  x 2 =0, y1=0 şi
not
D  x1  x 2 =0, valori care se reprezintă grafic ca în fig.P.1.2
Se continuă procedeul de trasare şi pentru celelalte 3 intervale de timp rămase
t  2ns, 3ns  , t  3ns, 4ns  şi t  4ns, 5ns pentru a rezulta graficele complete din
fig.P1.2.

P.2.Pornind de la aplicaţia P.1, se cere:

a) completaţi diagrama Veitch-Karnaugh corespunzătoare funcţiei booleene y1;
b) implementaţi numai cu porţi ŞI-NU funcţiile y1 =y2;
c) implementaţi numai cu porţi SAU-NU funcţiile y1 =y2.

Soluţie:
a) Funcţia y1  x1  x 2  x1  x 2 , scrisă deja sub forma canonică disjunctivă, conţine
doar 2 dintre cei 4 termeni P posibili, anume termenii P2  x1  x 2 şi P1  x1  x 2 a căror
prezenţă este marcată in fig. P2.1 prin introducerea a câte un 1 în căsuţele respective din diagrama
Veitch-Karnaugh, în timp ce termenii P0  x1  x 2 şi P3  x1  x 2 lipsesc şi în căsuţele
respective din aceeaşi figură se trece câte un 0. Se observă existenţa a 2 termeni izolaţi in fig. P.3,
fapt ce face ca funcţia y1 să nu mai poată fi minimizată, forma ei iniţială fiind totodată şi forma
minimizată.
x1 termenul x1 x2 de tip p
x2

termenul x1 x2 de tip p
Fig.P.2.1. Diagrama V-K pentru P.2.

b) Folosind principiul dublei negaţii şi a doua lege a lui de Morgan în expresia funcţiei y1, o
vom aduce la o forma ce conţine numai conjuncţii (înmulţiri) şi negaţii, aceasta fiind forma sub care
y1 va putea fi implementată numai cu porţi de tip ŞI-NU, ca în fig. P2.2.a):
y1  x1  x 2  x1  x 2  x1  x 2  x1  x 2
Menţionăm că în implementare s-a ţinut cont de faptul că o poartă ŞI-NU căreia i se aplică
acelaşi semnal pe ambele intrări poate înlocui o poartă NU, afirmaţie ce poate fi demonstrată
urmarind tabelul de adevăr al porţii ŞI-NU din Tabelul 6.1 pentru cazul x1=x2.

6
 x1 x2
x1

x1 x2

y1
x2 x1 x2

a)
x1 x2

x1  x2
x1
y2
x1  x2
x2

b)
Fig.P.2.2. Implementarea cu un singur tip de porţi a aplicaţiei P.2.
a) implementarea numai cu porţi de tip ŞI-NU
b) implementarea numai cu porţi de tip SAU-NU

c) Folosind principiul dublei negaţii şi prima lege a lui de Morgan în expresia funcţiei y2, o
vom aduce la o forma ce conţine numai disjuncţii (adunări) şi negaţii, aceasta fiind forma sub care
y2 va putea fi implementată numai cu porţi de tip SAU-NU, ca în fig. P.2.2.b):

y1  x1  x 2  x1  x 2  x1  x 2  x1  x 2
Menţionăm că în implementare s-a ţinut cont de faptul că o poartă SAU-NU căreia i se
aplică acelaşi semnal pe ambele intrări poate înlocui o poartă NU, afirmaţie ce poate fi demonstrată
urmarind tabelul de adevăr al porţii SAU-NU din tabelul 1 pentru cazul x1=x2.
În această aplicaţie simplă, comparând implementările funcţiilor y1 şi y2 din fig. P.1 cu
orice tip de porţi cu implementările aceloraşi funcţii din fig. P.2.2 numai cu câte un anumit tip de
porţi, se constată că numărul de porţi este acelaşi, anume 5.

P.3 Se consideră funcţia booleană:

y  x1  x 2  x3  x1  x 2  x3  x1  x 2  x3  x1  x 2  x3  x1  x 2  x3
Minimizaţi funcţia folosind:
a) metoda analitică;
b) metoda grafică a diagramelor Veitch-Karnaugh.
Soluţie:
a) Minimizarea prin metoda analitică necesită un artificiu de calcul bazat pe legea de
idempotenţă, anume repetarea primului termen x1  x 2  x3 al funcţiei y şi apoi gruparea 2 câte 2 a

7
celor 6 termeni obţinuţi. Urmează aplicarea legilor şi principiilor calculului propoziţional:
y  ( x1  x 2  x 3  x1  x 2  x 3 )  ( x1  x 2  x 3  x1  x 2  x 3 ) 

   
(5 )
 ( x1  x 2  x 3  x1  x 2  x 3 )  x1  x1  x 2  x 3  x1  x1  x 2  x 3 

 x1  x 2  x 3  x 3   x 2  x 3  x 2  x 3   x1  x 2  x 2  x 2   x 3  x1  x 2 
(7 ) (5) (7 )

 x1  x 2  x 3
După cum se vede în expresia de mai sus, au fost aplicate pe rând a doua lege de
distributivitate (poziţia 5 din tabel), şi principiul terţului exclus (poziţia 7).
Ca observaţie, lipsa artificiului de calcul conduce la o funcţie redusă faţă de cea dată, dar nu
minimizată.
b) Diagrama Veitch-Karnaugh completată cu termenii P ai funcţiei y de 3 variabile de
intrare x1, x2 şi x3 este dată în fig. P.3, în care au fost detaliat modul de introducere de 1 pentru
fiecare dintre cei 5 termeni de tip P din expresia funcţiei y. Cei 3 termeni P care lipsesc din expresia
3
lui z dintre cei 2  8 termeni P posibili au fost marcaţi prin 0. Se observă că s-au putut face două
grupări, una de 4 termeni de 1 pe orizontală ce corespunde noului termen x 3 şi una de 2 termeni pe
verticală ce corespunde noului termen x1  x 2 din funcţia minimizată. Adunând aceşti doi noi
termeni, obţinem aceeaşi expresie a funcţiei minimizate de la punctul a), anume:
y  x1  x 2  x3

pt . x1 x2 x3 pt . x1 x2 x3
pt . x1 x2 x3
x3
x2 x1
x3
pt . x1 x2 x3

pt . x1 x2 x3
x1 x2
Fig.P.3. Diagrama V-K pentru aplicaţia P.3.