Objetivo: Desarrollar un circuito lógico digital el cual detecte los números primos de

0 a 15(4 bits de entrada), y cuya salida sea positiva (5v), el circuito se diseñara por
el método de mapas de Karnaugh y se desarrollara en la protoboard por medio de
compuertas TTL
Materiales:
1 protoboard
1 Fuente de 5Vcd
Cables para conexiones
Bombillos LED
2 Compuertas TTL 7411
1 Compuerta TTL 7404
1 Compuerta TTL 7432
Marco Teórico:
Mapas de karnaugh: El mapa de Karnaugh es una herramienta que se utiliza para
simplificar una ecuación lógica o para convertir una tabla de verdad en su circuito
lógico correspondiente en un proceso simple y ordenado, aunque un mapa de
Karnaugh se puede usar para resolver problemas con cualquier número de variables
de entrada, su utilidad práctica se limita a cinco variables. Este mapa es igual que
la tabla de verdad, es un medio para demostrar la relación existente entre las
entradas lógicas y la salida que se busca
Numeros Primos: Un número primo es un número entero mayor que cero, que
tiene exactamente dos divisores positivos. También podemos definirlo como aquel
número entero positivo que no puede expresarse como producto de dos números
enteros positivos más pequeños que él, o bien, como producto de dos enteros
positivos de más de una forma. Conviene observar que con cualquiera de las dos
definiciones el 1 queda excluido del conjunto de los números primos.
Desarrollo:
Principalmente debemos tener en cuenta cuales son los muermos primos de 4 Bits,
para esto utilizamos la expresión: 24 = 16, lo que nos indica que los números primos
no deben ser mayores a 16(2,3,5,7,11,13), estos son los que debemos tener en
cuenta para el diseño del circuito, además sabiendo que estos números en binario
se representan de la siguiente manera:
BINARIO
DECIMAL
A B C D
2 0 0 1 0
3 0 0 1 1
 5 0 1 0 0
7 0 1 1 1
11 1 0 1 1
13 1 1 0 1
El siguiente paso sería empezar a remplazar estos bits en el mapa de karnaugh de
la siguiente manera:

AB
00 01 11 10
C 00 0 0 0 0
D 01 0 1 1 0
11 1 1 0 1
10 1 0 0 0
En total nos saldrían 4 Grupos de 3 bits cada uno los cuales estarían agrupados
de la siguiente forma:

𝑆 = 𝐵𝐶̅ 𝐷 + 𝐵̅𝐶𝐷 + 𝐴̅𝐵𝐷 + 𝐴̅𝐵̅𝐶

De la expresión obtenida anteriormente empezamos a implementar el circuito, el
cual se muestra en el siguiente diagrama:
Para estye circuito utilizaremos 4 compuertas AND logicas de 3 bits de entrada
para cada una, adicional se utilizan 3 negadores y 3 compuertas OR