ELECTRÒNICA INDUSTRIAL

PROF. JUAN PABLO PINTO AMARO

El Circuito temporizador 555

El C.I. 555 es un temporizador muy utilizado para el desarrollo de diferentes

configuraciones de circuitos temporizadores, tales como temporizador básico,
monoestables, astables o generador de pulsos, VCO, etc.

Está compuesto básicamente por dos comparadores como se muestra en la figura #1. En
ella podemos observar que tiene dos entradas llamadas entrada inversora o V+ y entrada no
inversora llamada V-, además de una salida llamada Vo. De manera tal que si V+ es mayor
que V-, entonces Vo tiene un valor alto (High) equivalente a 1 lógico, por el contrario si V-
es mayor que V+, entonces Vo tiene un valor bajo (Low) equivalente a 0 lógico.

Figura #1: Característica de un

Comparador.

Posee además un flip-flop tipo S – R con entrada de Clear o puesta a cero cuyo circuito y
tabla de verdad se muestra en la figura #2.

Figura #2: Flip – Flop tipo S – R con su respectiva tabla de verdad

Finalmente, posee un transistor que tiene la habilidad de cortarse si el voltaje de base vale
0, o bien saturarse si el voltaje de base tiene un valor lógico alto (H) y 3 resistencias de
5K cada una para ser utilizada s como divisor resistivo. La figura #3 muestra el circuito
equivalente de CI 555.

Figura #3: CI - 555

El CI 555 como monoestable

La figura siguiente muestra al CI 555 utilizado como monoestable, incluye las señales más
importantes como también el voltaje de salida (Vo).

.3

Figura #5: Circuito Monoestable con CI: 555

 Funcionamiento

a) En estado inicial el condensador está descargado, por tanto, el voltaje en el terminal 6 es igual a 0V,
luego el voltaje a la salida del comparador y entrada R del Flip – Flop (VR) será 0 lógico. Por otro lado,
la entrada de gatillado está en Vcc (nivel alto), luego, el voltaje a la salida del comparador y entrada S
del Flip – Flop (VS) será también 0 lógico. Esta situación producirá que la salida Q del Filp - Flop se
mantenga en 0 lógico y la otra salida sea 1 lógico, con ello satura al transistor e impide que se cargue el
condensador, pues Va será cero lógico.
b) Al momento de efectuar el gatillado, esto es, un pulso bajo (o un 0 lógico momentáneo), producirá que la
entrada S del Flip – Flop (VS) pase a 1 lógico, mientras que la entrada R del Flip – Flop (VR) se
mantenga en 0 lógico, obligando a que la salida Q pase a 1 lógico y la otra salida sea 0 lógico. Con ello
corta al transistor y permite que el condensador se cargue a través de Vcc; Ra; y C según fórmula de
carga del condensador donde K1=Vcc:

 RatC
Vc  K1  (1  e )

De manera tal que esta situación se mantendrá hasta que el Voltaje en el condensador supere levemente los 2/3
Vcc. Entonces la entrada R del flip-flop cambiara a uno lógico y la entrada S que ya esta en cero lógico
obliga a que la salida Q vuelva a cero lógico y Q negado será uno lógico saturando al Transistor y
descargando abruptamente al condensador a través del Transistor ya saturado.

El tiempo Δt para el cual la salida Q estará en uno lógico o estado inestable es el mismo
tiempo que requiere el condensador en cargarse desde cero Volt hasta 2/3 Vcc. Se puede
demostrar que dicho tiempo Δt será aproximadamente igual a:
Δt = 1.1 • Ra • C

Para evitar problemas con el efecto de tener la señal de gatillado en el aire que es
equivalente a tener 0 volts y por tanto activar innecesariamente al circuitos, se coloca un
divisor resistivo de igual valor (ej. De 10KΩ) para mantener un voltaje de ½Vcc en forma
permanente y junto a ello, se puede conectar un condensador para evitar un tiempo
prolongado del cero volts en el gatillado. La figura siguiente muestra esta situación.

Figura #6:
 El CI 555 utilizado como circuito Astable

Figura #8: Circuito astable

1.- Consideremos que inicialmente e condensador esta descargado, luego la entrada S del
flip-flop estará en uno lógico y la entrada R del flip-flop estará en cero lógico. Esto
quiere decir que la salida Q estará en 1 lógico y Q* (Q negado) estará en 0 lógico
cortando al transistor y permitiendo que el condensador se cargue a través de Ra y Rb.

2.- Cuando el condensador alcance 1/3 Vcc (correspondiente al inicio de la oscilación), la

entrada S del flip-flop cambiará a 0 Volt y la entrada R del flip-flop se mantiene en 0
lógico. Luego la salida Q se mantiene en 1 lógico, Q* se mantiene en 0 lógico y el
condensador continuará cargándose.

3.- Cuando el voltaje en el condensador alcance y supere levemente 2/3 Vcc la entrada R
del flip-flop cambiará a 1 lógico, mientras que la entrada S del flip-flop se mantiene en 0
lógico. Luego la salida Q cambiará a 0 lógico y Q* cambiará a uno lógico. Este valor
de Q* satura al transistor y obliga a que el condensador se descargue a través de Rb, el
transistor saturado y tierra.

4.- Cuando el condensador cae a un valor levemente menor que 1/3 Vcc, la entrada S del
flip-flop será nuevamente 1 lógico y la entrada R del flip-flop será 0 lógico haciendo
que la salida Q cambie a 1 lógico y Q* cambie a 0 lógico produciendo que el transistor
se corte nuevamente y permitiendo con ello, la carga del condensador para generar el
siguiente ciclo de oscilación.
Podemos decir que el condensador se carga y descarga entre 1/3 Vcc Y 2/3 Vcc
consecutivamente, la salida será 1 lógico durante todo el tiempo que dure la carga del
condensador a través de Ra y Rb. A este tiempo se le denomina Ton, para la cual: Ton =
0,69• ( Ra + Rb) • C

El tiempo en el cual la salida Q está en 0 lógico corresponde a la descarga del condensador

a través de Rb. A este tiempo se le denomina Toff: Toff = 0,69 • Rb • C

El periodo T será igual a: T = Ton + Toff . y la frecuencia será : f = 1/T

El ciclo de trabajo o Duti Cycle (D.C.) es el tiempo en que la salida Q está en estado on o
encendido con repecho al total, esto es:
D.C.  Ton
T  D.C.  Ton
Ton Toff

En muchas ocasiones este ciclo de trabajo se da en términos porcentuales : D.C.%  T  100

Ton

La variación del ciclo de trabajo se realiza mediante diodos como muestra la figura #9.

Figura #9: Circuito oscilador con ciclo de trabajo ajustables

Como se muestra en la figura 7, durante el tiempo ton el condensador se cargará a través de

la resistencia Ra y el diodo D2, luego el tiempo ton será: ton = 0,69 •(Ra +Rd2) •C. Con
Rd2 = resistencia interna del diodo D2 y durante el tiempo toff el condensador se
descargará a travez de la resistencia Rb y el diodo D1, luego el tiempo ton será:
toff = 0,69 •(Ra +Rd1) •C. Con Rd1 = resistencia interna del diodo D1.