UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)

LABORATORIO CIRCUITOS DIGITALES

“INFORME PREVIO”

“Circuitos Combinacionales. Mapas de Karnaugh”

Turno: Martes de 10-12

PROFESOR: Ing. Oscar Casimiro Pariasca

APELLIDOS Y NOMBRES: CÓDIGO:

Mendoza Morales, Walter 16190096

2018
I. OBJETIVO:
 Analizar circuitos lógicos combinacionales.
 Representar funciones lógicas, utilizando el álgebra de Boole y verificar su
tabla de verdad.
 Simplificar circuitos lógicos combinacionales utilizando los mapas de Karnaugh.

II. CUESTIONARIO PREVIO:

1. Para el circuito de la figura, obtener la tabla de verdad para la salida “S” y
“Cout” en función de A, B y Cin.
Indicar a que compuerta conocida corresponde la tabla de verdad de este
circuito.

A B CIN S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

 Se utilizó compuerta NOR, debido a que no había OR de tres entradas en el simulador.

2. Diseñar el circuito simplificado, utilizando mapas de Karnaugh, que responde a la
siguiente tabla de verdad del lado derecho. Expresarla función F como una suma de
productos canónicos. Expresar la misma función como un producto de sumas
canonícas.

A B C F
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 0
3. Para el circuito mostrado obtener la tabla de verdad para la salida “Z” en función de A,
B, y C.

A B C Z
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

4. Escriba la tabla de verdad de la función: Implementar el

circuito lógico correspondiente utilizando solo compuertas lógicas NAND de 2
entradas. Verificar experimentalmente la tabla de verdad.
 TABLA DE VERDAD
A B C Z
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

5. Diseñar un circuito lógico de 3 entradas con puertas NAND, que realice una lógica
mayoritaria, es decir la salida es igual a 1, si la mayoría de las entradas son 1. De otra
forma la salida será igual a 0.

TABLA DE VERDAD
A B C Z
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
6. Simplificar las siguientes funciones lógicas utilizando los mapas de Karnaugh: (a)
F(w,x,y,z) = (0,1,2,4,5,6,8,9,12,13,14) (b) F(A, B, C, D) = A’B’C’ + B’CD’ + A’BCD + AB’C’
Implementar solo con compuertas NAND.

7. Utilizando el software de simulación, verificar el funcionamiento y la tabla de verdad

de c/u de los circuitos anteriores. Enviar los archivos fuente de simulación.