Documente Academic
Documente Profesional
Documente Cultură
Objetivos
Es importante conocer como hacen las distintas familias lógicas para comunicarse con cada una de las otras, dado
que hay situaciones donde se deben utilizar más de una familia lógica. En la tabla 1 se ven las principales
características de las familias lógicas.
FAM VMN VMX VIH VIL VOH VOL IIL IIH IOL IOH TPHL TPLH FMX PD
V V V V V V mA uA mA mA nS nS 13 MHz mW
7400 4.75 5.25 2.0 0.8 2.4 0.4 1.6 40 16 0.4 8 35 10
74L 4.75 5.25 2.0 0.8 2.4 0.4 0.18 10 3.6 0.2 30 60 3 1
74S 4.75 5.25 2.0 0.8 2.7 0.5 2.0 50 20 1 5 5 125 19
74LS 4.75 5.25 2.0 0.8 2.7 0.4 0.4 20 8 0.4 8 8 45 2
74ALS 4.5 5.5 2.0 0.8 2.5 0.4 0.2 20 10 0.4 5 4 32 1
4000B 3 18 2/3V V/3 Vcc 0.01 1uA 1 0.4 1.6 320 420 2.5 *
74C 3 15 3.5 1.5 4.5 0.5 5nA 5nA 0.4 0.36 90 90 2.0 *
74HC 3 6 3.5 1.5 4.95 0.05 1uA 1 4 10 15 15 25 *
74HC 4.75 5.25 2.0 0.8 4.3 0.3 - - - - - - - -
Muchas veces es necesario interconectar dispositivos de diferentes familias lógicas con el objeto de aprovechar las
ventajas que ofrece cada tecnología. Para que la interconexión sea eficiente es necesario conocer las características
de entrada y salida de cada familia lógica.
Una entrada CMOS es fácil de manejar desde una salida TTL cuando ambos operan a partir de una misma fuente de
5V. Las corrientes de salida TTL son más que suficientes para manejar una entrada CMOS, solo debemos adaptar
los niveles de tensión. Veremos a continuación algunos circuitos para interconectar una entrada CMOS a una salida
TTL.
De las hojas de datos correspondientes extraiga las características de los siguientes dispositivos y complete la tabla.
Colocar las unidades correspondientes.
Armar el siguiente circuito, excitar la entrada (ENT) con niveles “alto” y “bajo”, medir las tensiones en los puntos
indicados (TP, Test Points) y anotarlos en la tabla adjunta. Al realizar las mediciones comparar con los valores
teóricos esperados.
+5 V
R1 Los puntos
4K 7
ENT
74 LS 00 CD4011B indicados
SAL
1 1
3 3
con TP son
2 2 puntos de
medida.
TP1 TP2 TP3
Figura A
Tensión FIGURA A
Medida ENT = ‘1’ ENT = ‘0’
TP1 4.21 V 0V
TP3 5.27 V 0V
¿En este circuito porque se puede excitar una entrada CMOS desde una salida TTL si tenemos incompatibilidad en
los niveles lógicos? Explique que función cumple la resistencia R1?
Porque la corriente que brinda el TTL es más que suficiente para excitar un CMOS, además R1 controla la corriente
que le brinda la fuente al CMOS, reduciéndola al valor adecuado para su excitación sin dañarla.
Armar la siguiente interface, excitar las entradas con niveles “alto” y “bajo”, medir las tensiones en los puntos
indicados y anotarlos en la tabla adjunta.
Observar la conexión de la
resistencia de pull-up del
74LS07.
Figura B
Tensión FIGURA B
Medida ENT = ‘1 ENT = ‘0’
TP1 5.05 V 0V
TP2 0.22 V 4.9 V
TP3 0.81 V 8.25 V
TP4 8.1 V 0V
¿Si la entrada del 74LS07 y la alimentación poseen niveles TTL, porque se puede excitar la entrada CMOS con este
dispositivo?
Porque a pesar de que son niveles TTL, nos brindan la corriente necesaria para poder excitar al CMOS.
No, necesitamos R1 para limitar la corriente que excita la entrada del CMOS.
No, pues basándonos en el Datasheet, el 74LS04 no podría manejar voltajes de salida a partir de los 3.4 V para
arriba.
Armar la siguiente interface, excitar las entradas con niveles “alto” y “bajo”, medir las tensiones en los puntos
indicados y anotarlos en la tabla adjunta.
Figura C
Tensión FIGURA C
Medida ENT = ‘1 ENT = ‘0’
TP1 5.05 V 0V
TP2 0.02 V 9.17 V
TP3 9.08 V 0V
El transistor actúa como interruptor, en donde en un caso deja pasar corriente y en el otro solo actúa como circuito
abierto.
Una salida CMOS puede excitar una entrada 74LSxx o 74Lxx si ambos dispositivos operan a partir de una fuente de
5V. En el estado bajo, una entrada LS puede retornar hasta 400uA. Este es el valor máximo de corriente que puede
drenar una salida CMOS en ese estado.
Armar la interface CMOS -TTL siguiente , excitar las entradas con nivel alto y bajo, medir las tensiones en los
puntos indicados y anotarlos en la tabla adjunta.
Figura A
Tensión FIGURA A
Medida ENT = ‘1’ ENT = ‘0’
TP1 7.6 V 0V
TP2 0.2 V 7.54 V
TP3 5.26 V 0.73 V
TP4 0.16 V 4.52 V
¿En este circuito, se puede alimentar el CD4049 con 9V en lugar de 5V? ¿Por qué?
No, porque en la salida del CD4049A nos sale alrededor de 5 V y si lo alimentamos con 9 V podemos generar un
problema en el circuito.